KR970071298A - 공유메모리 접속장치 및 그 접속방법 - Google Patents

공유메모리 접속장치 및 그 접속방법 Download PDF

Info

Publication number
KR970071298A
KR970071298A KR1019960013880A KR19960013880A KR970071298A KR 970071298 A KR970071298 A KR 970071298A KR 1019960013880 A KR1019960013880 A KR 1019960013880A KR 19960013880 A KR19960013880 A KR 19960013880A KR 970071298 A KR970071298 A KR 970071298A
Authority
KR
South Korea
Prior art keywords
shared memory
digital signal
memory access
status register
signal processors
Prior art date
Application number
KR1019960013880A
Other languages
English (en)
Other versions
KR100217743B1 (ko
Inventor
황재식
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960013880A priority Critical patent/KR100217743B1/ko
Publication of KR970071298A publication Critical patent/KR970071298A/ko
Application granted granted Critical
Publication of KR100217743B1 publication Critical patent/KR100217743B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
다수 개의 디지털 신호처리기를 구비한 병렬처리시스템의 공유메모리 접속에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
다수 개의 디지털 신호처리기들 중 둘 이상의 디지탈 신호처리기가 동시에 공유메모리에 접속하려고 할 때 버스상에서의 충돌을 방지하고 공유 메모리에 읽기/쓰기 동작을 수행하는 장치 및 그 방법을 제공함에 있다.
3. 발명의 해결방법의 요지
두 개 이상의 디지털 신호처리기로부터 공유메모리와의 접속요구가 동시에 들어왔을때 하나의 디지털 신호처리기의 접속요구에 승인을 부여하고 그 이외의 디지털 신호처리기의 접속요구에는 일정시간동안 다른 연산을 수행하게 한 후에 재 접속을 하도록 제어함으로써 해결한다.
4. 발명의 중요한 용도
병렬처리시스템.

Description

공유메모리 접속장치 및 그 접속방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 공유메모리 접속장치를 나타내는 구성도, 제3도는 제2도에 도시된 버스 아비터 제어부의 상세 구성도, 제4도는 본 발명에 따른 각종 파형을 나타내는 도면, 제5도는 본 발명에 따른 공유메모리 접속방법을 나타내는 흐름도.

Claims (2)

  1. 병렬처리시스템의 공유메모리 접속장치에 있어서: 공유메모리 접속프로그램을 구비하며, 상기 공유메모리 접속프로그램에 따라 공유메모리 접속에 필요한 전반적인 동작을 제어하는 다수 개의 디지털 신호처리기와; 상기 다수 개의 디지털 신호처리기로부터 각각의 어드레스신호를 입력받아 각각 어드레스 인에이블 신호를 발생하는 어드레스 디코더와, 이에 대응되게 각각의 트랜스미터 게이트신호를 발생하고 이에 해당되는 트랜스미터 게이트를 오픈시키는 상태레지스터를 구비한 버스 아비터 제어수단과; 상기 다수 개의 디지털 신호처리기의 갯수 만큼 트랜스미터 게이트들로 이루어지며, 상기 트랜스미터 게이트신호에 대응되어 인에이블되는 트랜스미터 수단으로 이루어짐을 특징으로 하는 공유메모리 접속장치.
  2. 병렬처리시스템에서 디지털 신호처리기의 공유메모리 접속방법에 있어서; 상기 디지털 신호처리기의 해당 상태레지스터를 인에이블시키고 이외의 상태레지스터의 값을 읽어들이는 과정과; 상기 해당 상태레지스터만이 액티브 되었으면 해당 트랜스미터 게이트를 오픈시키는 과정과; 상기 해당 상태레지스터가 액티브 되지 않았으면 다른 디지털 신호처리기가 공유메모리와 데이터를 억세스하는 것으로 판단하고, 상기 공유메모리와의 접속을 포기하고 다른 기능을 수행하는 과정과; 상기 다른 기능을 수행하고 일정시간 뒤에 상기 해당 상태레지스터를 인에이블시키고 상기 공유메모리와 접속을 재시도하는 과정으로 이루어짐을 특징으로 하는 공유메모리 접속방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960013880A 1996-04-30 1996-04-30 공유메모리 접속장치 및 그 접속방법 KR100217743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960013880A KR100217743B1 (ko) 1996-04-30 1996-04-30 공유메모리 접속장치 및 그 접속방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960013880A KR100217743B1 (ko) 1996-04-30 1996-04-30 공유메모리 접속장치 및 그 접속방법

Publications (2)

Publication Number Publication Date
KR970071298A true KR970071298A (ko) 1997-11-07
KR100217743B1 KR100217743B1 (ko) 1999-09-01

Family

ID=19457375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013880A KR100217743B1 (ko) 1996-04-30 1996-04-30 공유메모리 접속장치 및 그 접속방법

Country Status (1)

Country Link
KR (1) KR100217743B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506664B1 (ko) * 1997-01-16 2005-10-21 마츠시타 덴끼 산교 가부시키가이샤 화상 부호화 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506664B1 (ko) * 1997-01-16 2005-10-21 마츠시타 덴끼 산교 가부시키가이샤 화상 부호화 장치 및 그 방법

Also Published As

Publication number Publication date
KR100217743B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
KR860006743A (ko) 데이타 처리 시스템
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR890017611A (ko) 페이지 모드 메모리에 기억된 정보를 억세스하기 위한 장치 및 방법
KR890007162A (ko) 데이타 처리장치
US5175826A (en) Delayed cache write enable circuit for a dual bus microcomputer system with an 80386 and 82385
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
KR840005575A (ko) 비동기 버스 멀티프로세서(multiprocessor:다중처리장치) 시스템
KR900003738A (ko) 가변단어길이명령의 병렬해독 및 병렬실행을 하는 데이터처리장치
KR970071298A (ko) 공유메모리 접속장치 및 그 접속방법
KR960011677A (ko) 데이타 처리장치
US6484238B1 (en) Apparatus and method for detecting snoop hits on victim lines issued to a higher level cache
KR100964154B1 (ko) 듀얼 포트 메모리 및 듀얼 포트 메모리의 공유 뱅크 접근제어방법
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
KR960007835B1 (ko) 다중 프로세서의 공통 메모리 억세스 장치
KR940022284A (ko) 공유메모리의 액세스 제어 방법
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR950020134A (ko) 멀티 프로세서 시스템의 캐쉬 메모리 제어장치
JPS58201157A (ja) バンクメモリの制御回路
KR940006298Y1 (ko) 공통메모리 인터페이스장치
KR880011679A (ko) Dma 억세스 중재 장치
JPH02121053A (ja) テスト・アンド・セット方式
KR960002006A (ko) 다중프로세서의 캐시메모리 필터링장치
JPH0764856A (ja) メモリアクセス制御回路
KR940016221A (ko) 하이 파이 버스(HiPi Bus)의 데이타 전송 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080529

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee