KR950015104A - 버스 감시기를 이용한 불가분 싸이클 지원방법 - Google Patents

버스 감시기를 이용한 불가분 싸이클 지원방법 Download PDF

Info

Publication number
KR950015104A
KR950015104A KR1019930024326A KR930024326A KR950015104A KR 950015104 A KR950015104 A KR 950015104A KR 1019930024326 A KR1019930024326 A KR 1019930024326A KR 930024326 A KR930024326 A KR 930024326A KR 950015104 A KR950015104 A KR 950015104A
Authority
KR
South Korea
Prior art keywords
bus
cycle
processor
read
addresses
Prior art date
Application number
KR1019930024326A
Other languages
English (en)
Other versions
KR960003652B1 (ko
Inventor
기안도
심원세
한종석
윤석한
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019930024326A priority Critical patent/KR960003652B1/ko
Publication of KR950015104A publication Critical patent/KR950015104A/ko
Application granted granted Critical
Publication of KR960003652B1 publication Critical patent/KR960003652B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 다중 프로세서 시스템에서 공유자원을 일관성 있게 활용하기 위해 버스 감시기를 이용한 불가분 싸이클 지원방법에 관한 것으로, 종래에 데이타를 활용하기 위해서 버스 점유형 전송방법을 이용하는 경우에 항상 한 개의 프로세서 보드만이 버스를 사용할 수는 없으므로 동시에 발생하는 불가분 싸이클을 지원할 수 없는 문제점이 있었기 때문에, 본 발명에서는 파이프라인 전송방법을 사용하는 버스의 경우에 동일한 어드레스에 대한 불가분 싸이클을 방지하기 위해 버스감시기를 이용하여 불가분 싸이클을 지원할 필요성에 따라, 상기 버스 감시기 제어기(35)가 프로세서로부터 소정의 신호를 받아서 프로세서가 불가분 싸이클 읽기를 수행하는지를 점검하는 단계(40)와, 만약 상기 불가분 싸이클 읽기가 수행되었다면, 불가분 싸이클 쓰기를 수행하였는지를 점검하는 단계(50)와, 버스에 의해 구동된 어드레스들(30)(41)과 불가분 싸이클 읽기를 수행한 어드레스들(9)(31)이 동일한가를 버스 감시기에 의하여 판단하는 단계(60)와, 상기 어드레스들(30), (41), (9), (31)이 동일하면 LCR(29)신호를 구동하여 버스 동작을 방해하고, 동일하지 않으면 다시 상기 단계(50)로 반복되는 단계(70)들을 제공하여 다중 프로세서 시스템에서 버스를 효율적으로 사용할 수 있다.

Description

버스 감시기를 이용한 불가분 싸이클 지원방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 다중 프로세서 시스템의 개략적인 블럭도.
제2도는 버스 점유형 전송방법의 타이핑도.
제3도는 파이프라인 전송방법의 타이밍도.
제5도는 버스 감시기가 있는 다중 프로세서 시스템.

Claims (1)

  1. 버스 감시기를 이용하여 파이프라인 전송방법을 사용하는 다중 프로세서 시스템에 있어서, 진행중인 버스를 제어하는 버스 감시기 제어기(35)가 다중 프로세서로부터 다중 프로세서에 의해서 구동된 소정의 어드레스 정보신호(39), 상기 다중 프로세서중 어느 하나가 한 어드레스를 참조시에 상기 한 어드레스에 대한 타 프로세서의 탐조를 제어하는 소정의 구동신호(38) 및 상기 다중 프로세서의 읽기 및 쓰기신호(37)를 받아서 상기 프로세서가 한 어드레스에 대해 불가분 싸이클 읽기(23)를 수행하는지를 점검하여 수행하지 않으면 상기 읽기(23)를 수행할 때가지 반복하여 수행되는 단계(40)와, 상기 불가분 싸이클 읽기(23)가 수행되었다면 상기 다중 프로세서가 불가분 싸이클 쓰기(25)를 수행하는지를 점검하여 수행하면 다시 상기 프로세서가 불가분 싸이클 읽기(23)를 수행하는 단계(40)로 반복되는 단계 (50)와, 상기 불가분싸이클 쓰기(25)가 수행되지 않으면 상기 프로세서로부터 상기 불가분 싸이클 읽기(23)가 수행된 어드레스들(30)(41)과 상기 진행중인 버스에 의해서 구동된 어드레스들(9)(31)이 동일한가를 비교수단(34)에 의해서 판단하여 동일하지 않으면 상기 단계(50)로 반복되는 단계(60)와, 상기 판단단계(60)에서 상기 버스 감시기 제어기(35)가 상기 어드레스들(30), (41), (9), (31)이 로 동일하면 상기 진행중인 버스가 동작하지 못하도록 하는 소정의 제어신호(29)를 발생하고, 다시 상기 불가분 싸이클 쓰기단계(50)로 반복되는 단계(70)를 포함하는 것을 특징으로 하는 버스 감시기를 이용한 불가분 싸이클 지원방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930024326A 1993-11-16 1993-11-16 버스 감시기를 이용한 불가분 싸이클 지원방법 KR960003652B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930024326A KR960003652B1 (ko) 1993-11-16 1993-11-16 버스 감시기를 이용한 불가분 싸이클 지원방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024326A KR960003652B1 (ko) 1993-11-16 1993-11-16 버스 감시기를 이용한 불가분 싸이클 지원방법

Publications (2)

Publication Number Publication Date
KR950015104A true KR950015104A (ko) 1995-06-16
KR960003652B1 KR960003652B1 (ko) 1996-03-21

Family

ID=19368159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024326A KR960003652B1 (ko) 1993-11-16 1993-11-16 버스 감시기를 이용한 불가분 싸이클 지원방법

Country Status (1)

Country Link
KR (1) KR960003652B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097462A (ko) * 2002-06-21 2003-12-31 정용채 전병 자동 제조장치
KR101103148B1 (ko) * 2009-07-08 2012-01-04 박동우 주입 노즐 고정틀부와 공급 노즐 걸름망부로 이루어진 호두과자 제빵기용 내용물 주입장치
KR101103223B1 (ko) * 2009-06-19 2012-01-05 박동우 호두과자 제빵기에 설치된 소음 차음 및 충격 완충 몰드 작동장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828644B1 (ko) * 2006-12-27 2008-05-09 웅진쿠첸 주식회사 전기압력밥솥의 예약취사 제어방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097462A (ko) * 2002-06-21 2003-12-31 정용채 전병 자동 제조장치
KR101103223B1 (ko) * 2009-06-19 2012-01-05 박동우 호두과자 제빵기에 설치된 소음 차음 및 충격 완충 몰드 작동장치
KR101103148B1 (ko) * 2009-07-08 2012-01-04 박동우 주입 노즐 고정틀부와 공급 노즐 걸름망부로 이루어진 호두과자 제빵기용 내용물 주입장치

Also Published As

Publication number Publication date
KR960003652B1 (ko) 1996-03-21

Similar Documents

Publication Publication Date Title
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
KR940012147A (ko) 마이크로컴퓨터 시스템
KR970002651A (ko) 동적으로 제어된 데이타어레이 기동타이밍을 갖는 캐시메모리 및 그것을 사용한 마이크로 프로세서
KR890007162A (ko) 데이타 처리장치
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR850000718A (ko) 멀티 프로세서시스템
KR960705271A (ko) 데이타 처리 명령의 실행(execution of data processing instructions)
KR930700907A (ko) 스톨캐쉬를 제공하기 위한 장치 및 방법
KR960042321A (ko) 버스팅 직접 기억 접근 방식의 디스플레이 제어 장치를 가지는 데이타 처리 시스템
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
KR970703564A (ko) 분산 데이터 버퍼를 액세싱하기 위한 방법 및 장치(method and apparatus for accessing a distributed data buffer)
KR940018763A (ko) 데이타 처리 장치에서 메모리로부터 다중 프로세서의 데이타전송 효율을 향상시키기 위한 방법 및 장치.
KR880011664A (ko) 마이크로컴퓨터 시스템
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR940015843A (ko) 다중 프로세서 시스템에서 프로세서 보드 사이의 데이타 전송을 지원하는 방법
KR950020134A (ko) 멀티 프로세서 시스템의 캐쉬 메모리 제어장치
KR100253791B1 (ko) 시스템 버스의 스플릿 로크 제어방법 및 장치
KR850006743A (ko) 컴퓨터의 파이프라인 동작시의 바이패스 제어를 위한 시스템
KR970059915A (ko) 마이크로프로세서의 인터럽트 처리장치
KR970071298A (ko) 공유메모리 접속장치 및 그 접속방법
KR880009300A (ko) 연산 처리 장치
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR910006829A (ko) 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템
KR970049517A (ko) 고속 중형컴퓨터에 있어서 isdn보드의 데이타 전달방법
KR970071241A (ko) 다중처리 시스템의 캐시 스테이트 램(ram) 관리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080307

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee