KR940022284A - 공유메모리의 액세스 제어 방법 - Google Patents
공유메모리의 액세스 제어 방법 Download PDFInfo
- Publication number
- KR940022284A KR940022284A KR1019930005281A KR930005281A KR940022284A KR 940022284 A KR940022284 A KR 940022284A KR 1019930005281 A KR1019930005281 A KR 1019930005281A KR 930005281 A KR930005281 A KR 930005281A KR 940022284 A KR940022284 A KR 940022284A
- Authority
- KR
- South Korea
- Prior art keywords
- access
- memory
- processor
- shared memory
- dual port
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
본 발명은 멀티프로세서 시스템에서 각 프로세서가 공유 메모리를 액세스하는 경우 프로세서 사이의 메모리 액세스를 제어하는 장치에 관한 것으로, 특히, 듀얼 포트 메모리를 이용하여 메모리 액세스 타이밍을 제어함으로서 고속의 메모리 액세스가 가능하도록한 공유메모리의 액세스 제어 방법에 관한 것이다.
종래에는 복수의 프로세서가 공유 메모리를 액세스하는 경우 먼저 요구한 측의 프로세서에게 메모리 액세스를 허용하기 나중에 요구한 프로세서는 머저의 프로세서가 메모리 액세스를 종료할 때까지 대기하였다가 종료되면 메모리 액세스를 허용받아 액세스를 할 수 있도록 제어되므로 고속의 데이타 리드/라이트가 어렵고, 따라서 시스템의 데이터 처리 성능 저하의 원인이 되는 문제점이 있다.
본 발명은 공유 메모릴서 듀얼포트 메모리를 구비하고, 이 듀얼포트 메모리의 각 포트에 버퍼를 개입시켜 중재수단이 메모리 액세스 요구를 한 프로세서의 동작중에도 다른 프로세서의 액세스 요구를 허용하는 타이밍 제어를 수행하므로서 고속의 데이타 리드/라이트가 가능하고, 이에따른 시스템의 데이타 처리 성능향상을 기할 수 있도록한 공유메모리의 액세스 제어 방법으로서, 멀티 프로세서 시스템에 적용한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 공유메모리의 액세스 제어방법에 의한 장치의 블록구성도,
제4도는 본 발명의 공유메모리의 액세스 제어방법의 타이밍도.
Claims (1)
- A프로세서와 B프로세서에 각각 할당된 데이터 포트 A 및 데이타 포트B를 구비하는 듀얼포트 메모리를 공유 메모리를 갖고 상기 각 프로세서의 메모리 액세스 요구를 판단하는 단계와, 상기 판단 결과 액세스를 먼저 요구한 프로세서에 듀얼포트 메모리의 사용을 허락하여 허용된 프로세서의 어드레스를 듀얼포트 메모리의 해당 포트에 공급하는 단계와, 상기 액세스 중에 다른 프로세서의 액세스 요구를 판단하는 단계와, 상기 판단 결과 다른 프로세서의 액세스 요구가 있을 경우에는 먼저 허용된 프로세서의 액세스 허용을 잠시 해제하고 다른 프로세서으 액세스 요구를 허용하여 그 프로세서의 어드레스를 듀얼포트 메모리의 해당 포트에 공급하는 단계와, 상기 일시 허용에 의한 어드레스 공급이 완료되면 먼저 액세스를 요구하였던 프로세서의 액세스 요구를 재 허용하는 단계로 이루어진 공유 메모리의 액세스 제어방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930005281A KR940022284A (ko) | 1993-03-31 | 1993-03-31 | 공유메모리의 액세스 제어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930005281A KR940022284A (ko) | 1993-03-31 | 1993-03-31 | 공유메모리의 액세스 제어 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940022284A true KR940022284A (ko) | 1994-10-20 |
Family
ID=66912247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930005281A KR940022284A (ko) | 1993-03-31 | 1993-03-31 | 공유메모리의 액세스 제어 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940022284A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006137649A1 (en) * | 2005-06-23 | 2006-12-28 | Mtekvision Co., Ltd. | Memory share by a plurality of processors |
| KR100725099B1 (ko) * | 2005-12-22 | 2007-06-04 | 삼성전자주식회사 | 멀티패쓰 억세스블 반도체 메모리 장치에서의 메모리확장구조 |
| KR100843580B1 (ko) * | 2006-05-24 | 2008-07-04 | 엠텍비젼 주식회사 | 접근 권한 레지스터 로직을 갖는 다중 포트 메모리 장치 및그 제어 방법 |
-
1993
- 1993-03-31 KR KR1019930005281A patent/KR940022284A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006137649A1 (en) * | 2005-06-23 | 2006-12-28 | Mtekvision Co., Ltd. | Memory share by a plurality of processors |
| KR100736902B1 (ko) * | 2005-06-23 | 2007-07-10 | 엠텍비젼 주식회사 | 복수의 프로세서에 의한 메모리 공유 방법 및 장치 |
| KR100725099B1 (ko) * | 2005-12-22 | 2007-06-04 | 삼성전자주식회사 | 멀티패쓰 억세스블 반도체 메모리 장치에서의 메모리확장구조 |
| US7984261B2 (en) | 2005-12-22 | 2011-07-19 | Samsung Electronics Co., Ltd. | Memory expansion structure in multi-path accessible semiconductor memory device |
| KR100843580B1 (ko) * | 2006-05-24 | 2008-07-04 | 엠텍비젼 주식회사 | 접근 권한 레지스터 로직을 갖는 다중 포트 메모리 장치 및그 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950033837A (ko) | 컴퓨터 시스템과 정보 전송 방법 | |
| ATE12708T1 (de) | Verfahren und vorrichtung zum steuern von konflikten bei mehrfachzugriffen zum selben cache-speicher eines digitalen datenverarbeitungssystems mit zumindest zwei, je einen cache enthaltenden, prozessoren. | |
| KR920006851A (ko) | 데이터 처리시스템 및 방법 | |
| KR930016891A (ko) | 캐쉬 제어기 | |
| KR970049655A (ko) | 직접메모리접근(dma) 제어장치 | |
| US4949247A (en) | System for transferring multiple vector data elements to and from vector memory in a single operation | |
| US5313602A (en) | Multiprocessor system and method of control over order of transfer of data between buffer storages | |
| JPH05274252A (ja) | コンピュータシステムにおけるトランザクション実行方法 | |
| KR940022284A (ko) | 공유메모리의 액세스 제어 방법 | |
| KR101022473B1 (ko) | 다층 버스 시스템에서의 메모리 뱅크 인터리빙 방법 및장치 | |
| JPS593774A (ja) | アクセス処理方式 | |
| US6499087B1 (en) | Synchronous memory sharing based on cycle stealing | |
| KR910008416B1 (ko) | 멀티포트 메모리를 이용한 다중화 프로세서간 통신 제어회로 | |
| JPS6349257B2 (ko) | ||
| KR930014000A (ko) | 다중 프로세서 시스템의 메모리 액세스 제어장치와 방법 | |
| JPS6367668A (ja) | マルチプロセサシステム | |
| JPH02226447A (ja) | コンピユータ・システムおよびその記憶装置アクセス方法 | |
| JPH04280344A (ja) | メモリ装置 | |
| JPH03271859A (ja) | 情報処理装置 | |
| JPH04280346A (ja) | 情報処理装置 | |
| JPH06324940A (ja) | メモリ制御方法および装置 | |
| JPS61246858A (ja) | デ−タ先取り制御方式 | |
| JPS63191398A (ja) | 情報処理装置 | |
| JPH0556544B2 (ko) | ||
| JPS60195660A (ja) | Ｄｍａ制御回路方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |