KR910015933A - 원칩 마이크로프로세서 및 그 버스시스템 - Google Patents

원칩 마이크로프로세서 및 그 버스시스템 Download PDF

Info

Publication number
KR910015933A
KR910015933A KR1019910002447A KR910002447A KR910015933A KR 910015933 A KR910015933 A KR 910015933A KR 1019910002447 A KR1019910002447 A KR 1019910002447A KR 910002447 A KR910002447 A KR 910002447A KR 910015933 A KR910015933 A KR 910015933A
Authority
KR
South Korea
Prior art keywords
memory
bus
address
chip microprocessor
data
Prior art date
Application number
KR1019910002447A
Other languages
English (en)
Other versions
KR930008050B1 (ko
Inventor
노부까즈 곤도
다까시 마루야마
게이이찌 이사무
히로아끼 아오쯔
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR910015933A publication Critical patent/KR910015933A/ko
Application granted granted Critical
Publication of KR930008050B1 publication Critical patent/KR930008050B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0879—Burst mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음

Description

원칩 마이크로프로세서 및 그 버스시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예의 원칩 마이크로프로세서의 블럭도, 제2도는 제 1도의 원칩 마이크로프로세서를 사용한 시스템 구성도, 제3도는 제1도의 원칩 마이크로프로세서의 버스사이징부의 상세도.

Claims (8)

  1. 액세스 대상의 어드레스를 저장하는 논리어드레스레지스터를 갖는 명령실행 유니트, 다이렉트 메모리액세스시의 어드레스를 저장하는 DMA 레지스터를 갖는 DMA 콘트롤러, 상기 명령실행유니트의 논리어드레스레지스터가 저장된 논리어드레스를액세스 대상의 물리어드레스로 변환하는 어드레스 변환수단과 상기 물리어드레스에 따라서 외부에 접속되는 캐시메모리의 히트판정을 실행하는 히트판정수단 및 상기 캐시메모리의 버스트전송을 실행하는 버스트전송수단을 갖는 메모리관리유니트를 포함한 원칩 마이크로 프로세서.
  2. 특허청구의 범위 제1항에 있어서, 상기 메모리관리유니트는 상기 물리어드레스를 디코드해서 상기 물리어드레스에서 지정된 액세스디바이스를 해독하는 디코드수단 및 상기 디코드수단의 출력에서 상기 액세스디바이스에 대응하는 소정의 버스네이블신호 또는 액세스지정신호를 출력하는 패턴변환수단을 포함한 것을 특징으로 하는 원칩 마이크로프로세서.
  3. 특허청구의 범위 제1항에 있어서, 상기 메모리관리유니트는 외부의 버스에서 접속되어 리드데이타를 일시 저장하는 버퍼를 구비하고, 한번의 리드액세스지정으로 다수회의 메모리액세스를 기동해서 상기 버퍼에 리드데이타를 축적하고, 버스사이징후에 상기 명령실행유니트에 송출하는 것을 특징으로 하는 원칩 마이크로프로세서.
  4. 특허청구의 범위 제1항에 있어서, 상기 메모리관리유니트는 외부에 접속되는 상기 캐시메모리어드레스어레이의 제어수단을 포함한 것을 특징으로 하는 원칩 마이크로프로세서.
  5. 특허청구의 범위 제1항에 있어서, 상기 원칩 마이크로프로세서에는 캐시메모리미스히트시의 블럭전송을 실행하는 메인메모리콘트롤러가 접속된 것을 특징으로 하는 원칩 마이크로프로세서.
  6. 특허청구의 범위 제1항 기재의 원칩 마이크로프로세서를 사용한 버스시스템에 있어서, 상기 원칩 마이크로프로세서에 멀티플렉스버스로 접속된 캐시메모리와 메모리콘트롤러 및 메인메모리를 구비하고, 상기 원칩 마이크로프로세서는 데이타와 어드레스를 다중화해서 상기 멀티플렉스버스로 출력함과 동시에 상기 원칩 마이크로프로세서는 상기 캐시메모리와 메인메모리사이에서 직접 데이타의 전송을 실행하게 하는 것을 특징으로 하는 버스시스템.
  7. 특허청구의 범위 제6항에 있어서, 상기 메모리콘트롤러는 메모리액세스시의 데이타 및 모든 경우의 어드레스를 상기 멀티플렉스버스에서 입력함과 동시에 상기 원칩 마이크로프로세서와 상기 메모리콘트롤러 사이에는 상기 멀티플렉스버스에서 구동회로에 의해 분리된 데이타전용 버스가 마련되어 있는 것을 특징으로 하는 버스시스템.
  8. 특허청구의 범위 제6항에 있어서, 상기 메모리관리유니트는 상기 물리어드레스를 디코드해서 상기 물리어드레스에 의해지정된 액세스디바이스를 해독하는 디코드수단 및 상기 디코드수단의 출력에서 상기 액세스디바이스에 대응하는 소정의버스네이블신호 또는 액세스지정신호를 출력하는 패턴변환수단을 포함하고, 또 상기 버스시스템에는 상기 패턴변환수단의출력에 의해 어드레스디코드신호만을 AND해서 각 모듈에 전달하는 버스콘트롤러를 구비한 것을 특징으로 하는 버스시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910002447A 1990-02-16 1991-02-13 원칩 마이크로프로세서 및 그 버스시스템 KR930008050B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-33723 1990-02-16
JP3372390 1990-02-16
JP33723 1990-02-16

Publications (2)

Publication Number Publication Date
KR910015933A true KR910015933A (ko) 1991-09-30
KR930008050B1 KR930008050B1 (ko) 1993-08-25

Family

ID=12394321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002447A KR930008050B1 (ko) 1990-02-16 1991-02-13 원칩 마이크로프로세서 및 그 버스시스템

Country Status (2)

Country Link
US (1) US5347643A (ko)
KR (1) KR930008050B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392383B1 (ko) * 2000-12-27 2003-07-23 한국전자통신연구원 분할 버스를 가진 반도체 칩

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553920A (ja) * 1991-08-26 1993-03-05 Toshiba Corp 構造化アドレス生成装置
US5537553A (en) * 1992-11-13 1996-07-16 Matsushita Electric Industrial Co., Ltd. Method of and apparatus for bus control and data processor
US5457802A (en) * 1993-05-17 1995-10-10 Motorola, Inc. Integrated circuit pin control apparatus and method thereof in a data processing system
JPH07152721A (ja) * 1993-11-29 1995-06-16 Mitsubishi Electric Corp マイクロコンピュータ
JPH07210395A (ja) * 1994-01-10 1995-08-11 Fujitsu Ltd ファームウェアメンテナンス方式
US5651138A (en) * 1994-08-31 1997-07-22 Motorola, Inc. Data processor with controlled burst memory accesses and method therefor
US6295599B1 (en) * 1995-08-16 2001-09-25 Microunity Systems Engineering System and method for providing a wide operand architecture
US7301541B2 (en) * 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
US5742840A (en) * 1995-08-16 1998-04-21 Microunity Systems Engineering, Inc. General purpose, multiple precision parallel operation, programmable media processor
US6643765B1 (en) * 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
US5953241A (en) * 1995-08-16 1999-09-14 Microunity Engeering Systems, Inc. Multiplier array processing system with enhanced utilization at lower precision for group multiply and sum instruction
US5765022A (en) * 1995-09-29 1998-06-09 International Business Machines Corporation System for transferring data from a source device to a target device in which the address of data movement engine is determined
US6092229A (en) * 1996-10-09 2000-07-18 Lsi Logic Corporation Single chip systems using general purpose processors
KR100229897B1 (ko) * 1997-01-10 1999-11-15 윤종용 직접 메모리 억세스 전송방법에 따른 타이밍 모드선택장치
US7632565B1 (en) 1997-04-28 2009-12-15 The United States Of America As Represented By The Secretary Of The Navy Porous metal/organic polymeric composites
US5895726A (en) * 1997-04-28 1999-04-20 The United States Of America As Represented By The Secretary Of The Navy Lightweight high damping porous metal/phthalonitrile composites
US7246202B2 (en) * 2002-11-11 2007-07-17 Matsushita Electric Industrial Co., Ltd. Cache controller, cache control method, and computer system
US9459960B2 (en) 2005-06-03 2016-10-04 Rambus Inc. Controller device for use with electrically erasable programmable memory chip with error detection and retry modes of operation
US7831882B2 (en) 2005-06-03 2010-11-09 Rambus Inc. Memory system with error detection and retry modes of operation
US7644198B2 (en) 2005-10-07 2010-01-05 International Business Machines Corporation DMAC translation mechanism
US7562285B2 (en) 2006-01-11 2009-07-14 Rambus Inc. Unidirectional error code transfer for a bidirectional data link
US8352805B2 (en) * 2006-05-18 2013-01-08 Rambus Inc. Memory error detection
US20070271495A1 (en) * 2006-05-18 2007-11-22 Ian Shaeffer System to detect and identify errors in control information, read data and/or write data
EP3776207B1 (en) 2018-03-26 2023-08-09 Rambus Inc. Command/address channel error detection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567606A (en) * 1982-11-03 1986-01-28 International Telephone And Telegraph Corporation Data processing apparatus and method for use in speech recognition
US4626985A (en) * 1982-12-30 1986-12-02 Thomson Components - Mostek Corporation Single-chip microcomputer with internal time-multiplexed address/data/interrupt bus
JPS6145347A (ja) * 1984-08-10 1986-03-05 Nec Corp マイクロコンピユ−タ
KR860007588A (ko) * 1985-03-25 1986-10-15 미쓰다 가쓰시게 데이터 처리장치
JPS6266350A (ja) * 1985-09-18 1987-03-25 Nec Corp キヤツシユ・メモリ
US4912636A (en) * 1987-03-13 1990-03-27 Magar Surendar S Data processing device with multiple on chip memory buses
US5099417A (en) * 1987-03-13 1992-03-24 Texas Instruments Incorporated Data processing device with improved direct memory access
US4908748A (en) * 1987-07-28 1990-03-13 Texas Instruments Incorporated Data processing device with parallel circular addressing hardware
KR900008516A (ko) * 1988-11-01 1990-06-04 미다 가쓰시게 버퍼 기억장치
CA1311063C (en) * 1988-12-16 1992-12-01 Tokumichi Murakami Digital signal processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392383B1 (ko) * 2000-12-27 2003-07-23 한국전자통신연구원 분할 버스를 가진 반도체 칩

Also Published As

Publication number Publication date
US5347643A (en) 1994-09-13
KR930008050B1 (ko) 1993-08-25

Similar Documents

Publication Publication Date Title
KR910015933A (ko) 원칩 마이크로프로세서 및 그 버스시스템
CA1092716A (en) Key register controlled accessing system
KR910001555A (ko) 데이타 프로세서
US4042911A (en) Outer and asynchronous storage extension system
KR910003498A (ko) 마이크로 프로세서
CA2245106A1 (en) Method and system for input/output control in a multiprocessor system utilizing simultaneous variable-width bus access
KR930008637A (ko) 개선된 처리능력을 가지고 메모리로 부터/로 데이타를 비동기적으로 판독/기록하는 직접 기억장소 액세스 제어기 및 방법
KR930001078A (ko) 컴퓨터 시스템
KR910017296A (ko) 멀티-마스터 버스 파이프라이닝 실행방법 및 장치
KR870000645A (ko) 가상 메모리 시스템내의 직접 입/출력 장치
KR860000601A (ko) 메모리 액세스 제어 시스템
EP0917063A2 (en) Data processing system and microprocessor
KR860002759A (ko) 디맨드-페이지 메모리를 갖고 있는 디지탈 데이타 프로세싱 시스템용 억세스 검증장치
AU648259B2 (en) Centralized reference and change table for a multiprocessor virtual memory system
US5161219A (en) Computer system with input/output cache
YU47428B (sh) Uredjaj za povećanu raspoloživost operanda u sistemu za obradu podataka
KR910001565A (ko) 멀티프로세서 시스템
KR970067364A (ko) 멀티모드 캐시 메모리
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
ATE196373T1 (de) Stromverwaltungseinheiten für rechnersysteme
EP0196244A2 (en) Cache MMU system
KR100261154B1 (ko) 직접 메모리 액세스 제어 장치
CA1283221C (en) Microprocessor having separate instruction and data interfaces
JP2696899B2 (ja) マルチプロセッサシステム
WO1999045474A3 (de) Geschwindigkeitsoptimiertes cachesystem

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee