KR870000645A - 가상 메모리 시스템내의 직접 입/출력 장치 - Google Patents

가상 메모리 시스템내의 직접 입/출력 장치 Download PDF

Info

Publication number
KR870000645A
KR870000645A KR1019860005176A KR860005176A KR870000645A KR 870000645 A KR870000645 A KR 870000645A KR 1019860005176 A KR1019860005176 A KR 1019860005176A KR 860005176 A KR860005176 A KR 860005176A KR 870000645 A KR870000645 A KR 870000645A
Authority
KR
South Korea
Prior art keywords
page
address
memory
virtual
access
Prior art date
Application number
KR1019860005176A
Other languages
English (en)
Other versions
KR930009062B1 (ko
Inventor
씨. 보에트너 스티븐
씨. 보에트너 스트븐
알. 브리그 윌리엄
브이. 제임스 데이비드
차이. 제임스 데이비드
류 초-카이
제이. 마혼 마이클
씨. 밀러 테렌스
쥬니어 윌리엄 에스. 월리
Original Assignee
휴렛트-팩카드 캄파니
에스. 티. 잭 브릭햄 3세
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛트-팩카드 캄파니, 에스. 티. 잭 브릭햄 3세 filed Critical 휴렛트-팩카드 캄파니
Publication of KR870000645A publication Critical patent/KR870000645A/ko
Application granted granted Critical
Publication of KR930009062B1 publication Critical patent/KR930009062B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/206—Memory mapped I/O

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Storage Device Security (AREA)

Abstract

내용 없음.

Description

가상 메모리 시스템내의 직접 입/출력 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 버스에 결합된 시스템 프로세서, 시스템 메모리, 및 다수의 I/O장치를 도시한 도면.
제2A도 및 제2도는 메모리 어드레스 공간의 페이지를 각각 도시한 도면.
제3도는 본 발명의 양호한 실시예에 따른 컴퓨터의 메모리 어드레스 공간을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
100 : 버스 101 : 시스템 프로세서
102 : 시스템 메모리 103,104,105,106,107 : I/O장치
301,302 : 페이지 400,401,402,403,404,405 : 레지스터
406 : 버퍼 410 : I/O 어댑터
411 : 장치 인터 페이스 501,511 : 엔트리
507,517 : 16-비트 억세스 권리 휠드
508,518 : 15-비트부 509,519 : 1-비트부
550 : 테이블 601,611,621,931 : 제어 레지스터
701 : 해쉬 장치 702,703,704,705 : 연결 리스트
720 : 해쉬 발생기 801 : 해쉬 테이블

Claims (20)

  1. 다수의 프로세스를 실행하기 위한 프로세싱 장치, 다수의 프로세스가 프로세싱 장치를 시분할하게 하기 위한 시분할 장치 제 1 의 다수의 실제 기억 장치를 포함하고 데이타를 격납시키기 위한 국부 메모리 장치, 제 2 의 다수의 실제 기억 위치를 포함하고 부수적인 데이타를 격납시키기 위한 원격 메모리 장치 및 다수의 프로세스들 중소정의 푸로세스에 의해 헉세스된 국부 메모리 장치 및 원격 메모리 장치내의 각각의 실제 기억 위치에 가상 어드레스를 지정하기 위한 맵핑 장치로 구성되고, 국부 메모리 장치 및 원격메 모리 장치 내의 각각의 실제 기억 위치용 가상 어드레스가 다수의 프로세서내의 각각의 프로세스에 대해 동일한 것을 특징으로 하는 계산장치.
  2. 제1항에 있어서, 가상 어드레스가 이에 관련된 억세스 코드를 각각 갖고 있는 페이지 내로 그룹화되는 것을 특징으로 하는 계산장치.
  3. 제2항에 있어서, 각각의 프로세스가 이에 관련된 다수의 억세스 코드를 갖고 있고, 제 1 억세스 코드가 제 1 의 다수의 억세스 코드내의 제 2 억세스 코드와 일치하지 않는 한, 프로세싱 장치가 제 1 의 다수의 억세스 코드를 갖고 있는 제 1 프로세스가 제 1 억세스코드를 갖고 있는 제 1 페이지 내의 제 1 가상 어드레스를 억세스하지 못하게 하는 것을 특징으로 하는 계산장치.
  4. 제3항에 있어서, 제 1 프로세스가 제 1 페이지에 기입하는 것을 방지하기 위해 제 1 프로세스에 관련된 기입 디스 에이블 장치를 포함하는 것을 특징으로 하는 계산 장치.
  5. 제3항에 있어서, 제 1 페이지 내의 제 1 가상 어드레스가 I/O장치의 제어 레지스터인 제 1 실제 기억 위치에 지정도는 것을 특징으로 하는 계산장치.
  6. 제5항에 있어서, 제 2 페이지 내의 제 2 가상 어드레스가 제 1 실제 기억 위치에 지정되는 것을 특징으로 하는 계산장치.
  7. 제6항에 있어서, 제 1 프로세스가 제 1 실제 기억 위치의 내용을 해독할 수 있지만, 이 제 1 실제 기억 위치의 내용을 변화시킬 수 없는 것을 특징으로 하는 계산장치.
  8. 제6항에 있어서, 제 1 프로세스가 제 1 페이지에 기입하는 것을 방지하기 위해 이에 관련된 기입 디스에이블 장치를 갖고 있는 것을 특징으로 하는 계산 장치.
  9. 메모리 시스템내의 가상 메모리 어드레스를 페이지로 분할시키기 위한 페이징 장치, 컴퓨터 상에서 실행되는 제 1 프로세스가 가상 메모리 어드레스의 제 1 페이지를 억세스하게 하기 위한 억세스 장치, 및 제 1 프로세스가 제. 페이 지내의 가상 메모리 어드레스에 의해 어드 레스된 실제 기억 위치의 내용을 변화시키는 것을 방지하기 위한 디스에이블 장치로 구성되는 것을 특징으로 하는 컴퓨터내의 가상 메모리 시스템.
  10. 제9항에 있어서, I/O장치 레지스터를 제 1 페이지내의 제 1 가상 메모리 어드레스 및 제 2 페이지내의 제 2 가상 메모리 어드레스내에 맵핑하기 위한 장치를 포함하는 것을 특징으로 하는 가상 메모리 시스템.
  11. 제10항에 있어서, 제 1 가상 메모리 어드레스가 제 1 페이지 내의 제 1 오프셋에 있고, 제 2 가상 메모리 어드레스가 제 2 페이지 내의 제 2 오프셋에 있으며, 제 1 오프셋이 제 2 오프셋과 동일산 것을 특징으로 하는 가상 메모리 시스템.
  12. 주변 장치 및 메모리 관리 시스템으로 구성되고, 주변장치가 제 1 레지스터를 포함하며, 메모리 관리 시스템이 다수의 페이지, 즉 제 1 의 다수의 어드 레스를 갖고 있는 다수의 페이지들 중 제 1 페이지 및 제 2의 다수의 어드레스를 갖고 있는 다수의 페이지들 중 제 2 페이지로 분할된 어드레스 공간프로세스가 다수의 페이지들을 억세스 하는 것을 제어하기 위한 억세스 장치 및 제 1 의 다수의 어드레스들 중 제 1어드레스를 제 1 레지스터에 관련시키기 위한 맵핑 장치로 구성되는 것을 특징으로 하는 계산 시스템.
  13. 제12항에 있어서, 맵핑 장치가 제 2 의 다수의 페이지들 중 제 2 어드레스를 제 1 레지스터에 관련시키는 것을 특징으로 하는 계산 시스템.
  14. 제13항에 있어서, 억세스 장치가 제 1 프로세스가 제 1 페이지를 억세스하게 하는 것을 특징으로 하는 계산 시스템.
  15. 제14항에 있어서, 억세스 장치가 제 1 프로세스가 제 2 페이지를 억세스 하는 것을 거부하는 것을 특징으로 하는 계산 시스템.
  16. 제15항에 있어서, 제 1 프로세스가 제 1 레지스터로부터 데이타를 해독할 수 있지만, 제 1 레지스터에 데이타를 기입할 수 없는 것을 특징으로 하는 계산 시스템.
  17. 제15항에 있어서, 제 1 프로세스가 제 1 레지스터로부터 데이타를 해독할 때, 데이타 해독 작용이 정보를 제 1 프로세스로 복귀시키지만 주변 장치에 전혀 영향을 미치지 않는 것을 특징으로 하는 계산 시스템.
  18. 제12항에 있어서, 제 1 의 다수의 어드레스 중 제 3 어드레스가 실제 메모리 위치에 전혀 관련되지 않는 것을 특징으로 하는 계산 시스템.
  19. 제18항에 있어서, 제 1 프로세스가 제 3 어드레스에 기입을 실행함으로써 실제 메모리 위치에 전혀 영향을 미치지 않는 것을 특징으로 하는 계산 시스템.
  20. 제18항에 있어서, 제 1 프로세스가 제 3 어드레스에 기입을 실행할 때, 계산 시스템이 제 1 의 다수의 어드레스들 중 제 4 어드레스에 관련된 실제 위치 내에 데이타를 기입하는 것을 특징으로 하는 계산 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860005176A 1985-06-28 1986-06-27 가상 메모리 장치를 갖는 계산장치 KR930009062B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US750,578 1985-06-28
US06/750,578 US4777589A (en) 1985-06-28 1985-06-28 Direct input/output in a virtual memory system

Publications (2)

Publication Number Publication Date
KR870000645A true KR870000645A (ko) 1987-02-19
KR930009062B1 KR930009062B1 (ko) 1993-09-22

Family

ID=25018430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860005176A KR930009062B1 (ko) 1985-06-28 1986-06-27 가상 메모리 장치를 갖는 계산장치

Country Status (8)

Country Link
US (1) US4777589A (ko)
EP (2) EP0208428B1 (ko)
JP (1) JPH0654479B2 (ko)
KR (1) KR930009062B1 (ko)
CN (1) CN1006096B (ko)
AU (2) AU583634B2 (ko)
CA (1) CA1261479A (ko)
DE (1) DE3689209T2 (ko)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926322A (en) * 1987-08-03 1990-05-15 Compag Computer Corporation Software emulation of bank-switched memory using a virtual DOS monitor and paged memory management
US5155822A (en) * 1987-08-13 1992-10-13 Digital Equipment Corporation High performance graphics workstation
JP2507756B2 (ja) * 1987-10-05 1996-06-19 株式会社日立製作所 情報処理装置
US5297268A (en) * 1988-06-03 1994-03-22 Dallas Semiconductor Corporation ID protected memory with a readable/writable ID template
US5125086A (en) * 1989-06-29 1992-06-23 Digital Equipment Corporation Virtual memory paging apparatus with variable size in-page clusters
US5469556A (en) * 1989-12-12 1995-11-21 Harris Corporation Resource access security system for controlling access to resources of a data processing system
JPH0692666B2 (ja) * 1989-12-15 1994-11-16 徳厚 小島 排水立て管継手
US5371890A (en) * 1991-10-30 1994-12-06 International Business Machines Corporation Problem state cross-memory communication using communication memory domains
US5627987A (en) * 1991-11-29 1997-05-06 Kabushiki Kaisha Toshiba Memory management and protection system for virtual memory in computer system
JP2974526B2 (ja) * 1992-12-18 1999-11-10 富士通株式会社 データ転送処理方法及びデータ転送処理装置
JP3676411B2 (ja) * 1994-01-21 2005-07-27 サン・マイクロシステムズ・インコーポレイテッド レジスタファイル装置及びレジスタファイルアクセス方法
JPH0844655A (ja) * 1994-06-20 1996-02-16 Internatl Business Mach Corp <Ibm> マルチプル・バス情報処理システムのアドレス空間の拡張
CN1912885B (zh) * 1995-02-13 2010-12-22 英特特拉斯特技术公司 用于安全交易管理和电子权利保护的系统和方法
US5623692A (en) * 1995-05-15 1997-04-22 Nvidia Corporation Architecture for providing input/output operations in a computer system
US5640591A (en) * 1995-05-15 1997-06-17 Nvidia Corporation Method and apparatus for naming input/output devices in a computer system
US5768618A (en) * 1995-12-21 1998-06-16 Ncr Corporation Method for performing sequence of actions in device connected to computer in response to specified values being written into snooped sub portions of address space
US5926648A (en) * 1996-08-22 1999-07-20 Zilog, Inc. I/O port and RAM memory addressing technique
CN1104504C (zh) * 2000-05-23 2003-04-02 厦门大学 一种海洋细菌胞外多糖的生产工艺
US6865665B2 (en) * 2000-12-29 2005-03-08 Stmicroelectronics, Inc. Processor pipeline cache miss apparatus and method for operation
US7337306B2 (en) * 2000-12-29 2008-02-26 Stmicroelectronics, Inc. Executing conditional branch instructions in a data processor having a clustered architecture
DE10127195A1 (de) * 2001-06-05 2002-12-19 Infineon Technologies Ag Prozessor mit interner Speicherkonfiguration
US7254720B1 (en) * 2002-02-13 2007-08-07 Lsi Corporation Precise exit logic for removal of security overlay of instruction space
US7206906B1 (en) * 2004-03-10 2007-04-17 Sun Microsystems, Inc. Physical address mapping framework
TWI368224B (en) * 2007-03-19 2012-07-11 A Data Technology Co Ltd Wear-leveling management and file distribution management of hybrid density memory
WO2009095902A2 (en) 2008-01-31 2009-08-06 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8453022B2 (en) 2007-12-05 2013-05-28 Densbits Technologies Ltd. Apparatus and methods for generating row-specific reading thresholds in flash memory
US8359516B2 (en) 2007-12-12 2013-01-22 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
CN101470633B (zh) * 2007-12-24 2011-09-21 联想(北京)有限公司 一种虚拟机监视器、虚拟机系统及其内存处理方法
US8972472B2 (en) 2008-03-25 2015-03-03 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US8510639B2 (en) 2010-07-01 2013-08-13 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US8996790B1 (en) * 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
CN103970680A (zh) * 2014-04-28 2014-08-06 上海华为技术有限公司 内存管理方法、装置及嵌入式系统
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
CN105653478B (zh) * 2015-12-29 2019-07-26 致象尔微电子科技（上海）有限公司 串行闪存控制器、串行闪存控制方法及串行闪存控制系统
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
US11061819B2 (en) 2019-05-28 2021-07-13 Micron Technology, Inc. Distributed computing based on memory as a service

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758815A (fr) * 1969-11-28 1971-04-16 Burroughs Corp Systeme de traitement d'information presentant des moyens pour la preparation dynamique d'adresses de memoire
US4053948A (en) * 1976-06-21 1977-10-11 Ibm Corporation Look aside array invalidation mechanism
FR2431732A1 (fr) * 1978-07-19 1980-02-15 Materiel Telephonique Dispositif de conversion d'adresse virtuelle en adresse reelle
US4320456A (en) * 1980-01-18 1982-03-16 International Business Machines Corporation Control apparatus for virtual address translation unit
US4442484A (en) * 1980-10-14 1984-04-10 Intel Corporation Microprocessor memory management and protection mechanism
US4493023A (en) * 1981-05-22 1985-01-08 Data General Corporation Digital data processing system having unique addressing means and means for identifying and accessing operands
US4439830A (en) * 1981-11-09 1984-03-27 Control Data Corporation Computer system key and lock protection mechanism
US4477871A (en) * 1981-11-23 1984-10-16 Motorola, Inc. Global operation coordination method and circuit
US4654777A (en) * 1982-05-25 1987-03-31 Tokyo Shibaura Denki Kabushiki Kaisha Segmented one and two level paging address translation system
JPS6047624B2 (ja) * 1982-06-30 1985-10-22 富士通株式会社 アドレス変換制御方式
US4635189A (en) * 1984-03-01 1987-01-06 Measurex Corporation Real-time distributed data-base management system

Also Published As

Publication number Publication date
DE3689209D1 (de) 1993-12-02
AU623146B2 (en) 1992-05-07
DE3689209T2 (de) 1994-03-10
CN86103675A (zh) 1986-12-24
JPS623359A (ja) 1987-01-09
EP0208428A2 (en) 1987-01-14
EP0551148A3 (en) 1993-09-15
CN1006096B (zh) 1989-12-13
KR930009062B1 (ko) 1993-09-22
EP0551148A2 (en) 1993-07-14
AU3641089A (en) 1989-10-05
EP0208428A3 (en) 1989-04-26
JPH0654479B2 (ja) 1994-07-20
AU583634B2 (en) 1989-05-04
AU5941386A (en) 1987-01-08
EP0208428B1 (en) 1993-10-27
CA1261479A (en) 1989-09-26
US4777589A (en) 1988-10-11

Similar Documents

Publication Publication Date Title
KR870000645A (ko) 가상 메모리 시스템내의 직접 입/출력 장치
US5852738A (en) Method and apparatus for dynamically controlling address space allocation
US5684993A (en) Segregation of thread-specific information from shared task information
EP3702924A1 (en) Technology for managing memory tags
SE8405456D0 (sv) Mycket snabbt minnes- och minnesforvaltningssystem
KR920001333A (ko) 고성능 프로세서의 번역 버퍼를 위한 그레뉼 어리티 힌트를 이용하는 프로세서 동작 방법
KR900013403A (ko) 개선된 입.출력 인터럽트 제어를 가지는 가상 컴퓨터 시스템
GB1438517A (en) Machine memory
US4827406A (en) Memory allocation for multiple processors
US6785790B1 (en) Method and apparatus for storing and retrieving security attributes
US5293622A (en) Computer system with input/output cache
GB1150236A (en) Improvements in Data Processing Systems.
EP0676687A3 (en) Power management units for computer systems.
EP0532690B1 (en) Method and apparatus for managing page zero memory accesses in a multi-processor system
SE8305290D0 (sv) Minneshanteringsenhet for datorer
EP0425771A2 (en) An efficient mechanism for providing fine grain storage protection intervals
ES358538A1 (es) Un sistema de tratamiento de datos.
CA2029628A1 (en) Translation look aside buffer with parallel exception checking and update bypass
US7181587B1 (en) Mapping an arbitrary number of contiguous memory pages at an arbitrary alignment
EP4372567A1 (en) Processor and method for modifying processor behavior based on memory attributes and instruction type
EP0437928A2 (en) Memory management in a multi-processor system
JPS62103743A (ja) 情報処理装置
DK61187A (da) Databehandlingsenhed
Kaplan Protected-Mode Memory Management
ES2055805T3 (es) Circuito integrado de programacion dinamica.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee