KR860002759A - 디맨드-페이지 메모리를 갖고 있는 디지탈 데이타 프로세싱 시스템용 억세스 검증장치 - Google Patents
디맨드-페이지 메모리를 갖고 있는 디지탈 데이타 프로세싱 시스템용 억세스 검증장치 Download PDFInfo
- Publication number
- KR860002759A KR860002759A KR1019850006878A KR850006878A KR860002759A KR 860002759 A KR860002759 A KR 860002759A KR 1019850006878 A KR1019850006878 A KR 1019850006878A KR 850006878 A KR850006878 A KR 850006878A KR 860002759 A KR860002759 A KR 860002759A
- Authority
- KR
- South Korea
- Prior art keywords
- transfer
- access
- program
- locations
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 구성된 디지탈 데이타 프로세싱 시스템의 계통도.
제2도는 제1도에 도시한 데이타 프로세싱 시스템내의 가상 어드레스 공간과 실제 어드레스 공간 사이의 관계를 도시한 개략도.
제3도는 제1도에 도시한 프로세서내에 유용한 버스 인터페이스 회로의 계통도.
제3A도는 제3도에 도시한 인터페이스 회로의 일부분의 동작을 도시한 개략도.
도면의 주요 부분에 대한 부호의 설명
10 : 중앙 처리 장치(프로세서), 11 : 메모리, 12 ; 입력 출력 장치, 13 : 조작자 콘솔, 14 : 입력 출력 버스, 15 : 인터페이스 16 : 주변 장치, 18 : 메모리 제어기, 19 : 메모리 어레이, 20 : 주변장치 제어기, 100 : 멀티플렉서(MUX), 101 : 가상어드레스레지스터(VA REG), 104 : 데이타 길이 레지스타(DL REG), 106 : 기입 해전기(WRT ROT), 107 : 해독 회전기(RO ROT), 108 : 전송 순차기, 112 : 기입 데이타선, 113 : 기입 래치, 114 : 프로그램가능한 논리 어레이(PLA), 120 : 어드레스 멀티 플렉서(ADRS MUX), 121 : 번역 버퍼, 123 : 가산기, 130 : 버스 트랜시버, 140 : 재시험 플래그.
Claims (3)
- 디지탈 데이타 프로세싱 시스템을 형성하도록 버스상의 메모리에 접속하기 위한 버스 인터페이스 장치, 및 다수의 억세스 권리 모우드들 중의 선택된 한 모우드를 각각 갖고 있는 프로그램을 프로세스 하기 위한 프로세싱 장치를 포함하고, 메모리가 유사한 다수의 억세스 가능한 바이트 위치들을 각각 포함하는 다수의 어드레스 가능한 기억 위치를 포함하며, 기억 위치가 선택된 수의 기억 위치를 갖고 있고 1개의 억세스 권리 모우드를 각각 갖고 있는 다수의 페이지들로 그룹지어져 있는 프로세서에 있어서, 버스 인터페이스 장치가 버스 상의 메모리 억세스를 버스상의 2개의 전송시에 메모리 내의 2개의 인접한 어드레스 가능한 위치들로 초기치 설정하기 위해 프로세싱 장치에 응답하는 전송 장치, 프로그램의 억세스 권리 모우드가 어드레스 가능한 위치들중의 한 위치의 억세스 권리 모우드에 대응하는지의여부를 결정하도록 억세스 검증 동작을 실행하기 위해 전송 장치에 접속된 억섹스 검증 장치, 및 전송이 페이지를 분리시키기 위한 것인지의 여부를 결정하기 위해 전송 장치에 접속된 페이지 거사 장치와, 프로그램의 억세스 권리 모우드가 2개의 어드레스 가능한 위치들의 억세스 권리 모우드에 대응하는지의 여부를 결정하기 위해 억세스 검증 장치가 2개의 억섹스 검증 동작을 실행할 수 있게 하기 위해 페이지 검사 장치와 억세스 검증 장치에 접속된 장치를 포함하는 트랩 장치로 구성되는 것을 특징으로 하는 프로세서.
- 디지탈 데이타 프로세싱 시스템을 형성하기 위해 버스상의 메모리에 접속하기 위한 버스 인터페이스장치, 및 다수의 인접부-위치들을 갖고 있는 데이타의 전송을 요구하는 프로그램을 프로세스하기 위한 프로세싱 장치를 포함하고, 메모리가 다수의 인접한 어드레스가능한 부-위치들을 각각 갖고 있는 다수의 어드레스 가능한 기억 위치를 포함하며, 메모리 내의 위치들이 선정된 수의 기억 위치를 각각 갖고 있는 다수의 페이지들로 그룹지어져 있고, 버스가 어드레스 전송선, 제어 신호 전송 및 데이타를 한 위치에 전송 하기 위한 데이타 전송선을 포함하는 프로세서에 있어서, 버스 인터페이스 장치가 프로세싱 장치에 의해 프로세스되는 프로그램의 보호 레벨 모우드를 저장 하기 위한 모우드 장치, 프로세싱 장치에 의해 프로세스되는 프로그램으로부터 어드레스를 수신하여 저장하기 위해 프로세싱 장치에 접속된 어드레스 기억장치, 전송이 일어나는 것에 관련하여 메모리내의 인접한 기억 부-위치들의 수를 확인하는 데이타 길이 정보를 수신하여 저장하기 위해 프로세싱 장치에 접속된 데이타 길이 기억 장치, 프로그램에 의해 요구된 데이타 전송을 실행하는데 필요한 버스 상의 전송수를 결정하기 위해 가상 어드레스 기억 장치와 데이타 길이 기억 장치 내에 저장된 가상 어드레스에 응답하는 전송 수 확인 장치, 프로그램이 어드레스 기억장치내의 어드레스에 의해 확인된 위치를 억세스할 수 있는 지를 결정하기 위해 모우드 장치에 접속된 억세스 검증 장치, 억세스 검증 장치가 프로그램이 기억 장치내의 어드레스에 의해 확인된 위치를 억세스할 수 있다는 것을 결정할 때 프로그램에 의해 요구된 전송을 실행하기 위해 어드레스 기억 장치, 전송수 확인 장치 및 억세스 검증 장치에 접속된 전송 장치, 어드레스 기억 장치와 데이타 길이 기억 장치에 접속되고 프로그램에 의해 요구된 전송이 2개의 상이한 페이지 내의 메모리로의 전송을 필요로하는 지의 여부를 결정하도록 어드레스 및 데이타 길이 정보에 응답하는 페이지 교차 검출 장치, 및 페이지 교차 검출 장치, 억세스 검증 장치 및 전송 장치에 접속되고 억섹스 검증 장치가 프로그램이 두 페이지 내의 위치를 억세스할 수 있는지를 결정할 수 있게 하고 전송 장치가 요구된 전송을 실행하지 못하게 하기 위해 프로그램에 의해 요구된 전송이 2개의 상이한 페이지 내의 메모리로의 전송을 필요로 한다는 것을 검출하는 페이지 교차 장치에 응답하는 트랩 장치로 구성되는 것을 특징으로 하는 프로세서.
- 제2항에 있어서, 버스 인터페이스 장치가 트랩 장치에 접속되고 전송 장치가 요구된 전송을 실행한 후까지 트랩 장치의 동작을 억제하도록 트랩장치의 동작에 응답하여 셋트된 재-시험 플래그장치를 포함하는 것을 특징으로 하는 프로세서.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US635511 | 1984-07-30 | ||
US65351184A | 1984-09-21 | 1984-09-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR860002759A true KR860002759A (ko) | 1986-04-28 |
Family
ID=24621184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019850006878A KR860002759A (ko) | 1984-09-21 | 1985-09-20 | 디맨드-페이지 메모리를 갖고 있는 디지탈 데이타 프로세싱 시스템용 억세스 검증장치 |
Country Status (11)
Country | Link |
---|---|
US (1) | US4821169A (ko) |
EP (1) | EP0175620B1 (ko) |
JP (1) | JPS61114353A (ko) |
KR (1) | KR860002759A (ko) |
AU (1) | AU578732B2 (ko) |
BR (1) | BR8504729A (ko) |
CA (1) | CA1237200A (ko) |
DE (1) | DE3587031T2 (ko) |
IN (1) | IN165278B (ko) |
MX (1) | MX158239A (ko) |
ZA (1) | ZA857240B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000021076A (ko) * | 1998-09-25 | 2000-04-15 | 김영환 | 네트워크 방식의 커넥션에 의한 디지털시스템의 다이나믹 제어장치 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5023773A (en) * | 1988-02-10 | 1991-06-11 | International Business Machines Corporation | Authorization for selective program access to data in multiple address spaces |
US5301327A (en) * | 1989-06-30 | 1994-04-05 | Digital Equipment Corporation | Virtual memory management for source-code development system |
US5463778A (en) * | 1989-11-16 | 1995-10-31 | Texas Instruments Incorporated | User controlled trap handler |
US5075845A (en) * | 1989-12-22 | 1991-12-24 | Intel Corporation | Type management and control in an object oriented memory protection mechanism |
JP2796162B2 (ja) * | 1990-02-21 | 1998-09-10 | 富士通株式会社 | 命令処理方法 |
US5564052A (en) * | 1991-06-27 | 1996-10-08 | Integrated Device Technology, Inc. | Logically disconnectable virtual-to-physical address translation unit and method for such disconnection |
US5539899A (en) * | 1992-04-03 | 1996-07-23 | International Business Machines Corporation | System and method for handling a segmented program in a memory for a multitasking data processing system utilizing paged virtual storage |
US5548739A (en) * | 1993-11-04 | 1996-08-20 | Sun Microsystems, Inc. | Method and apparatus for rapidly retrieving data from a physically addressed data storage structure using address page crossing predictive annotations |
US5657445A (en) * | 1996-01-26 | 1997-08-12 | Dell Usa, L.P. | Apparatus and method for limiting access to mass storage devices in a computer system |
US7765581B1 (en) * | 1999-12-10 | 2010-07-27 | Oracle America, Inc. | System and method for enabling scalable security in a virtual private network |
GB2378005A (en) * | 2001-07-27 | 2003-01-29 | Chien-Tzu Hou | Method for Controlling Paged Memory Access Attributes |
US9390031B2 (en) * | 2005-12-30 | 2016-07-12 | Intel Corporation | Page coloring to associate memory pages with programs |
CN104822609B (zh) | 2012-10-25 | 2016-12-28 | 莱克斯诺工业有限公司 | 主动控制辊筒顶部模块化输送组件 |
US9908717B2 (en) | 2012-10-25 | 2018-03-06 | Rexnord Industries, Llc | Non contact active control conveying assembly |
CA2965680A1 (en) | 2014-10-31 | 2016-05-06 | Rexnord Industries, Llc | Activated variable height rollers for an active control roller top conveying assembly |
WO2016070042A1 (en) | 2014-10-31 | 2016-05-06 | Rexnord Industries, Llc | Operation of an active control roller top conveying assembly |
US10162694B2 (en) | 2015-12-21 | 2018-12-25 | Intel Corporation | Hardware apparatuses and methods for memory corruption detection |
MX2018012358A (es) | 2016-06-08 | 2019-02-07 | Rexnord Ind Llc | Ensamblaje de accionamiento para transportador modular. |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3893084A (en) * | 1973-05-01 | 1975-07-01 | Digital Equipment Corp | Memory access control system |
US3916385A (en) * | 1973-12-12 | 1975-10-28 | Honeywell Inf Systems | Ring checking hardware |
US4300192A (en) * | 1974-04-18 | 1981-11-10 | Honeywell Information Systems Inc. | Method and means for storing and accessing information in a shared access multiprogrammed data processing system |
US4016545A (en) * | 1975-07-31 | 1977-04-05 | Harris Corporation | Plural memory controller apparatus |
US4092715A (en) * | 1976-09-22 | 1978-05-30 | Honeywell Information Systems Inc. | Input-output unit having extended addressing capability |
US4386399A (en) * | 1980-04-25 | 1983-05-31 | Data General Corporation | Data processing system |
JPS58149548A (ja) * | 1982-03-02 | 1983-09-05 | Hitachi Ltd | メモリ制御方式 |
JPS6047624B2 (ja) * | 1982-06-30 | 1985-10-22 | 富士通株式会社 | アドレス変換制御方式 |
US4581702A (en) * | 1983-01-10 | 1986-04-08 | International Business Machines Corporation | Critical system protection |
-
1985
- 1985-09-12 IN IN749/DEL/85A patent/IN165278B/en unknown
- 1985-09-13 AU AU47432/85A patent/AU578732B2/en not_active Ceased
- 1985-09-18 DE DE8585401808T patent/DE3587031T2/de not_active Expired - Lifetime
- 1985-09-18 EP EP85401808A patent/EP0175620B1/en not_active Expired - Lifetime
- 1985-09-20 ZA ZA857240A patent/ZA857240B/xx unknown
- 1985-09-20 JP JP60208549A patent/JPS61114353A/ja active Granted
- 1985-09-20 CA CA000491289A patent/CA1237200A/en not_active Expired
- 1985-09-20 KR KR1019850006878A patent/KR860002759A/ko not_active Application Discontinuation
- 1985-09-23 BR BR8504729A patent/BR8504729A/pt unknown
- 1985-10-01 MX MX121A patent/MX158239A/es unknown
-
1987
- 1987-02-11 US US07/015,576 patent/US4821169A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000021076A (ko) * | 1998-09-25 | 2000-04-15 | 김영환 | 네트워크 방식의 커넥션에 의한 디지털시스템의 다이나믹 제어장치 |
Also Published As
Publication number | Publication date |
---|---|
CA1237200A (en) | 1988-05-24 |
JPS61114353A (ja) | 1986-06-02 |
EP0175620A3 (en) | 1989-09-20 |
EP0175620A2 (en) | 1986-03-26 |
IN165278B (ko) | 1989-09-09 |
BR8504729A (pt) | 1986-07-22 |
EP0175620B1 (en) | 1993-01-27 |
AU578732B2 (en) | 1988-11-03 |
MX158239A (es) | 1989-01-17 |
DE3587031T2 (de) | 1993-08-19 |
JPH0260012B2 (ko) | 1990-12-14 |
ZA857240B (en) | 1986-05-28 |
AU4743285A (en) | 1986-03-27 |
US4821169A (en) | 1989-04-11 |
DE3587031D1 (de) | 1993-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860002759A (ko) | 디맨드-페이지 메모리를 갖고 있는 디지탈 데이타 프로세싱 시스템용 억세스 검증장치 | |
CA1315007C (en) | Virtual input/output commands | |
KR880000299B1 (ko) | 캐쉬장치 | |
EP0979456B1 (en) | Memory access protection | |
US5023777A (en) | Information processing system using domain table address extension for address translation without software modification | |
JP3987577B2 (ja) | システム管理モード情報を他の情報と共にキャッシュに入れる方法および装置 | |
EP0090575A2 (en) | Memory system | |
CA1311304C (en) | Apparatus for forcing a reload from main memory upon cache memory error | |
KR910015933A (ko) | 원칩 마이크로프로세서 및 그 버스시스템 | |
CN109446835A (zh) | 数据访问控制方法、装置及设备 | |
US5161219A (en) | Computer system with input/output cache | |
EP0313857A2 (en) | Buffer memory control apparatus | |
US4764896A (en) | Microprocessor assisted memory to memory move apparatus | |
EP0026648B1 (en) | Digital data transfer apparatus | |
EP0196244A2 (en) | Cache MMU system | |
US5864877A (en) | Apparatus and method for fast forwarding of table index (TI) bit for descriptor table selection | |
GB2037466A (en) | Computer with cache memory | |
JPS58201157A (ja) | バンクメモリの制御回路 | |
CA1283221C (en) | Microprocessor having separate instruction and data interfaces | |
EP0377969B1 (en) | I/O cached computer systems | |
CA1219375A (en) | Main storage failure address control system in a data processing system | |
JPH04181454A (ja) | データアクセス制御装置 | |
JPS638849A (ja) | キヤツシユメモリ制御方式 | |
JPH0548498B2 (ko) | ||
JPS61267149A (ja) | デ−タ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |