KR950012222A - 캐쉬 메모리 공유 듀얼 프로세서 보드 - Google Patents

캐쉬 메모리 공유 듀얼 프로세서 보드 Download PDF

Info

Publication number
KR950012222A
KR950012222A KR1019930021621A KR930021621A KR950012222A KR 950012222 A KR950012222 A KR 950012222A KR 1019930021621 A KR1019930021621 A KR 1019930021621A KR 930021621 A KR930021621 A KR 930021621A KR 950012222 A KR950012222 A KR 950012222A
Authority
KR
South Korea
Prior art keywords
cache memory
processor
shared
shared cache
processors
Prior art date
Application number
KR1019930021621A
Other languages
English (en)
Other versions
KR960005394B1 (ko
Inventor
임성묵
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019930021621A priority Critical patent/KR960005394B1/ko
Publication of KR950012222A publication Critical patent/KR950012222A/ko
Application granted granted Critical
Publication of KR960005394B1 publication Critical patent/KR960005394B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 공유 메모리와 공유 버스를 갖는 멀티 프로세서 시스템에서 2개의 프로세서를 갖는 씨피유 보드 상의 캐쉬 메모리를 공유하도록 한 캐쉬 메모리 공유 듀얼 프로세서 보드에 관한 것으로, 제1 프로세서(1) 및 제2 프로세서(11)와, 상기 제1 프로세서(1) 및 제2프로세서(11)에 의해 공유되는 공유 캐쉬 메모리(31)와, 상기 각 프로세서(1, 11)에서 상기 공유 캐쉬 메모리(31)을 제어하기 위한 제1 및 제2 프로세서용 캐쉬메모리 제어기(33, 35)와, 상기 제1 및 제2 프로세서(1, 11)가 상기 공유 캐쉬 메모리(31)를 동시에 엑세스 하려고 하는 경우 이를 중재하기 위한 중재기(37)로 구성되며, 상기와 같이 CPU 보드가 2개의 프로세서를 가질 때 각각 프로세서의 하나의 캐쉬 메모리를 공유함으로써 캐쉬 메모리의 데이타의 동일성을 유지하기 위한 동작이 필요없으므로 프로세서의 이용효율을 높일 수 있으며, 캐쉬 메모리가 차지하는 면적을 줄일 수 있기 때문에 보드 크기를 줄일 수 있을 뿐만 아니라 단가 또한 절감시킬 수 있는 효과가 있다.

Description

캐쉬 메모리 공유 듀얼 프로세서 보드
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 기술에 의한 듀얼 프로세서 보드와 캐쉬 메모리의 연결 상태도.
제2도는 본 발명에 의한 듀얼 프로세서 보드와 공유 캐쉬 메모리의 연결 상태도.
제3도는 제2도의 공유 캐쉬 메모리의 상세 블럭도.

Claims (2)

  1. 제1 프로세서(1) 및 제2 프로세서(11)와, 상기 제1 프로세서(1) 및 제2프로세서(11)에 의해 공유되는 공유 캐쉬 메모리(31)와, 상기 각 프로세서(1, 11)에서 상기 공유 캐쉬 메모리(31)을 제어하기 위한 제1 및 제2 프로세서용 캐쉬메모리 제어기(33, 35)와, 상기 제1 및 제2 프로세서(1, 11)가 상기 공유 캐쉬 메모리(31)를 동시에 엑세스 하려고 하는 경우 이를 중재하기 위한 중재기(37)로 구성된 것을 특징으로 하는 캐쉬 메모리 공유 듀얼 프로세서 보드.
  2. 제1항에 있어서, 상기 공유 캐쉬 메모리(31)는, 공유 캐쉬 메모리(31)의 상태 정보를 저장하고 있는 스테이트 램(42)과, 공유 캐쉬 메모리의 태그를 저장하고 있는 태그 램(43)과, 데이타를 저장하고 있는 데이타 램(44)과, 상기 제1 프로세서(1)와 제2프로세서(11)가 공유 캐쉬 메모리(31)에 접근하도록 선택적으로 어드레스를 분기하는 제1 및 제2 멀티플랙서(40, 41)와, 상기 태그 램(43)에 저장되어 있는 태그와 공유 캐쉬 메모리의 어드레스를 비교하기 위한 비교기(45)와, 상기 데이타 램(44)에 저장된 데이타를 버퍼링하는 버퍼(46)로 구성된 것을 특징으로 하는 캐쉬 메모리 공유 듀얼 프로세서 보드.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930021621A 1993-10-18 1993-10-18 멀티 프로세서 시스템 KR960005394B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930021621A KR960005394B1 (ko) 1993-10-18 1993-10-18 멀티 프로세서 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930021621A KR960005394B1 (ko) 1993-10-18 1993-10-18 멀티 프로세서 시스템

Publications (2)

Publication Number Publication Date
KR950012222A true KR950012222A (ko) 1995-05-16
KR960005394B1 KR960005394B1 (ko) 1996-04-24

Family

ID=19366060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021621A KR960005394B1 (ko) 1993-10-18 1993-10-18 멀티 프로세서 시스템

Country Status (1)

Country Link
KR (1) KR960005394B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233109B1 (ko) * 2010-09-13 2013-02-15 한국과학기술원 캐쉬 일관성을 맞추기 위해 멀티 코어들 간에 발생하는 통신량을 감소시키는 시스템 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101600951B1 (ko) 2009-05-18 2016-03-08 삼성전자주식회사 고체 상태 드라이브 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233109B1 (ko) * 2010-09-13 2013-02-15 한국과학기술원 캐쉬 일관성을 맞추기 위해 멀티 코어들 간에 발생하는 통신량을 감소시키는 시스템 및 방법

Also Published As

Publication number Publication date
KR960005394B1 (ko) 1996-04-24

Similar Documents

Publication Publication Date Title
KR860006743A (ko) 데이타 처리 시스템
KR900013403A (ko) 개선된 입.출력 인터럽트 제어를 가지는 가상 컴퓨터 시스템
KR910003498A (ko) 마이크로 프로세서
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
KR890007162A (ko) 데이타 처리장치
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
KR900000771A (ko) 병렬처리장치
KR970071281A (ko) 인터리브 캐시메모리 및 그 운영방법과 데이터 처리 시스템
KR960024986A (ko) 정보 처리 장치
KR970067364A (ko) 멀티모드 캐시 메모리
KR950012222A (ko) 캐쉬 메모리 공유 듀얼 프로세서 보드
KR970059914A (ko) 플래시 메모리 시스템
US5289426A (en) Dual port memory having address conversion function
KR950020230A (ko) 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치
KR100216255B1 (ko) 멀티프로세서 시스템의 인터페이스 처리회로
KR950020144A (ko) 컴퓨터 시스템의 성능향상을 위한 입출력 프로세서
KR0182692B1 (ko) 디.피램 억세스 중재 회로
KR940022284A (ko) 공유메모리의 액세스 제어 방법
KR950022425A (ko) 디엠에이(dma)가 가능한 통신코프러세서 보드
KR940024588A (ko) 컴퓨터의 데이타 다중처리 시스템
KR970059915A (ko) 마이크로프로세서의 인터럽트 처리장치
KR960025066A (ko) 상용디램을 이용한 듀얼포트 메모리 시스템
KR950020176A (ko) 공유 디램(Shared DRAM) 버스 중재회로
KR930008614A (ko) 튜얼포트램을 이용한 통신시스템
KR940009853A (ko) 주행정 전산망시스템(ticom)의 캐시응집을 위한 버스동작 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee