KR890017604A - 마이크로 컴퓨터 시스템 - Google Patents

마이크로 컴퓨터 시스템 Download PDF

Info

Publication number
KR890017604A
KR890017604A KR1019890005470A KR890005470A KR890017604A KR 890017604 A KR890017604 A KR 890017604A KR 1019890005470 A KR1019890005470 A KR 1019890005470A KR 890005470 A KR890005470 A KR 890005470A KR 890017604 A KR890017604 A KR 890017604A
Authority
KR
South Korea
Prior art keywords
address
bit width
subsystem
local bus
component
Prior art date
Application number
KR1019890005470A
Other languages
English (en)
Other versions
KR930002321B1 (ko
Inventor
머레이 비건 랄프
모리스 블랜드 패트릭
에드워드 딘 마크
Original Assignee
하워드 지. 피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지. 피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지. 피거로아
Publication of KR890017604A publication Critical patent/KR890017604A/ko
Application granted granted Critical
Publication of KR930002321B1 publication Critical patent/KR930002321B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음

Description

마이크로 컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 이용한 전형전인 마이크로 컴퓨터의 3차원 도면, 제2도는 본 발명을 이용한 전형적인 마이크로 컴퓨터의 단수 구성 요소에 대한 세부 블럭도, 제3도는 제2도보다 다소 더 세부적으로 장치가 동적버스 크기와 일치하지 않는 이유에 대해 이해하는데 유용하며 제조업자에 의해 추천된 80386과 82385사이의 접속 관계를 도시한 블럭도. 제4도는 제3도와 유사한 세부적 블럭도이지만 파이프라인 명령 순서와 동적버스 크기를 허용하는 본 발명의 응용을 예증하지 않는 도면.

Claims (1)

  1. 미정 동작의 완성에 앞서 다음 어드레스 신호에 응답하는 파이프 라인 명령 순서를 가진 마이크로 컴퓨터에 있어서, 소정 비트폭의 프로세서와, 국부 버스로 상기 프로세서에 결합된 상기 소정 비트폭의 캐쉬 메모리 서브 시스템과, 상기 소정 비트폭을 가진 최소한의 다른 성분은 상기 캐쉬 서브 시스템과 연관된 어드레스 영역에서 어드레스를 가지며 감소된 비트폭의 최소한의 한 성분이 상기 캐쉬 서브 시스템과 연관된 어드레스 영역외의 어드레스를 가지며, 상기 소정 비트폭을 가진 다른 성분 및 상기 감소된 비트폭의 최소한의 한 성분과 상기 국부 버스를 접속하는 다른 버스를 구비하며, 또한 상기 마이크로 컴퓨터 시스템은 a)상기 국부 버스에 확증된 어드레스에 응답하여 상기 확증된 어드레스가 상기 캐쉬 메모리 서브 시스템과 연관된 상기 어드레스 영역내에 존재하는지를 표시하는 신호를 발생하기 의한 어드레스 디코더 장치와, b) 상기 어드레스 디코더 장치에 응답하여, 상기 어드레스 디코더 장치가 상기 캐러 서브 시스템과 연관된 영역 외의 확증된 어드레스를 표시하면 파이프라인 동작을 위해 상기 마이크로 프로세서에 다음 어드레스 신호를 발생하기 위한 논리 장치를 구비하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890005470A 1988-05-26 1989-04-26 마이크로 컴퓨터 시스템 KR930002321B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/198,894 US5125084A (en) 1988-05-26 1988-05-26 Control of pipelined operation in a microcomputer system employing dynamic bus sizing with 80386 processor and 82385 cache controller
US198894 1988-05-26

Publications (2)

Publication Number Publication Date
KR890017604A true KR890017604A (ko) 1989-12-16
KR930002321B1 KR930002321B1 (ko) 1993-03-29

Family

ID=22735315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890005470A KR930002321B1 (ko) 1988-05-26 1989-04-26 마이크로 컴퓨터 시스템

Country Status (25)

Country Link
US (1) US5125084A (ko)
EP (1) EP0343988B1 (ko)
JP (1) JPH0623960B2 (ko)
KR (1) KR930002321B1 (ko)
CN (1) CN1009589B (ko)
AR (1) AR242671A1 (ko)
AT (1) ATE112869T1 (ko)
AU (1) AU615055B2 (ko)
BE (1) BE1002768A4 (ko)
BR (1) BR8902393A (ko)
CA (1) CA1313274C (ko)
DE (2) DE3914265A1 (ko)
DK (1) DK169492B1 (ko)
ES (1) ES2063818T3 (ko)
FI (1) FI95175C (ko)
FR (1) FR2632090A1 (ko)
GB (2) GB8904921D0 (ko)
HK (1) HK11492A (ko)
IT (1) IT1230207B (ko)
MX (1) MX173139B (ko)
MY (1) MY104738A (ko)
NL (1) NL8901326A (ko)
NO (1) NO174788B (ko)
SE (1) SE8901307L (ko)
SG (1) SG110691G (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504206B2 (ja) * 1989-07-27 1996-06-05 三菱電機株式会社 バスコントロ―ラ
CA2023998A1 (en) * 1989-11-13 1991-05-14 Thomas F. Lewis Apparatus and method for guaranteeing strobe separation timing
US5517626A (en) * 1990-05-07 1996-05-14 S3, Incorporated Open high speed bus for microcomputer system
JP3215105B2 (ja) * 1990-08-24 2001-10-02 富士通株式会社 メモリアクセス装置
GB9018992D0 (en) * 1990-08-31 1990-10-17 Ncr Co Internal bus for work station interfacing means
US5274763A (en) * 1990-12-28 1993-12-28 Apple Computer, Inc. Data path apparatus for IO adapter
CA2060820C (en) * 1991-04-11 1998-09-15 Mick R. Jacobs Direct memory access for data transfer within an i/o device
GB2256296B (en) * 1991-05-31 1995-01-18 Integrated Device Tech Multiplexed status and diagnostic pins in a microprocessor with on-chip caches
US5228134A (en) * 1991-06-04 1993-07-13 Intel Corporation Cache memory integrated circuit for use with a synchronous central processor bus and an asynchronous memory bus
US5293603A (en) * 1991-06-04 1994-03-08 Intel Corporation Cache subsystem for microprocessor based computer system with synchronous and asynchronous data path
US5630163A (en) * 1991-08-09 1997-05-13 Vadem Corporation Computer having a single bus supporting multiple bus architectures operating with different bus parameters
JP2599539B2 (ja) * 1991-10-15 1997-04-09 インターナショナル・ビジネス・マシーンズ・コーポレイション 直接メモリ・アクセス装置及びルック・アヘッド装置
JP2836321B2 (ja) * 1991-11-05 1998-12-14 三菱電機株式会社 データ処理装置
US5317712A (en) * 1991-12-19 1994-05-31 Intel Corporation Method and apparatus for testing and configuring the width of portions of a memory
JPH07504773A (ja) * 1992-03-18 1995-05-25 セイコーエプソン株式会社 マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法
US5307475A (en) * 1992-06-29 1994-04-26 The United States Of America As Represented By The Secretary Of The Navy Slave controller utilizing eight least/most significant bits for accessing sixteen bit data words
US5313593A (en) * 1992-09-17 1994-05-17 International Business Machines Corp. Personal computer system with bus noise rejection
JPH0827773B2 (ja) * 1992-10-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション データ経路を使用可能にする方法、装置およびデータ処理システム
JP3369227B2 (ja) * 1992-11-09 2003-01-20 株式会社東芝 プロセッサ
JP3904244B2 (ja) 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
JPH07210537A (ja) * 1993-12-10 1995-08-11 Advanced Micro Devicds Inc コンピュータシステム
US5835960A (en) * 1994-01-07 1998-11-10 Cirrus Logic, Inc. Apparatus and method for interfacing a peripheral device having a ROM BIOS to a PCI bus
US5784579A (en) * 1994-03-01 1998-07-21 Intel Corporation Method and apparatus for dynamically controlling bus access from a bus agent based on bus pipeline depth
US5548733A (en) * 1994-03-01 1996-08-20 Intel Corporation Method and apparatus for dynamically controlling the current maximum depth of a pipe lined computer bus system
US5842041A (en) * 1994-05-20 1998-11-24 Advanced Micro Devices, Inc. Computer system employing a control signal indicative of whether address is within address space of devices on processor local bus
JP3153078B2 (ja) * 1994-09-09 2001-04-03 日本電気株式会社 データ処理装置
JP2630271B2 (ja) * 1994-09-14 1997-07-16 日本電気株式会社 情報処理装置
US5890216A (en) * 1995-04-21 1999-03-30 International Business Machines Corporation Apparatus and method for decreasing the access time to non-cacheable address space in a computer system
US5758188A (en) * 1995-11-21 1998-05-26 Quantum Corporation Synchronous DMA burst transfer protocol having the peripheral device toggle the strobe signal such that data is latched using both edges of the strobe signal
US6504854B1 (en) 1998-04-10 2003-01-07 International Business Machines Corporation Multiple frequency communications
US6725348B1 (en) * 1999-10-13 2004-04-20 International Business Machines Corporation Data storage device and method for reducing write misses by completing transfer to a dual-port cache before initiating a disk write of the data from the cache
JP3857661B2 (ja) * 2003-03-13 2006-12-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、プログラム、及び記録媒体
US7366864B2 (en) * 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US8825962B1 (en) 2010-04-20 2014-09-02 Facebook, Inc. Push-based cache invalidation notification
CN113514408B (zh) * 2021-06-28 2024-06-11 杭州谱育科技发展有限公司 具有校正功能的臭氧检测装置及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016541A (en) * 1972-10-10 1977-04-05 Digital Equipment Corporation Memory unit for connection to central processor unit and interconnecting bus
US4314334A (en) * 1977-08-30 1982-02-02 Xerox Corporation Serial data communication system having simplex/duplex interface
US4257095A (en) * 1978-06-30 1981-03-17 Intel Corporation System bus arbitration, circuitry and methodology
US4315308A (en) * 1978-12-21 1982-02-09 Intel Corporation Interface between a microprocessor chip and peripheral subsystems
US4480307A (en) * 1982-01-04 1984-10-30 Intel Corporation Interface for use between a memory and components of a module switching apparatus
US4503534A (en) * 1982-06-30 1985-03-05 Intel Corporation Apparatus for redundant operation of modules in a multiprocessing system
US4649476A (en) * 1983-10-31 1987-03-10 Motorola, Inc. Microcomputer having an internal address mapper
JPS6240555A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd プリフエツチ制御方式
US4853846A (en) * 1986-07-29 1989-08-01 Intel Corporation Bus expander with logic for virtualizing single cache control into dual channels with separate directories and prefetch for different processors
GB2200483B (en) * 1987-01-22 1991-10-16 Nat Semiconductor Corp Memory referencing in a high performance microprocessor
US4933845A (en) * 1987-09-04 1990-06-12 Digital Equipment Corporation Reconfigurable bus
CA1314104C (en) * 1987-09-28 1993-03-02 Paul R. Culley Executing code from slow rom on high speed computer compatible with slower speed computers
CA1315011C (en) * 1987-09-28 1993-03-23 Paul R. Culley System for fast selection of non-cacheable address ranges using programmed array logic

Also Published As

Publication number Publication date
IT1230207B (it) 1991-10-18
MY104738A (en) 1994-05-31
AR242671A1 (es) 1993-04-30
AU615055B2 (en) 1991-09-19
US5125084A (en) 1992-06-23
GB8904921D0 (en) 1989-04-12
ATE112869T1 (de) 1994-10-15
BR8902393A (pt) 1990-01-16
HK11492A (en) 1992-02-21
MX173139B (es) 1994-02-02
DE3914265A1 (de) 1989-11-30
NO174788C (ko) 1994-07-13
AU3409989A (en) 1989-11-30
DE68918754D1 (de) 1994-11-17
SG110691G (en) 1992-02-14
CN1037976A (zh) 1989-12-13
DK189489D0 (da) 1989-04-19
IT8920648A0 (it) 1989-05-25
GB2219110A (en) 1989-11-29
NO891584D0 (no) 1989-04-18
NO174788B (no) 1994-03-28
JPH02146645A (ja) 1990-06-05
SE8901307D0 (sv) 1989-04-11
EP0343988A2 (en) 1989-11-29
GB8912018D0 (en) 1989-07-12
BE1002768A4 (fr) 1991-06-04
FI891787A (fi) 1989-11-27
DE68918754T2 (de) 1995-04-27
JPH0623960B2 (ja) 1994-03-30
NL8901326A (nl) 1989-12-18
DE3914265C2 (ko) 1992-01-09
FI95175B (fi) 1995-09-15
KR930002321B1 (ko) 1993-03-29
FI95175C (fi) 1995-12-27
SE8901307L (sv) 1989-11-27
CN1009589B (zh) 1990-09-12
FR2632090A1 (fr) 1989-12-01
EP0343988A3 (en) 1991-01-30
NO891584L (no) 1989-11-27
GB2219110B (en) 1991-02-20
FI891787A0 (fi) 1989-04-14
DK189489A (da) 1989-11-27
EP0343988B1 (en) 1994-10-12
DK169492B1 (da) 1994-11-07
CA1313274C (en) 1993-01-26
ES2063818T3 (es) 1995-01-16

Similar Documents

Publication Publication Date Title
KR890017604A (ko) 마이크로 컴퓨터 시스템
KR960032172A (ko) 컴퓨터 시스템
KR860006743A (ko) 데이타 처리 시스템
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR940015805A (ko) 온-칩 (on-chip) 메모리 디바이스를 액세스하기 위해 최적화된 중앙처리 유니트 (CPU) 코어의 버스 (BUS)
KR920001323A (ko) 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법
KR970049498A (ko) 논 캐셔블 반복 연산 명령을 갖는 중앙 처리 장치
KR870011537A (ko) 어드레스 변환을 사용한 데이타 처리 시스템
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
KR900006853A (ko) 마이크로 프로세서
KR870007461A (ko) 데이타 처리 시스템 동작방법
KR920022094A (ko) 마이크로프로세서
KR950012226A (ko) 정보 처리 시스템 및 그 동작 방법
KR900018821A (ko) 다중버스 마이크로컴퓨터 시스템
KR970705086A (ko) 같은 클락 사이클 동안에 캐쉬 메모리와 외부 메모리 제어기로 메모리 요청을 하는 파이프라인 마이크로프로세서(A Pipelined Microprocessor that Makes Memory Requests to a Cache Memory and an external Memory Controller During the Same Clock Cycle)
KR860004360A (ko) 원격통신시스템용 마이크로프로세서 인터페이스장치
KR910012927A (ko) 효율적인 시스템 제어를 위한 슬롯 어드레스
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR890003024Y1 (ko) 캐쉬 메모리 제어회로
KR920001291A (ko) 컴퓨터 시스템의 보드 테스트용 툴(tool)
KR970007644A (ko) 16비트 데이타 버스를 가진 디램 데이타 억세스 제어방법 및 그 회로
KR940004446A (ko) 버스 인터페이스 장치
KR910001566A (ko) 공통 메모리 억쎄스방식
KR950006568A (ko) 메모리 백업회로
KR940002723A (ko) 다중 프로세서의 인터페이스 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980226

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee