KR910012927A - 효율적인 시스템 제어를 위한 슬롯 어드레스 - Google Patents

효율적인 시스템 제어를 위한 슬롯 어드레스 Download PDF

Info

Publication number
KR910012927A
KR910012927A KR1019890019676A KR890019676A KR910012927A KR 910012927 A KR910012927 A KR 910012927A KR 1019890019676 A KR1019890019676 A KR 1019890019676A KR 890019676 A KR890019676 A KR 890019676A KR 910012927 A KR910012927 A KR 910012927A
Authority
KR
South Korea
Prior art keywords
system control
slot address
efficient system
board
memories
Prior art date
Application number
KR1019890019676A
Other languages
English (en)
Other versions
KR920007945B1 (ko
Inventor
박병관
강경용
윤남석
심원세
윤용호
윤석한
이명제
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019890019676A priority Critical patent/KR920007945B1/ko
Publication of KR910012927A publication Critical patent/KR910012927A/ko
Application granted granted Critical
Publication of KR920007945B1 publication Critical patent/KR920007945B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

내용 없음.

Description

효율적인 시스템 제어를 위한 슬롯 어드레스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 시스템을 개략적으로 나타낸 블럭도,
제2도는 본 발명의 슬롯 어드레스에 의한 위치 정보를 나타낸 도표.

Claims (1)

  1. 시스템 버스(3)를 통하여 여러개의 프로세서(1), (1a)…(1n)가 여러개의 메모리(2), (2a)…(2m)를 공유하는 다중처리기 시스템에 있어서, 각 프로세서(1), (1a)…(1n)와 메모리(2), (2a)…(2m)의 보드가 꽂힌 슬롯에 우선순위를 정한 위치를 나타내는 값을 갖도록한 효율적인 시스템 제어를 위한 슬롯 어드레스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890019676A 1989-12-27 1989-12-27 자동형상 제어를 위한 백플레인 상의 슬롯 어드레스 지정방법 KR920007945B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890019676A KR920007945B1 (ko) 1989-12-27 1989-12-27 자동형상 제어를 위한 백플레인 상의 슬롯 어드레스 지정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890019676A KR920007945B1 (ko) 1989-12-27 1989-12-27 자동형상 제어를 위한 백플레인 상의 슬롯 어드레스 지정방법

Publications (2)

Publication Number Publication Date
KR910012927A true KR910012927A (ko) 1991-08-08
KR920007945B1 KR920007945B1 (ko) 1992-09-19

Family

ID=19293781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019676A KR920007945B1 (ko) 1989-12-27 1989-12-27 자동형상 제어를 위한 백플레인 상의 슬롯 어드레스 지정방법

Country Status (1)

Country Link
KR (1) KR920007945B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335299B1 (ko) * 1999-03-31 2002-05-03 포만 제프리 엘 컴퓨터 시스템
KR100429268B1 (ko) * 2001-12-20 2004-04-29 엘지전자 주식회사 시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335299B1 (ko) * 1999-03-31 2002-05-03 포만 제프리 엘 컴퓨터 시스템
KR100429268B1 (ko) * 2001-12-20 2004-04-29 엘지전자 주식회사 시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법

Also Published As

Publication number Publication date
KR920007945B1 (ko) 1992-09-19

Similar Documents

Publication Publication Date Title
KR910014814A (ko) 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치
KR890017604A (ko) 마이크로 컴퓨터 시스템
KR840005227A (ko) 데이타 처리 시스템
KR850007208A (ko) 약산성욕 염조성물
KR900015010A (ko) 멀티 프로세서 시스템을 사용한 데이터 베이스 프로세싱 시스템
KR900016884A (ko) 타스크 추적장치
KR860004352A (ko) 입출력처리용 연산장치
KR850700279A (ko) 컴퓨터 및 그에 관한 개량
BR9906563A (pt) Sistema de processamento de informações e processo de habilitar o controle do mesmo
KR850002907A (ko) Cpu 마이크로 분기구조
KR840006095A (ko) 퍼엄웨어를 갖춘 다중처리기 시스템
KR860007597A (ko) 멀티 프로세서 시스템
KR900006853A (ko) 마이크로 프로세서
KR870004369A (ko) 정보 처리 장치에 있어서의 기억 영역 구조
KR910012927A (ko) 효율적인 시스템 제어를 위한 슬롯 어드레스
KR900018821A (ko) 다중버스 마이크로컴퓨터 시스템
KR910005159A (ko) Eprom의 메모리 용량 증가회로
KR910012951A (ko) 다중처리기 시스템에서의 데이터 전송 방법
KR870008452A (ko) 한쌍의 데이타 처리장치간에 데이타를 전송시키기 위한 시스템
KR830003767A (ko) 멀티 프로세서(multi-processor)제어방식
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR880008164A (ko) 버스 베이스를 가진 컴퓨터 장치에서의 버스 중재자 회로
KR910012953A (ko) 다중처리기 시스템에서의 LSM(Line Selection Matrix)
KR920003171A (ko) 마이컴간의 듀얼포트램 억세스 방법
KR910014803A (ko) 싱글칩 마이크로 컴퓨터의 스택킹 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee