KR100429268B1 - 시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법 - Google Patents
시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법 Download PDFInfo
- Publication number
- KR100429268B1 KR100429268B1 KR10-2001-0081644A KR20010081644A KR100429268B1 KR 100429268 B1 KR100429268 B1 KR 100429268B1 KR 20010081644 A KR20010081644 A KR 20010081644A KR 100429268 B1 KR100429268 B1 KR 100429268B1
- Authority
- KR
- South Korea
- Prior art keywords
- slot number
- slot
- reference signal
- board
- system clock
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4273—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 메인 보드에서 출력되는 시스템 클럭을 이용하여 슬롯 넘버를 제공하는 시스템에 있어서, 보드의 실장시 상기 메인보드로부터 시스템 클럭이 입력되면, 리퍼런스 신호를 발생 및 출력하는 리퍼런스 신호 발생기, 상기 리퍼런스 신호 발생기로부터 입력되는 리퍼런스 신호가 로우 액티브 되는 순간의 시스템 클럭을 카운트하고, 상기 카운트한 값을 각각의 슬롯 넘버로 인식하는 하나 이상의 로컬 보드를 포함하여 구성되는 것을 특징으로 한다.
이 같은 본 발명에 의하면, 현재 보드 구성을 그대로 유지하면서 슬롯넘버 인식의 에러를 체크하여 슬롯 넘버 인식의 신뢰성을 높이고, 로컬보드에 연결되는 핀의 수를 줄임으로써 간단하고 경제적인 시스템 구성할 수 있는 효과가 기대된다.
Description
본 발명은 시스템에서 각 로컬 보드가 랜덤 하게 실장될 때, 해당 보드가 실장되는 슬롯 넘버를 인식하기 위한 것으로, 특히 시스템내부의 시스템 클럭을 이용하여 해당 보드의 슬롯넘버를 인식할 수 있도록 하는 시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법에 관한 것이다.
종래의 시스템에 랜덤 하게 실장되는 로컬 보드는 백보드에서 제공하는 하이(high) 및 로우(low)의 2진 코드를 받아들여 시스템에서 현재 실장된 슬롯의 위치를 파악하고 그 슬롯 넘버로부터 메인보드와 메시지를 주고받을 수 있도록 하는 버스 기준 시간을 설정하였다.
도 1은 종래의 슬롯 넘버 인식 시스템의 구성을 나타낸 블록도이고, 도 2는 도 1의 시스템 내부 형상을 나타낸 블록도이다.
도 1을 참조하면, 종래의 슬롯 넘버 인식 시스템은 다수의 로컬 보드(30-1~30-n)가 장착되면, 상기 로컬보드(30-1~30-n)가 장착된 슬롯 넘버를 인식하도록 백보드(20)에서 제공하는 슬롯 넘버링 모듈(21)에서 백보드로부터 하이 또는 로우신호의 2진 코드를 받아들여 슬롯 넘버를 인식하게 된다.
상기 슬롯 넘버를 인식한 로컬보드(30-1~30-n)는 슬롯 넘버를 이용하여 메인 제어보드(10)와 데이터 송수신을 하게 되는데, 상기 로컬보드(30-1~30-n)와의 메시지 송수신을 위한 시스템 버스의 기준 시간을 결정하기 위한 것이다.
도 2를 참조하면, 다수의 로컬보드(30-1~30-n)가 임의의 슬롯에 실장되면, 백보드(20)로부터 2진 코드를 받아들여 현재 위치를 파악하는 것이다.
즉, 도 2에서와 같이 로컬보드 1(30-1)은 슬롯 '0'에 실장되고, 백보드(20)로부터 2진 코드 '...00'을 수신하여 현재 위치가 슬롯 '0'으로 파악되면, 시스템 버스의 기준 시간을 결정하는 것이다.
상기와 같이 N개의 핀이 사용되어 모든 로컬보드에 각각의 신호가 연결되어 2진 신호를 입력하는 것이다. 상기와 같은 로컬 보드 슬롯을 표현하기 위해서는, 슬롯 N개를 표현하기 위하여 사용되어지는 2진 코드를 위해서 로컬 보드에 연결되어야 하는 핀의 수는 log2N개의 핀이 연결되어야 하는 것이다.
따라서, 슬롯의 수가 많아질수록 보드에 연결되는 핀의 수는 많아지게 된다.
그러나, 종래와 같은 방식으로 로컬보드가 슬롯의 위치를 파악하도록 2진 코드를 제공하기 위해서는 로컬 보드가 많을수록 많은 수의 슬롯 넘버를 할당해야 하므로, 로컬보드에 연결해야하는 2진 코드를 위한 핀의 수가 많아져야하는 문제가 발생한다.
또한, 상기 로컬보드에 연결되는 신호는 데이터를 위한 신호가 아닌, 단순히 로컬보드가 실장될 때 슬롯 넘버를 인식하도록 하는 역할만을 위한 신호이므로 상당히 비능률적이다.
상기와 같은 문제를 해결하기 위해서, 본 발명은 로컬 보드가 시스템 슬롯에 랜덤 하게 실장될 경우, 각 로컬보드가 슬롯넘버를 인식하도록 하기 위해 시스템의 메인보드에서 사용하는 시스템 기준 클럭을 이용하고 슬롯 넘버의 핀들을 하나의 리퍼런스 신호로 대체함으로써, 로컬 보드가 클럭의 조합으로써 슬롯 넘버를 인식함으로써, 현재 보드 구성을 그대로 유지하면서 슬롯넘버 인식의 에러를 체크하여 슬롯 넘버 인식의 신뢰성을 높이고, 로컬보드에 연결되는 핀의 수를 줄임으로써 간단하고 경제적인 시스템 구성을 할 수 있도록 하는 시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법을 제공함에 그 목적이 있다.
도 1은 종래의 슬롯 넘버 인식 시스템의 구성을 나타낸 블록도.
도 2는 도 1의 시스템 내부 형상을 나타낸 블록도.
도 3은 본 발명의 실시 예에 따른 시스템 클럭을 이용한 버스 슬롯 넘버 제공 시스템의 구성을 나타낸 블록도.
도 4는 도 3의 시스템 클럭 및 리퍼런스 신호의 모습을 나타낸 도면.
도 5는 슬롯 넘버 인식 상태를 나타낸 도면.
도 6은 슬롯넘버 체크를 나타내는 레지스터의 상태를 나타낸 상태도.
도 7a는 도 6의 첫 번째 확인 상태 다이어그램의 동작 순서를 나타낸 플로우 차트.
도 7b는 도 6의 두 번째 확인 상태 다이어그램의 동작 순서를 나타낸 플로우 차트.
도 7c는 도 6의 세 번째 확인 상태 다이어그램의 동작순서를 나타낸 플로우 차트.
본 발명에 따른 메인 보드에서 출력되는 시스템 클럭을 이용하여 슬롯 넘버를 제공하는 시스템에 있어서,보드의 실장시 상기 메인보드로부터 시스템 클럭이 입력되면, 리퍼런스 신호를 발생 및 출력하는 리퍼런스 신호 발생기;상기 리퍼런스 신호 발생기로부터 입력되는 리퍼런스 신호가 로우 액티브 되는 순간의 시스템 클럭을 카운트하고, 상기 카운트한 값을 각각의 슬롯 넘버로 인식하는 하나 이상의 로컬 보드를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 메인보드, 리퍼런스 신호 발생기가 구비된 시스템에서 로컬 보드가 실장되는 경우 슬롯 넘버를 제공하는 방법에 있어서,상기 로컬보드가 실장되면, 상기 리퍼런스 신호 발생기에서 발생된 리퍼런스 신호가 로우 액티브 되는 순간에 상기 메인 보드에서 출력되는 시스템 클럭을 카운트하여 그 값을 슬롯넘버로 인식하는 단계;상기 인식된 슬롯넘버가 일정 시간동안 임의의 횟수만큼 같은 값을 가지는가 확인하는 첫 번째 확인 단계;
상기 첫 번째 확인결과, 1회 이상의 서로 다른 슬롯 넘버를 가질 때, 상기 첫 번째 확인 단계와 같은 일정시간동안 임의의 횟수만큼 입력되는 슬롯 넘버가 같은 값을 가지는가 다시 확인하는 두 번째 확인 단계;
상기 두 번째 확인결과, 슬롯 넘버가 같은 값을 가질 경우, 재검사를 위해 일정시간동안 임의의 횟수만큼 입력되는 슬롯 넘버가 같은 값을 가지는가 재확인을 하는 세 번째 단계;
상기 세 번째 확인결과, 임의의 횟수만큼 입력되는 슬롯 넘버가 같은 값을 가질 경우, 상기 로컬보드가 슬롯 넘버를 정상적으로 인식하고 동작하는 단계를 포함하여 구성되는 것을 특징으로 한다.
바람직하게, 상기 입력되는 슬롯 넘버를 인식하는 것은,
상기 시스템 클럭의 동기클럭이 라이징 이벤트이고, 리퍼런스 신호가 액티브 로우일때 임의로 설정된 시스템 클럭의 조합을 카운터로하여 슬롯 넘버를 인식하는 것을 특징으로 한다.
바람직하게, 상기 두 번째 확인단계 또는 세 번째 확인단계에서,
임의의 횟수동안 입력되는 슬롯넘버가 앞서 입력된 슬롯넘버와 다른 값을 가지는 경우, 에러 플래그를 세팅하도록 하여 슬롯 에러를 모니터링 하도록 하는 단계를 더 포함하여 구성되는 것을 특징으로 한다.
상기와 같이 구성되는 본 발명에 따른 시스템 클럭을 이용한 버스 슬롯 넘버 제공 모듈 및 방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3은 본 발명의 실시 예에 따른 시스템 클럭을 이용한 버스 슬롯 넘버 제공 시스템의 구성을 나타낸 블록도이다.
도 3을 참조하면, 메인 제어보드(100)로부터 출력되는 시스템 클럭을 입력받아 일정 비트의 카운터 신호를 나타내는 리퍼런스 신호발생기(210)가 백보드(200)에 포함되어 구성되고, 상기 리퍼런스 신호 발생기(210)에서 출력되는 리퍼런스 신호를 각각 로컬보드(300-1~300-N)와 연결하여, 각 로컬보드(300-1~300-N)에서 상기 리퍼런스 신호가 로우 액티브 되는 신호에 따른 슬롯 넘버를 인식할 수 있도록 구성된다.
즉, 다수의 로컬보드(300-1~300-N)가 랜덤 하게 실장되는 경우 슬롯 넘버를 인식하기 위한 리퍼런스 신호에 대하여 자세히 설명하면 도 4와 같은 모습을 가진다.
도 4는 도 3의 시스템 클럭 및 리퍼런스 신호의 모습을 나타낸 도면이다.
도 4를 참조하면, 본 발명에 실시 예에 따라, 메인 제어보드(100)에서 시스템 클럭이 각각 2M, 4M, 8M, 16M 클럭을 출력하면, 리퍼런스 신호 발생기(210)는 상기 시스템 클럭 중에서 2M, 4M, 8M 클럭을 입력받아, 3비트의 카운터를 만들어서, 도 4에서와 같은 리퍼런스 신호를 출력하여 슬롯 N을 위한 리퍼런스 신호 N의 로우 액티브신호를 만들어 낸다.
이때, 상기 백보드에서 시스템 클럭 2M, 4M, 8M 클럭과 함께, 상기 리퍼런스 신호를 로컬보드(300-1~300-N)에 제공하면, 시스템 클럭 16M 클럭의 한 주기동안 리퍼런스 클럭이 로우 액티브 되는 순간의 2M, 4M, 8M의 값을 카운터로 한다.
즉, 슬롯 '0'의 경우 리퍼런스 신호가 로우 액티브 되어 있는 동안, 2M 클럭은 low, 4M 클럭은 low, 8M 클럭은 low이므로, '000'의 값을 가지는 3비트 카운터로 표현되어 슬롯 넘버를 '0'으로 로컬보드가 인식할 수 있는 것이다.
다른 예로, 슬롯 '2'의 경우 리퍼런스 신호 2에 따라, 리퍼런스 신호가 로우 액티브 되어 있는 동안의 시스템 클럭은 2M 클럭은 low, 4M 클럭은 high, 8M 클럭은 low이므로 '010'의 카운터 값을 가지게 된다. 따라서, 상기 카운터 값 '010'에 의해 로컬보드 2는 슬롯 넘버 '2'를 인식하게 되는 것이다.
상기와 같은 슬롯 넘버를 인식하데 있어서 로컬보드가 슬롯 넘버를 잘못 인식하여 오류를 일으킬 수 있으므로, 본 발명이 실시 예에서는 2us(8M Hz)동안 4번의 확인 과정을 거쳐 모두 같은 슬롯 넘버를 인식하게 되면, 정상적인 슬롯넘버를 인식한 것으로 결정하게 하는 방식을 사용한다.
도 5는 슬롯 넘버 인식 상태를 나타낸 도면이다.
도 5에 나타난 바와 같이, 리퍼런스 신호가 4번 동작하는 체크되는 동안을 첫 번째 확인 상태라 하여, 4번 모두 같은 슬롯 넘버를 인식했는가를 파악하고, 만일 4번 중에서 1번 이상 다른 슬롯 넘버를 인식했다면, 다시 리퍼런스 신호가 4번 동작하는 동안 슬롯넘버를 비교하는 두 번째 확인 상태를 거치도록 하여 오류를 줄이도록 한다.
상기와 같은 오류확인 과정의 확인 상태를 좀더 자세히 설명하면 다음과 같다.
도 6은 슬롯넘버 체크를 나타내는 레지스터의 상태를 나타낸 상태도이고, 도7a는 도 6의 첫 번째 확인 상태 다이어그램의 동작 순서를 나타낸 플로우 차트이며, 도 7b는 도 6의 두 번째 확인 상태 다이어그램의 동작 순서를 나타낸 플로우 차트이고, 도 7c는 도 6의 세 번째 확인 상태 다이어그램의 동작순서를 나타낸 플로우 차트이다.
도 6을 참조하면, 로컬보드가 처음으로 실장되면 로컬보드의 슬롯넘버 인터프리터는 첫 번째로 슬롯 넘버를 인식하는 첫 번째 확인 상태(410)를 나타내기 위하여 슬롯 에러 레지스터는 '01'로 세팅하고, 슬롯 체크 레지스터 값을 '1'로 세팅한다.
그리고, 리퍼런스 신호가 4번 로우 되는 동안의 인식된 슬롯넘버가 모두 같은지를 비교하여 4번 모두 같은 값을 가지면 정상상태(440)로 슬롯 에러 레지스터와 슬롯 체크 레지스터를 '00'과 '0'으로 각각 세팅한 후, 인식된 슬롯넘버를 로컬보드에 알려 메인보드와의 메시지 송수신을 할 수 있도록 한다.
그러나, 상기 첫 번째 확인상태(410)에서 4번의 슬롯 넘버 중에 하나라도 다른 값을 인식하였다면 에러가 있음으로 인식하여 두 번째 확인상태(420)로 상태변경이 된다.
이때, 슬롯 에러 레지스터는 '10'으로 세팅되고, 슬롯 체크 레지스터가 '1'로 두 번째 확인상태(420)임을 표시하게된다.
상기 두 번째 확인상태(420)에서도 첫 번째 확인상태(410)에서와 마찬가지로 리퍼런스 신호가 4번 로우 되는 동안 슬롯 넘버를 인식하고 4번 모두 같은 슬롯넘버가 인식되는가를 확인하게된다.
이때, 4번 중에 한번이라도 슬롯넘버가 다르게 인식되면 에러상태(450)로 변경하여 슬롯 에러 레지스터를 '11'로 세팅하고 슬롯 체크 레지스터를 '1'로 한 후 관리자 모니터에 에러를 알리는 메시지를 띄우게 되고, 4번 모두 같은 슬롯넘버를 인식하였다면 다시 한번 정확한 확인을 위해 세 번째 확인상태(430)에 들어간다.
상기 세 번째 확인상태에서도 역시 4번 같은 슬롯넘버가 인식되어야 정상상태 (440)로 들어가며, 한번이라도 다른 슬롯넘버를 인식하면 역시 에러상태(450)로 변경된다.
상기의 각 상태에 대하여 좀더 자세히 설명하면, 우선 첫 번째 확인상태(410)는 도 7a를 참조하면, 슬롯 에러 체크레지스터를 '01'로 하고, 슬롯 체크 레지스터를 '1'로 한 후, 카운터를 '0'으로 세팅한 상태에서 시작한다(S101).
우선 시스템 클럭 중에서 16M 클럭이 상승될 때, 즉 라이징 이벤트가 일어나는가를 확인하고(S102), 이때 리퍼런스 신호가 로우가 되는가를 확인한다(S103). 이것은 기본적으로 슬롯넘버를 인식하는 것이 16M 클럭이 라이징 이벤트이고, 리퍼런스 신호가 로우일 때 세 개의 시스템 클럭(2M, 4M, 8M)값을 읽어 슬롯넘버로 인식하기 때문이다.
따라서, 상기와 같이 16M 클럭이 라이징 이벤트이고, 리퍼런스 신호가 로우일 때 인식된 슬롯넘버를 슬롯넘버 레지스터 0에 저장한다(S104). 이때, 상기 슬롯넘버 레지스터는 기본적으로 2개가 필요한데 이것은 4번에 걸쳐 인식되는 슬롯넘버를 비교해야 하기 때문이다.
즉, 처음에 인식된 슬롯 넘버를 슬롯 넘버 레지스터 0에 저장하고, 이때 카운터 값이 '0'이라면(S105), 슬롯 넘버 레지스터 1도 슬롯 넘버 레지스터 0과 같은 값을 저장하고, 카운터 값을 하나 더하여(S106) 다시 슬롯 넘버를 로딩 하도록 하고(S102, S103), 다음번 로딩 되는 슬롯 넘버를 슬롯 넘버 레지스터 0에 저장하면(S104), 이미 카운터의 값이 하나 더해져서 '1'의 값을 가지므로, 처음 슬롯 넘버 레지스터 1의 값과 두 번째로 로딩된 슬롯 넘버 레지스터 0의 값을 서로 비교하도록 하는 것이다(S107).
상기 비교결과 같은 값을 가지면, 슬롯 넘버 레지스터 1의 값을 다시 슬롯 넘버 레지스터 0의 값으로 바꾸고, 카운터를 하나 증가시켜(S108), 카운터 값이 4가 될 때까지(S109) 슬롯넘버를 인식하고 비교하도록 한다.
또한, 상기 비교결과 같은 값을 가지지 않으면 에러가 났음을 판단하여 두 번째 확인상태(420)로 상태변경을 하도록 한다.
또한, 카운터 값이 4가 될 때까지 계속하여 같은 슬롯넘버를 로딩 하였다면 정상적으로 슬롯 넘버를 인식한 것이므로 정상상태(440)로 변경되어 슬롯 에러 레지스터를 '00'으로 하고, 슬롯 체크 레지스터를 '0'으로 한 후 슬롯 넘버 레지스터에 최종적으로 슬롯 넘버를 저장하여 로컬보드가 메인보드와 메시지 송수신을 할 수 있도록 한다.
상기 두 번째 확인상태(420)로 변경된 상태에서 슬롯 넘버를 인식하는 것을 도 7b를 참조하여 설명하면, 슬롯 에러 레지스터는 '10'으로 슬롯 체크 레지스터는 '1'로 하여 두 번째 확인상태(420)임을 나타내고 카운터를 다시 '0'으로 세팅하여 슬롯 넘버 인식을 시작한다(S201).
상기 첫 번째 확인상태(410)에서와 마찬가지로 16M 클럭이 라이징 이벤트이고(S202), 리퍼런스 신호가 로우일 때(S203) 슬롯 넘버를 로딩 하여 슬롯 넘버 레지스터 0에 저장하고 처음은 카운터가 0이므로(S205), 슬롯 넘버 레지스터 1에 슬롯 넘버 레지스터 0의 값을 저장한 후 카운터를 증가시켜(S206) 다시 슬롯 넘버를 인식하도록 한다.
또한, 카운터의 값이 4가 될 때까지 같은 슬롯넘버를 인식하게 되면 마지막 확인을 위하여 세 번째 확인상태(430)로 변경되고, 한번이라도 다른 슬롯 넘버가 인식되면 에러상태(450)로 변경하여, 슬롯 에러 레지스터를 '11'로 하고, 슬롯 체크 레지스터를 '1'로 한 후 모니터에 슬롯 넘버 에러가 발생하였음을 알리게 된다(S208).
상기 세 번째 확인상태(430)의 동작을 도 7c를 참조하여 설명하면, 슬롯 에러 레지스터를 '01'로 하고 슬롯 체크 레지스터를 '1'로 한 상태에서 카운터를 '0'으로 하여(S301), 상기 첫 번째 확인상태(410) 및 두 번째 확인상태(420)와 마찬가지로 4번 슬롯 넘버를 로딩 하여 확인한다.
세 번째 확인상태(430)에서 4번 모두 같은 슬롯 넘버를 로딩 하면 정상상태(440)로 슬롯 넘버 인식을 끝마치고, 한번이라도 다른 슬롯 넘버를 로딩 하면 에러상태(450)로 변경하여 모니터에 슬롯 넘버 에러를 리포트 하여 관리자가 알 수 있도록 하는 것이다.
상기와 같이 슬롯 넘버를 인식하는데 있어서, 4번씩 슬롯넘버를 확인하여 오류 없이 슬롯 넘버를 정상적으로 로딩할 수 있도록 하고, 한번의 에러가 발생하면다시 한번 4번 슬롯 넘버를 확인하고, 세 번째 확인상태에서 재차 확인함으로써 오류발생을 크게 줄일 수 있는 효과가 있는 것이다.
또한, 로컬버스의 숫자가 많아 슬롯 넘버를 많이 제공해야 할 때도 하나의 시스템 클럭을 더 사용함으로써 두 배의 슬롯 넘버를 표현할 수 있음으로 많은 로컬보드를 실장하는데 있어서도 간단한 회로로서 슬롯넘버를 제공하는 효과가 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 시스템 클럭을 이용한 버스 슬롯 넘버 제공 시스템 및 방법은, 시스템 기준 클럭을 이용하여 슬롯 넘버의 핀들을 하나의 리퍼런스 신호로 대체함으로써, 로컬 보드가 클럭의 조합으로써 슬롯 넘버를 인식함으로써, 현재 보드 구성을 그대로 유지하면서 슬롯넘버 인식의 에러를 체크하여 슬롯 넘버 인식의 신뢰성을 높이고, 로컬보드에 연결되는 핀의 수를 줄임으로써 간단하고 경제적인 시스템 구성을 할 수 있는 효과가 있다.
Claims (5)
- 메인 보드에서 출력되는 시스템 클럭을 이용하여 슬롯 넘버를 제공하는 시스템에 있어서,보드의 실장시 상기 메인보드로부터 시스템 클럭이 입력되면, 리퍼런스 신호를 발생 및 출력하는 리퍼런스 신호 발생기;상기 리퍼런스 신호 발생기로부터 입력되는 리퍼런스 신호가 로우 액티브 되는 순간의 시스템 클럭을 카운트하고, 상기 카운트한 값을 각각의 슬롯 넘버로 인식하는 하나 이상의 로컬 보드를 포함하여 구성되는 것을 특징으로 하는 시스템 클럭을 이용한 버스 슬롯 넘버 제공 시스템.
- 제 1항에 있어서,상기 리퍼런스 신호 발생기는 백보드내에 존재하는 것을 특징으로 하는 시스템 클럭을 이용한 슬롯 넘버 제공 시스템.
- 메인보드, 리퍼런스 신호 발생기가 구비된 시스템에서 로컬 보드가 실장되는 경우 슬롯 넘버를 제공하는 방법에 있어서,상기 로컬보드가 실장되면, 상기 리퍼런스 신호 발생기에서 발생된 리퍼런스 신호가 로우 액티브 되는 순간에 상기 메인 보드에서 출력되는 시스템 클럭을 카운트하여 그 값을 슬롯넘버로 인식하는 단계;상기 인식된 슬롯넘버가 일정 시간동안 임의의 횟수만큼 같은 값을 가지는가 확인하는 첫 번째 확인 단계;상기 첫 번째 확인결과, 1회 이상의 서로 다른 슬롯 넘버를 가질 때, 상기 첫 번째 확인 단계와 같은 일정시간동안 임의의 횟수만큼 입력되는 슬롯 넘버가 같은 값을 가지는가 다시 확인하는 두 번째 확인 단계;상기 두 번째 확인결과, 슬롯 넘버가 같은 값을 가질 경우, 재검사를 위해 일정시간동안 임의의 횟수만큼 입력되는 슬롯 넘버가 같은 값을 가지는가 재확인을 하는 세 번째 단계;상기 세 번째 확인결과, 임의의 횟수만큼 입력되는 슬롯 넘버가 같은 값을 가질 경우, 상기 로컬보드가 슬롯 넘버를 정상적으로 인식하고 동작하는 단계를 포함하여 구성되는 것을 특징으로 하는 시스템 클럭을 이용한 슬롯넘버 제공 방법.
- 삭제
- 제 3항에 있어서, 상기 두 번째 확인단계 또는 세 번째 확인단계에서,임의의 횟수동안 입력되는 슬롯넘버가 앞서 입력된 슬롯넘버와 다른 값을 가지는 경우, 에러 플래그를 세팅하도록 하여 슬롯 에러를 모니터링 하도록 하는 단계를 더 포함하여 구성되는 것을 특징으로 하는 시스템 클럭을 이용한 슬롯넘버 제공방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0081644A KR100429268B1 (ko) | 2001-12-20 | 2001-12-20 | 시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0081644A KR100429268B1 (ko) | 2001-12-20 | 2001-12-20 | 시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030051967A KR20030051967A (ko) | 2003-06-26 |
KR100429268B1 true KR100429268B1 (ko) | 2004-04-29 |
Family
ID=29576717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0081644A KR100429268B1 (ko) | 2001-12-20 | 2001-12-20 | 시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100429268B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100712547B1 (ko) * | 2006-01-24 | 2007-05-02 | 삼성전자주식회사 | 복수의 주파수 영역에서 동작하는 위상 동기 루프 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0269811A (ja) * | 1988-09-06 | 1990-03-08 | Yokogawa Electric Corp | 実装位置認識装置 |
KR910012927A (ko) * | 1989-12-27 | 1991-08-08 | 경상현 | 효율적인 시스템 제어를 위한 슬롯 어드레스 |
JPH04370844A (ja) * | 1991-06-19 | 1992-12-24 | Fujitsu Ltd | マルチボードシステム及びそのスレーブボードの認識方法 |
KR19980015114A (ko) * | 1996-08-20 | 1998-05-25 | 유기범 | 전전자 교환기의 인쇄 회로 기판 실장 위치 확인 장치(apparatus for confirming printed circuit board mounting position in full electronic switching system) |
KR19980014798A (ko) * | 1996-08-16 | 1998-05-25 | 유기범 | 전전자교환기의 인쇄 회로 기판 실장 위치 확인 장치 |
KR19980015117A (ko) * | 1996-08-20 | 1998-05-25 | 유기범 | 전전자 교환기의 인쇄 회로 기판 실장 위치 확인 방법(method for confirming printed circuit board mountin position in full electronic switching system) |
KR19980014799A (ko) * | 1996-08-16 | 1998-05-25 | 유기범 | 전전자 교환기의 인쇄 회로 기판 실장 위치 확인 방법 |
-
2001
- 2001-12-20 KR KR10-2001-0081644A patent/KR100429268B1/ko not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0269811A (ja) * | 1988-09-06 | 1990-03-08 | Yokogawa Electric Corp | 実装位置認識装置 |
KR910012927A (ko) * | 1989-12-27 | 1991-08-08 | 경상현 | 효율적인 시스템 제어를 위한 슬롯 어드레스 |
JPH04370844A (ja) * | 1991-06-19 | 1992-12-24 | Fujitsu Ltd | マルチボードシステム及びそのスレーブボードの認識方法 |
KR19980014798A (ko) * | 1996-08-16 | 1998-05-25 | 유기범 | 전전자교환기의 인쇄 회로 기판 실장 위치 확인 장치 |
KR19980014799A (ko) * | 1996-08-16 | 1998-05-25 | 유기범 | 전전자 교환기의 인쇄 회로 기판 실장 위치 확인 방법 |
KR19980015114A (ko) * | 1996-08-20 | 1998-05-25 | 유기범 | 전전자 교환기의 인쇄 회로 기판 실장 위치 확인 장치(apparatus for confirming printed circuit board mounting position in full electronic switching system) |
KR19980015117A (ko) * | 1996-08-20 | 1998-05-25 | 유기범 | 전전자 교환기의 인쇄 회로 기판 실장 위치 확인 방법(method for confirming printed circuit board mountin position in full electronic switching system) |
Also Published As
Publication number | Publication date |
---|---|
KR20030051967A (ko) | 2003-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6035416A (en) | Method and apparatus for interface dual modular redundancy | |
EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
US6002970A (en) | Method and apparatus for interface dual modular redundancy | |
KR100429268B1 (ko) | 시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법 | |
EP0102150B1 (en) | Data processing system with diagnosis function | |
US8391162B2 (en) | Apparatus and method for testing SMNP cards | |
CA2238030C (en) | Testing method and apparatus for verifying correct connection of circuit elements | |
US12013771B2 (en) | Method and interconnect interface for built-in self-test | |
CN115729872A (zh) | 一种计算设备及pcie线缆连接的检测方法 | |
CN112486882B (zh) | 一种背板上单板信号的复用装置的复用方法 | |
CN110687363A (zh) | Sfp埠测试治具 | |
CN115967661A (zh) | 信号测试方法、装置及系统 | |
JP2000040040A (ja) | データ通信装置及びプログラムを記憶した記憶媒体 | |
EP1482411B1 (en) | Error detection in a circuit module | |
US6859885B2 (en) | Data reception method | |
CN113505033B (zh) | 线缆防插错系统、主板、子卡组件及方法 | |
CN213814410U (zh) | 变频器控制板测试设备、系统及电子装置 | |
EP4266585A1 (en) | Data error correction circuit and data transmission method | |
JP2978108B2 (ja) | 全電子交換器で二重化されたハイウェイデータ受信装置及び方法 | |
JP3323995B2 (ja) | フレームリレー回線試験方法およびフレームリレー回線試験システム | |
CN117271240A (zh) | 一种cpu错误检测装置及服务器 | |
CN118131886A (zh) | 检验实时时钟芯片时间有效性的方法和实时时钟芯片系统 | |
JPH06224876A (ja) | 通信経路監視回路 | |
JPH1115698A (ja) | 障害通知方法および障害通知機構 | |
JPH10145878A (ja) | プロテクションスイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110315 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |