JPH04370844A - マルチボードシステム及びそのスレーブボードの認識方法 - Google Patents

マルチボードシステム及びそのスレーブボードの認識方法

Info

Publication number
JPH04370844A
JPH04370844A JP3147618A JP14761891A JPH04370844A JP H04370844 A JPH04370844 A JP H04370844A JP 3147618 A JP3147618 A JP 3147618A JP 14761891 A JP14761891 A JP 14761891A JP H04370844 A JPH04370844 A JP H04370844A
Authority
JP
Japan
Prior art keywords
board
slot
slave
signal
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3147618A
Other languages
English (en)
Inventor
Kazuyoshi Eguchi
江口 和義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Electronics Inc
Original Assignee
Fujitsu Ltd
Fujitsu Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Electronics Inc filed Critical Fujitsu Ltd
Priority to JP3147618A priority Critical patent/JPH04370844A/ja
Publication of JPH04370844A publication Critical patent/JPH04370844A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マルチボードシステム
及びそのスレーブボードの認識方法に関し、更に詳しく
は、多数のスロット内にスレーブボードを実装して備え
るマルチボードシステム及びそのスレーブボードの認識
方法に関する。
【0002】近年のコンピュータシステムの高機能化及
び大容量化に伴い、コンピュータシステムで使用される
デバイスボード、メモリボード或いはコプロセッサを実
装するボード等の数が益々増大している。このため、特
に汎用コンピュータシステムでは、実装され得る最大数
のボードに対応できるように、これら各ボードを収容す
るスロットを多数備えるマザーボードを配してマルチボ
ードシステムを形成している。かかるマルチボードシス
テムでは、実際のシステム運用に当っては、多数のスロ
ットの内、ボードが実装されているスロットの位置及び
当該ボードの種別等を認識してこれを管理する必要があ
る。
【0003】
【従来の技術】従来、マルチボードシステムにおいては
、スロット内に収容実装されるマスタボード或いはマザ
ーボード自体に固定実装されるマスタボード機能を介し
て、各スロット内に実装されているボードをスレーブボ
ードとして認識する方法が採られている。この方法の場
合、例えばコンピュータシステムの初期化の時点におい
て、マスタボードから多数のスロットに対して順次にチ
ェックパルスを送出してこれにアクセスし、その各スロ
ット内にスレーブボードが実装されているか否かを認識
することとしている。
【0004】即ち、マスタボードから一つのスロットに
対してチェックパルスが送出されると、マスタボードに
設けられたタイマによって、このチェックパルス送出か
らの時間が計測され、所定時間内にスレーブボードから
実装確認信号が返送されたときには当該スロット内にス
レーブボードが実装されていることが認識され、また所
定時間経過後においても実装確認信号が返送されないと
きには当該スロット内にはスレーブボードが実装されて
いないと判断され、何れの場合にも、その後マスタボー
ドから次に送出されるチェックパルスによって次のスロ
ットがアクセスされる。
【0005】前記所定の時間は、当該システムにおける
各スレーブボードの反応速度、システムのボード認識に
おけるエラー発生確率の許容範囲等を勘案して決定され
るものであるが、通常、実装確認信号が実際に返送され
る迄の時間と比べるとかなり長く、その時間の10倍以
上例えば100倍程度が所定時間として定められている
【0006】
【発明が解決しようとする課題】従来のマルチボードシ
ステムでは、スロットの数だけチェックパルスが送出さ
れるため、実装されないスロット数が多いマザーボード
を有する汎用マルチボードシステムではそれだけスレー
ブボードの認識に時間が長くかかるという問題がある。
【0007】また、マスタボードから、スレーブボード
が実装されているスロットをアクセスするときには、短
時間で実装確認信号が送出されて次のチェックパルスが
速やかに送出されるが、スレーブボードが実装されてい
ないスロットをアクセスするときには、タイムアウト迄
の時間が長く、従って、次のチェックパルスの送出が速
やかに行われない。このため、スロット数に比して実装
されているスレーブボードが少ないマルチボードシステ
ムの場合には、更にスレーブボードの認識に時間がかか
るという問題もある。
【0008】上記双方の問題は、スロットの個数が多い
汎用システムを少ない実装ボードで構成する軽装備のマ
ルチボードシステムにあってはその初期化を遅らせ、か
かる軽装備のシステムにあっては特にシステムの立上が
りを早めたいとする要請に反するため大きな問題となる
。この場合、前記所定の時間を短縮してタイムアップ迄
の待ち時間を短くすることは、スレーブボード認識にお
けるエラー発生の確率を大きくするため採用し難い。
【0009】従って、多数のスロットを備えるマルチボ
ードシステムにおいて、実装されたスレーブボードを短
時間に認識可能なマルチボードシステム及びそのスレー
ブボードの認識方法が望まれていた。
【0010】本発明は、上記従来のマルチボードシステ
ムの問題に鑑み、多数のスロット内に実装されたスレー
ブボードを短時間に認識することができ、コンピュータ
の初期化等に必要な時間の短縮が可能なマルチボードシ
ステム及びそのスレーブボードの認識方法を提供するこ
とを目的とする。
【0011】
【課題を達成するための手段】図1は本発明のマルチボ
ードシステムの原理図である。同図において、S1〜S
mはスロット、B1〜Bnは実装されたスレーブボード
、W1〜Wmは信号伝達経路、X1〜Xm−1は切換手
段、1はチェック信号送出手段、21〜2nはカウント
手段、31〜3nは確認信号送出手段、41〜4nはチ
ェック信号転送手段、5はスレーブボード認識手段であ
る。
【0012】なお、同図では例示の目的でスロットS1
及びSm−1に夫々スレーブボードB1及びBnが実装
されるものとして示した。
【0013】前記目的を達成するため、本発明のマルチ
ボードシステムは、図1に示したように、多数のスロッ
ト(S1〜Sm)と、該スロット内に実装される1以上
のスレーブボード(B1〜Bn)とを備えたマルチボー
ドシステムにおいて、間欠的にチェック信号を送出する
チェック信号送出手段(1)と、該チェック信号送出手
段(1)から第一の前記スロット(S1)までの間並び
に該第一のスロット(S1)から順次に最終の前記スロ
ット(Sm)までの間を所定の順序に従って夫々結合し
て前記チェック信号を伝達可能な信号伝達経路(W1〜
Wm)と、前記最終のスロット(Sm)を除く各スロッ
ト(S1〜Sm−1)に対応して夫々配され、前記信号
伝達経路(W1〜Wm−1)を介して伝達された前記チ
ェック信号を、当該スロット内にスレーブボードが、実
装されているときには該スレーブボードに、実装されて
いないときには前記信号伝達経路(W2〜Wm)を介し
て次のスロット(S1〜Sm)に、夫々切り換えて転送
可能なチェック信号切換手段(X1〜Xm−1)と、前
記各スレーブボード(B1〜Bn)に夫々配され、当該
スレーブボードの前記チェック信号の受領回数のカウン
トを行うカウント手段(21〜2n)、前記カウントが
1のときに実装確認信号を送出する実装確認信号送出手
段(31〜3n)、及び前記カウントが2以上のときに
前記転送されたチェック信号を前記所定の順序に従う次
のスロットに転送するチェック信号転送手段(41〜4
n)と、前記各実装確認信号を受けて前記実装されてい
る各スレーブボード(B1〜Bn)を認識するスレーブ
ボード認識手段(5)とを備えることを特徴とする。
【0014】また、本発明のマルチボードシステムのス
レーブボードの認識方法は、マスタボード(M)を介し
て多数のスロット(S1〜Sm)内に実装される1以上
のスレーブボード(B1〜Bn)を認識するマルチボー
ドシステムのスレーブボードの認識方法において、前記
マスタボード(M)から前記第一のスロット(S1)迄
の間並びに該第一のスロット(S1)から順次に最終の
スロット(Sm)迄の間を所定の順序に従って夫々電気
的に結合し、前記マスタボード(M)から前記第一のス
ロット(S1)に対して間欠的にチェック信号を送出し
、前記最終のスロット(Sm)を除く各スロット(S1
〜Sm−1)は夫々、当該スロットにスレーブボードが
、実装されていないときには前記所定の順序に従う次の
スロット(S2〜Sm)に前記チェック信号を転送し、
実装されているときには該実装されているスレーブボー
ド(B1〜Bn)に前記チェック信号を供給し、前記実
装されているスレーブボード(B1〜Bn)は、前記供
給されたチェック信号の回数をカウントし、該カウント
が1のときには前記マスタボード(M)に対して実装確
認信号を送出し、前記カウントが2以上のときには当該
スレーブボードが収容されているスロットの前記所定の
順序に従う次のスロットに前記チェック信号を転送する
ことを特徴とするものである。
【0015】
【作用】本発明のマルチボードシステム及びそのスレー
ブボードの認識方法では、送出されたチェック信号は、
スレーブボードが実装されていないスロットに与えられ
た場合には直ちに次のスロットに送られ、スレーブボー
ドが実装されているスロットに与えられた場合には、該
実装されているスレーブボードにそのまま与えられ、当
該スレーブボードにおいてそのチェック信号の受領がカ
ウントされ、このカウントが1の場合には当該スレーブ
ボードから実装確認信号が送出され、このカウントが2
以上の場合には直ちにチェック信号が次のスロットに転
送されるので、送出されるチェック信号の回数は、実装
されたスレーブボードの数よりも1多い数で済むこと、
並びに、実際に大きな待ち時間となる所定時間のタイム
アップが発生するのは、実装されたスレーブボードが全
て認識された後の次のチェック信号送出後の唯一回で済
むため、従来とは異なり前記唯一回を除き、スレーブボ
ードが実装されていないスロットでもタイムアップ迄待
つ必要がないことにより、実装されていないスロットを
多数有する軽装備のマルチボードシステムにおいては特
に、スレーブボードの認識のために必要な時間を短縮す
ることができる。
【0016】
【実施例】図面を参照して本発明を更に詳しく説明する
。図2及び図3は夫々、本発明の一実施例のマルチボー
ドシステムにおけるマザーボードの斜視図及びシステム
ブロック図である。図2においてこのマザーボード10
は、m+1個のスロットS0〜Smを備え、最上位のス
ロットS0内にマスタボードMを備え、一つの例として
図示の如く、次のスロットS1内にスレーブボードB1
を、スロットSm−1内にスレーブボードBnを夫々収
容し、スロットS2、スロットSm−2及びスロットm
は夫々未実装としてある。
【0017】図3において、各スロットS0〜Smは夫
々信号端子IA、OA、C及びDを有するものとして示
されており、その他の信号端子は図示が省略されている
。 信号伝達経路を成すパルス信号線W1〜Wmは、各スロ
ットS0〜Sm−1の出力端子OAと次の(下位の)ス
ロットS1〜Smの入力端子IAとを結合しており、夫
々、チェック信号を成すチェックパルスを、各スロット
から隣接する下位のスロットに伝達する。
【0018】マスタボードM及び各実装されているスレ
ーブボードB1〜Bnは、夫々スロットの各信号端子I
A、OA、C、Dと接続されるこれらと同符号の各信号
端子を対応して備えている。実装されていないスロット
は、最終のスロットSmを除き入力端子OAと出力端子
IAとが短絡片6を介して短絡され、一つのパルス信号
線W2と次の順位のパルス信号線W3とを直接接続して
いる。短絡片6はチェック信号切換手段の一例であり、
本発明の構成におけるチェック信号切換手段としては、
この形式の他に、手動スイッチ、或いはスレーブボード
収容時に自動的に切り換えられるリミットスイッチ形式
のもの等が採用される。
【0019】各スロットとマスタボード間を連絡する他
の信号線として、実装確認信号を成すカウンタパルスを
各スレーブボードB1〜BnからマスタボードMに返送
するカウント信号線U1〜Um、及びマスタボードMか
ら各スレーブボードB1〜Bnに対してそのボード認識
番号を付与するデータ線V1〜Vmが配されている。な
お、その他の信号線及び上記信号線に必要な終端抵抗等
は図面上省略されている。
【0020】図4は、マスタボード及びスレーブボード
の信号説明図であり、(a)はマスタボードにおける、
(b)はスレーブボードにおける夫々の信号の授受の様
子を説明するためのブロック図である。マスタボードM
は、その出力端子OA0から負極性のチェックパルスを
間欠的に送出し、この送出はスレーブボードから返送さ
れるカウンタパルスがマスタボードMのカウント端子C
0に入力されなくなるまで行われる。
【0021】一つのスレーブボードBN(N=1〜n)
は、マスタボードMから送出された或いは他のスレーブ
ボードBN−1から転送されたチェックパルスをその入
力端子IANにおいて受け取ると、これをカウントし、
該カウント値が1のときには直ちにカウント端子CNか
らカウントパルスを出力し、マスタボードMに対してN
番目のスレーブボードが実装されていることを知らせる
。 前記カウント値が2以上のときには、スレーブボードB
Nの入力端子IAN及び出力端子OANは夫々ディジー
・チェーンを成し、スレーブボードBNは受け取ったチ
ェックパルスをそのまま出力端子OANから次の順位の
スレーブボードBN+1に対して送出する。また、スレ
ーブボードBNは、マスタボードMから送出されたボー
ド認識番号に関する信号をデータ端子DNにおいて受け
取る。
【0022】図5は上記実施例のマルチボードシステム
におけるスレーブボードの認識方法を図示したフロー図
である。同図において、マルチボードシステムの電源が
投入されると、まずマスタボードMは、チェックパルス
送出回数Nを1にセットする(P1)と共に、タイマを
リセットして(P2)第一のチェックパルスを送出する
(P3)。第一のスレーブボードB1は、受領回数カウ
ント手段によるカウントを介してこのチェックパルスを
1度目のパルスと判断し(P4)、スレーブボードB1
の実装確認信号をマスタボードMに対して送出する(P
5)。
【0023】マスタボードMは、実装確認信号を受け取
ると、第一のスレーブボードB1に対してチェックパル
ス送出回数N=1に従う認識番号1を付与し(P6)、
次にこの回数Nをインクリメント(P7)した後、タイ
マを再びリセットして(P2)第二のチェックパルスを
送出する(P3)。このチェックパルスはスレーブボー
ドB1において2度目のパルスと判断され(P4)、パ
ルス信号線を介して次の第二のスレーブボードB2に転
送される(P8)。第二のスレーブボードB2から最終
のスレーブボードBnまでの全ては、上記第一のスレー
ブボードB1と同様な動作を行い、夫々認識番号2〜n
を付与される。
【0024】最終のスレーブボードBn迄が既に認識さ
れた後にマスタボードMから送出されたn+1番目のチ
ェックパルスに対しては、該当するスレーブボードがな
いため実装確認信号が返送されない。マスタボードMは
、タイマのタイムアップから所定の時間の経過を知らさ
れ(P15)、全てのスレーブボードが既に認識された
ことを知ることができ、このタイムアップによってスレ
ーブボードの認識が終了する。
【0025】上記の認識方法において、送出されるチェ
ックパルスは、実装されたスレーブボードの枚数nに対
してこれより1多いn+1回だけで済み、従来スロット
の数だけチェックパルスを送出する必要があったのに比
してチェックパルスの送出回数が軽減可能である。また
実際に所定時間のタイムアップ迄待つ必要があるのは、
最後の唯1回で済み、従って、多数のスロットを有し該
スロット内に実装されるスレーブボードが少ないマルチ
ボードシステムの場合には、従来に比してタイムアップ
に至る回数が減るため、更に短時間でスレーブボードの
認識が可能となる。
【0026】図6及び図7は夫々、第二の実施例のマル
チボードシステムのマザーボードの部分斜視図及びシス
テムブロック図である。この実施例は、マスタボード及
びスレーブボードとして全てメモリボードを実装する例
である。
【0027】図6及び図7にその一部が示されたマルチ
ボードシステムでは最上位のスロットS0にマスタボー
ドMが収容され、スロットS1、スロットS3及びスロ
ットS5〜S8には夫々メモリボードが実装されており
、その他のスロットS2、S4、S9は未実装である。 各信号の送出及び受領については先の実施例と同様であ
る。即ち、この実施例においても先の実施例と同様に電
源投入時に各スロットの実装の有無が確認されるので、
マスタボードは、コンピュータの初期化の時点でメモリ
ボードの枚数を数えて、実装された外部メモリ容量を短
時間に認識することができる。
【0028】第二の実施例の場合、各メモリボードB1
〜B6に対して上位スロットに実装されているものから
順次にアドレスを付与することができ、各メモリボード
B1〜B6は、実装されている全体のメモリボードの内
何番目のボードであるかをマスタボードMから教えられ
、この数値をラッチして各メモリボード自身のアドレス
を判断することができる。このため、拡張メモリボード
のアドレスをユーザ自身が予め設定する必要がないとい
う利点があり、またメモリボードを上位のスロットから
順次に詰めて実装する必要もないという利点を有する。
【0029】上記各実施例では、マスタボードがスロッ
ト内に収容される例を示したが、本発明におけるマスタ
ボードは、かかる構成に限定されるものではなく、従来
から知られている構成、例えばマスタボード機能がマザ
ーボード自体に実装される構成等を採用することもでき
る。
【0030】
【発明の効果】以上説明したように、本発明のマルチボ
ードシステム及びそのスレーブボードの認識方法による
と、チェック信号の送出回数は実装されたスレーブボー
ドの枚数に従って定まり、またタイムアップする迄次の
チェック信号の送出を待つ必要回数が減ることとなり、
マルチボードシステムにおけるスレーブボードの認識に
必要な時間を大幅に短縮可能であるという顕著な効果を
奏する。
【図面の簡単な説明】
【図1】本発明のマルチボードシステムの原理図である
【図2】本発明の一実施例のマルチボードシステムのマ
ザーボードの斜視図である。
【図3】図2のマルチボードシステムのシステムブロッ
ク図である。
【図4】マスタボード及びスレーブボードの信号説明図
で、(a)はマスタボードにおける、(b)はスレーブ
ボードにおける信号説明図である。
【図5】本発明の一実施例のスレーブボードの認識方法
のフロー図である。
【図6】第二の実施例のマルチボードシステムのマザー
ボードの斜視図である。
【図7】図6の実施例におけるシステムブロック図であ
る。
【符号の説明】
1        :チェック信号送出手段21〜2n
:カウント手段 31〜3n:実装確認信号送出手段 41〜4n:チェック信号転送手段 5        :スレーブボード認識手段10  
    :マザーボード M        :マスタボード S1〜Sm:スロット B1〜Bn:スレーブボード W1〜Wm:信号伝達径路 X1〜Xm−1:切換手段

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】多数のスロット(S1〜Sm)と、該スロ
    ット内に実装される1以上のスレーブボード(B1〜B
    n)とを備えたマルチボードシステムにおいて、間欠的
    にチェック信号を送出するチェック信号送出手段(1)
    と、該チェック信号送出手段(1)から第一の前記スロ
    ット(S1)までの間並びに該第一のスロット(S1)
    から順次に最終の前記スロット(Sm)までの間を所定
    の順序に従って夫々結合して前記チェック信号を伝達可
    能な信号伝達経路(W1〜Wm)と、前記最終のスロッ
    ト(Sm)を除く各スロット(S1〜Sm−1)に対応
    して夫々配され、前記信号伝達経路(W1〜Wm−1)
    を介して伝達された前記チェック信号を、当該スロット
    内にスレーブボードが、実装されているときには該スレ
    ーブボードに、実装されていないときには前記信号伝達
    経路(W2〜Wm)を介して次のスロット(S2〜Sm
    )に、夫々切り換えて転送可能なチェック信号切換手段
    (X1〜Xm−1)と、前記各スレーブボード(B1〜
    Bn)に夫々配され、当該スレーブボードの前記チェッ
    ク信号の受領回数のカウントを行うカウント手段(21
    〜2n)、前記カウントが1のときに実装確認信号を送
    出する実装確認信号送出手段(31〜3n)、及び前記
    カウントが2以上のときに前記転送されたチェック信号
    を前記所定の順序に従う次のスロットに転送するチェッ
    ク信号転送手段(41〜4n)と、前記各実装確認信号
    を受けて前記実装されている各スレーブボード(B1〜
    Bn)を認識するスレーブボード認識手段(5)とを備
    えることを特徴とするマルチボードシステム。
  2. 【請求項2】マスタボード(M)を介して多数のスロッ
    ト(S1〜Sm)内に実装される1以上のスレーブボー
    ド(B1〜Bn)を認識するマルチボードシステムのス
    レーブボードの認識方法において、前記マスタボード(
    M)から第一の前記スロット(S1)迄の間並びに該第
    一のスロット(S1)から順次に最終のスロット(Sm
    )迄の間を所定の順序に従って夫々電気的に結合し、前
    記マスタボード(M)から前記第一のスロット(S1)
    に対して間欠的にチェック信号を送出し、前記最終のス
    ロット(Sm)を除く各スロット(S1〜Sm−1)は
    夫々、当該スロットにスレーブボードが、実装されてい
    ないときには前記所定の順序に従う次のスロット(S2
    〜Sm)に前記チェック信号を転送し、実装されている
    ときには該実装されているスレーブボード(B1〜Bn
    )に前記チェック信号を供給し、前記実装されているス
    レーブボード(B1〜Bn)は、前記供給されたチェッ
    ク信号の回数をカウントし、該カウントが1のときには
    前記マスタボード(M)に対して実装確認信号を送出し
    、前記カウントが2以上のときには当該スレーブボード
    が収容されているスロットの前記所定の順序に従う次の
    スロットに前記チェック信号を転送することを特徴とす
    るスレーブボードの認識方法。
JP3147618A 1991-06-19 1991-06-19 マルチボードシステム及びそのスレーブボードの認識方法 Withdrawn JPH04370844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3147618A JPH04370844A (ja) 1991-06-19 1991-06-19 マルチボードシステム及びそのスレーブボードの認識方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3147618A JPH04370844A (ja) 1991-06-19 1991-06-19 マルチボードシステム及びそのスレーブボードの認識方法

Publications (1)

Publication Number Publication Date
JPH04370844A true JPH04370844A (ja) 1992-12-24

Family

ID=15434399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3147618A Withdrawn JPH04370844A (ja) 1991-06-19 1991-06-19 マルチボードシステム及びそのスレーブボードの認識方法

Country Status (1)

Country Link
JP (1) JPH04370844A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429268B1 (ko) * 2001-12-20 2004-04-29 엘지전자 주식회사 시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법
JP2008250507A (ja) * 2007-03-29 2008-10-16 Nec Corp 情報処理装置、その起動方法及び起動プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429268B1 (ko) * 2001-12-20 2004-04-29 엘지전자 주식회사 시스템 클럭을 이용한 슬롯 넘버 제공 시스템 및 방법
JP2008250507A (ja) * 2007-03-29 2008-10-16 Nec Corp 情報処理装置、その起動方法及び起動プログラム

Similar Documents

Publication Publication Date Title
US5404460A (en) Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US4831358A (en) Communications system employing control line minimization
US6263374B1 (en) Apparatus for coupling a bus-based architecture to a switch network
US5537558A (en) Apparatus and method for communicating multiple devices through one PCMCIA interface
RU2140667C1 (ru) Компьютерная система, имеющая шинный интерфейс
US5123089A (en) Apparatus and protocol for local area network
US5475854A (en) Serial bus I/O system and method for serializing interrupt requests and DMA requests in a computer system
US5218690A (en) Vme-multibus ii interface adapter for protocol conversion and for monitoring and discriminating accesses on the multibus ii system bus
EP0518488A1 (en) Bus interface and processing system
JPH07191936A (ja) マルチプル・バス・インターフェース・アダプタ
US5699516A (en) Method and apparatus for implementing a in-order termination bus protocol within a data processing system
JPH0326865B2 (ja)
US5159684A (en) Data communication interface integrated circuit with data-echoing and non-echoing communication modes
JPH04294441A (ja) マイクロプロセッサを備えた処理装置間のインターフェイス用回路装置
US5742761A (en) Apparatus for adapting message protocols for a switch network and a bus
US6076160A (en) Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal
EP0525736B1 (en) Data storing system for a communication control circuit
US6219353B1 (en) Message hub
US5473755A (en) System for controlling data stream by changing fall through FIFO last cell state of first component whenever data read out of second component last latch
JPH04370844A (ja) マルチボードシステム及びそのスレーブボードの認識方法
EP1107532A2 (en) Registration of devices in a network
JPH09293040A (ja) 半導体装置における周辺デバイス識別方法
US4598360A (en) Read control operations system for a multiple line adapter organization
EP0588030A2 (en) Master microchannel apparatus for converting to switch architecture
KR20040043198A (ko) 버스 시스템 및 버스 인터페이스

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980903