JPH09293040A - 半導体装置における周辺デバイス識別方法 - Google Patents

半導体装置における周辺デバイス識別方法

Info

Publication number
JPH09293040A
JPH09293040A JP8107233A JP10723396A JPH09293040A JP H09293040 A JPH09293040 A JP H09293040A JP 8107233 A JP8107233 A JP 8107233A JP 10723396 A JP10723396 A JP 10723396A JP H09293040 A JPH09293040 A JP H09293040A
Authority
JP
Japan
Prior art keywords
peripheral device
identification
terminal
data
identifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8107233A
Other languages
English (en)
Other versions
JP3673015B2 (ja
Inventor
Kanji Kume
寛司 久米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP10723396A priority Critical patent/JP3673015B2/ja
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to DE69734910T priority patent/DE69734910T2/de
Priority to SG1997000998A priority patent/SG55294A1/en
Priority to SG9905284A priority patent/SG88761A1/en
Priority to DE69735907T priority patent/DE69735907T2/de
Priority to EP97302147A priority patent/EP0803802B1/en
Priority to EP05104960A priority patent/EP1571551B1/en
Priority to CA002201201A priority patent/CA2201201C/en
Priority to US08/825,465 priority patent/US6032254A/en
Priority to KR1019970012303A priority patent/KR100441533B1/ko
Priority to CN97109743A priority patent/CN1166652A/zh
Publication of JPH09293040A publication Critical patent/JPH09293040A/ja
Application granted granted Critical
Publication of JP3673015B2 publication Critical patent/JP3673015B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/54—Link editing before load time

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Stored Programmes (AREA)
  • Microcomputers (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 【課題】 従来のＭＰＵを有する半導体装置では、搭載
する周辺デバイスの仕様に応じて、対応した制御プログ
ラムを半導体装置内に準備するようにしなければなら
ず、製造が煩雑になる課題があった。 【解決手段】 搭載が予想される周辺デバイスに対する
制御プログラムと、搭載された周辺デバイスの仕様を認
識する認識プログラムと、その認識に応じて、対応する
制御プログラムを選択するプログラムとを用意してお
き、そのプログラムを実行することで、搭載した周辺デ
バイスの仕様毎に対応する制御プログラムのみを半導体
装置に格納するように管理する必要がないので、製造が
煩雑になることがない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロプロセッ
サ（以下、ＭＰＵと称する）を有する半導体装置に関
し、特に、この半導体装置の入／出力ポート（以下、Ｉ
／Ｏポートと称する）に接続して使用する不揮発性メモ
リ等の周辺デバイスの仕様を識別する方法に関するもの
である。
【０００２】
【従来の技術】近年のＭＰＵを搭載した半導体装置にお
いて、制御プログラムを格納しておくためのＲＯＭ（以
下、ＲＯＭと称する）や処理データの書込みや読み出し
のためのＲＡＭ（以下、ＲＡＭと称する）の他に、周辺
デバイスを搭載して、ＭＰＵとの協同処理によりその処
理動作の拡張等が可能である。周辺デバイスは、半導体
装置のＩ／Ｏポートを介してＭＰＵ等と電気的な接続が
なされるものである。周辺デバイスには様々な仕様があ
り、例えば、周辺デバイスの１つである不揮発性メモリ
でもＭＰＵと２つの接続端子で電気的な接続がされる２
線式のものと、５つの接続端子で電気的な接続がされる
５線式のものとがある。このように、半導体装置に搭載
される周辺デバイスの仕様（その接続端子数）が異なる
ため、それぞれの周辺デバイスに対応した制御プログラ
ムを用意する必要がある。また、周辺デバイスを搭載し
ないものもあり、そのための制御プログラムを用意する
必要がある。このような、制御プログラムは、ＭＰＵと
共に半導体装置に内蔵されるＲＯＭに格納しておくか、
ＭＰＵ内蔵のメモリに用意しておくものである。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の場合、半導体装置が、周辺デバイスの搭載
の有無、あるいは、周辺デバイスの仕様に対応した制御
プログラムを格納したＲＯＭを個別に準備しなければな
らず、半導体装置の製造が煩雑になるという問題点があ
った。特に、制御プログラムをＭＰＵの内蔵メモリに準
備するような場合、ＭＰＵを製造するためのフォトマス
クを、内蔵メモリに格納する制御プログラムの種類毎に
用意しなければならず、製造が煩雑になるだけでなく、
コスト面での増加が生ずるという問題点があった。さら
に、製造が煩雑になることに起因して、量産しずらいと
いう問題点もあった。
【０００４】本発明は、上記問題点に鑑みてなされたも
のであり、その目的は製造の煩雑さ、コストの増加及び
量産の困難さを解消し、周辺デバイスの仕様に係わらず
製造を共通に行える半導体装置を提供することにある。
さらに、本発明は、上記の目的を半導体装置に、特別な
構成を追加することなく実現することにある。
【０００５】
【課題を解決するための手段】この目的は、本発明にあ
っては、請求項１に記載されるように、マイクロプロセ
ッサを搭載し、このマイクロプロセッサと少なくとも第
１及び第2の接続端子で電気的に接続可能であり、マイ
クロプロセッサと協同で動作を実行する周辺デバイスを
搭載可能な半導体装置において、この半導体装置は、周
辺デバイスを識別する識別プログラムを格納可能な第１
のメモリと、第１の接続端子に信号を出力する第１の手
段と、第２の接続端子から出力される信号を受信する第
２の手段と、第１の手段から出力した信号と第2の手段
で受信した信号とを比較する比較手段と、比較手段の比
較結果に応答して周辺デバイスを識別する識別手段と、
識別手段の識別結果を格納する第２のメモリとを備え、
マイクロプロセッサは、周辺デバイスの識別が要求され
た時に、第１のメモリから制御プログラムを読み出し、
識別プログラムに従って、各手段を活性化させることで
達成することができる。
【０００６】また、この目的は、本発明にあっては、請
求項２に記載されるように、第１の手段、第２の手段、
比較手段及び識別手段はマイクロプロセッサであること
としても達成することができる。
【０００７】また、この目的は、本発明にあっては、請
求項３に記載されるように、マイクロプロセッサを搭載
し、マイクロプロセッサと少なくとも第１乃至第４の接
続端子で電気的に接続可能であり、マイクロプロセッサ
と協同で動作を実行する周辺デバイスを仕様に応じて搭
載可能な半導体装置における周辺デバイスの識別方法に
おいて、半導体装置は、周辺デバイスを識別する識別プ
ログラムを格納可能な第１のメモリと、第１及び前記第
３の接続端子に信号をそれぞれ出力する第１の手段と、
第２及び第４の接続端子から出力される信号をそれぞれ
受信する第２の手段と、第１の手段から出力した信号と
第2の手段で受信した信号とを比較する比較手段と、比
較手段の比較結果に応答して周辺デバイスを識別する識
別手段と、識別手段の識別結果を格納する第２のメモリ
とを備え、マイクロプロセッサは、周辺デバイスの識別
が要求された時に、第１のメモリから制御プログラムを
読み出し、識別プログラムに従って、各手段を活性化さ
せることで達成することができる。
【０００８】また、この目的は、本発明にあっては、請
求項４に記載されるように、比較手段は、第１の接続端
子と第２接続端子との信号、及び第３の接続端子と第４
の接続端子との信号を比較し、それぞれの比較結果によ
り、識別手段は、搭載された周辺デバイスの種類を識別
することでも達成することができる。
【０００９】
【発明の実施の形態】以下、本発明の実施例について図
面を用いて詳細に説明する。図１は、第１の実施例にお
ける半導体装置の構成ブロック図である。図１におい
て、１はＭＰＵ、３は制御プログラムや識別プログラム
等を格納しておくＲＯＭ、５は半導体装置が処理するデ
ータの書込みや読み出しを行うＲＡＭ、７はＭＰＵ１、
ＲＯＭ３、ＲＡＭ５それぞれに接続され、これらの間で
行われる信号の転送に用いられる複数のバス線、９はバ
ス線７から転送されるデータを周辺デバイスへ出力ある
いは、周辺デバイスからのデータを受信してバス線７へ
伝達するためのＩ／Ｏポート、１０は周辺デバイスであ
り、この実施例では５線式の不揮発性メモリである。こ
の不揮発性メモリ１０のデータ入力端子ＤＩはＩ／Ｏポ
ート９の端子２１と接続され、データ出力端子ＤＯはＩ
／Ｏポート９の端子２２と接続され、チップセレクト端
子ＣＳはＩ／Ｏポート９の端子２３と接続され、レディ
／ビジィ端子Ｒ／ＢはＩ／Ｏポート９の端子２４と接続
されている。クロック端子ＣＬＫはＩ／Ｏポート９の端
子２５と接続されている。このため、不揮発性メモリ１
０はＩ／Ｏポート９を介してＭＰＵ１等とデータの授受
が可能となっている。ここで、データとは、アドレスデ
ータや演算等に用いられる処理データの他、各種動作制
御のための制御信号を含めてここではデータと称してい
る。
【００１０】図２は、識別プログラム及び制御プログラ
ムを格納したＲＯＭ３内のメモリ領域の概略図である。
ＲＯＭ３内において、例えば、図２のように、アドレス
１００００〜アドレス１ＦＦＦＦには、周辺デバイスが
５線式の不揮発性メモリである場合に対応した制御のた
めの制御プログラム１が格納され、アドレス２００００
〜アドレス２ＦＦＦＦには、後述する周辺デバイスが２
線式の不揮発性メモリである場合に対応した制御のため
の制御プログラム２が格納され、アドレス３００００〜
アドレス３ＦＦＦＦには、周辺デバイスが未搭載の場合
に対応した制御のための制御プログラム３が格納され、
アドレス４００００〜アドレス４ＦＦＦＦには、周辺デ
バイスの仕様を識別する識別プログラムが格納されてい
る。この例では制御プログラムと識別プログラムとがア
ドレス１００００〜４ＦＦＦＦの連続した領域に格納し
ているが、読み出し制御できるのであれば、必ずしも、
連続して格納する必要はない。
【００１１】図３は、図２における識別プログラムの実
行内容を示したフローチャートである。この識別プログ
ラムは、半導体装置の電源が投入された時や、ＭＰＵ１
がリセットされた時に、ＲＡＭ５のイニシャライズ等の
初期設定動作に応じて、ＭＰＵ１にてＲＯＭ３から読み
出されて実行されるものである。図３において、まず、
ステップＳ１として、前記のように、ＭＰＵ１は識別プ
ログラムの実行を開始し、ステップＳ２で、Ｉ／Ｏポー
ト９の端子２１にデータ”１”を出力する。このＩ／Ｏ
ポート２１からのデータは不揮発性メモリ１０の入力端
子ＤＩに送られることとなる。ステップＳ３で、Ｉ／Ｏ
ポート９の端子２２で受信しているデータが、端子２１
から入力したデータと同じかを確認する。図１では、端
子２２は不揮発性メモリ１０の出力端子ＤＯと接続され
ており、初期設定時のため、不揮発性メモリ１０は出力
指示を受けていないので、不安定な出力、例えば、高イ
ンピーダンス状態、あるいは固定された出力、例えば、
データ”０”を出力している。このため、ステップＳ３
では、端子２２では高インピーダンス状態か、データ”
０”なので、端子２１から入力したデータと一致しない
ため、ステップ１０の通り、周辺デバイスとして不揮発
性メモリ１０が接続されていると認識し、その情報をＲ
ＡＭ５の所定のアドレスに書込む。
【００１２】上記では、Ｉ／Ｏポート９の端子２２で受
信するデータが不揮発性メモリ１０の初期出力として”
０”または高インピーダンス状態として説明したが、端
子２２が受信しているデータが”１”の場合（不揮発性
メモリ１０初期出力が”１”の場合）、端子２１から入
力したデータと端子２２で受信しているデータが一致し
てしまうため、ステップ４に進むこととなる。ステップ
Ｓ４において、Ｉ／Ｏポート２１にデータ”０”を入力
する。ステップＳ５で、Ｉ／Ｏポート９の端子２２で受
信しているデータが、端子２１から入力したデータと同
じかを確認する。端子２２はデータ”１”を受信してい
るため、端子２１から入力したデータ”０”と一致しな
いこととなり、前記したステップ１０の処理を行うこと
となる。従って、周辺デバイスとして、不揮発性メモリ
１０が接続されていることを認識することができる。
【００１３】次に、周辺デバイスが未搭載の場合につい
てを説明する。図４は周辺デバイスが未搭載の半導体装
置の概略ブロック図である。図４において、図１と同等
のもには同じ符号を付けている。図４において、特徴的
なことはＩ／Ｏポート９の端子２１と端子２２、及び端
子２３と端子２４を短絡して、それぞれの端子が電気的
に接続された状態としている。このため、図３における
識別プログラムを実行した場合、端子２１からデータ”
１”及びデータ”０”を入力する（ステップＳ２、Ｓ
４）と、そのデータは端子２２に与えられるので、端子
２１から入力したデータと端子２２の受信するデータと
は一致するようになる（ステップＳ３、Ｓ５）。この
後、同様に、端子２３からデータ”１”を入力（ステッ
プＳ６）し、端子２３から入力したデータと端子２４で
受信するデータとの一致確認（ステップＳ７）し、さら
に、端子２３からデータ”０”を入力（ステップＳ８）
し、端子２３から入力したデータと端子２４で受信する
データとの一致確認（ステップＳ９）を行う。この一致
確認においても一致が検出されるので、ステップ１１の
処理、つまり、周辺デバイスが未搭載であると認識する
ことができ、その情報をＲＡＭ５の所定のアドレスに書
込む。このように、認識プログラムを実行することで周
辺デバイスの仕様（上記説明まででは周辺デバイスの有
無）を確認してその情報を格納しておくことができる。
【００１４】ここで、上記識別プログラムの実行におい
ては、すくなくとも、端子２１及び端子２３にデータ”
１”及び”０”を生成し出力する手段（ステップＳ２、
Ｓ４、Ｓ６、Ｓ８）、端子２２及び端子２４から出力さ
れるデータを受信し、端子２１及び端子２３から入力さ
れたデータと比較する手段（ステップＳ３、Ｓ５、Ｓ
７、Ｓ９）、比較結果に応じて周辺デバイスの仕様を識
別し、その識別情報を出力する手段（Ｓ１０、Ｓ１
１）、並びに、識別情報を所定のメモリへ書き込むよう
に制御する手段（Ｓ１０、Ｓ１１）が必要となる。これ
らの手段は、特別な構成として用意してもよいが、ＭＰ
Ｕ１の機能を利用すれば、これら全ての動作を実現する
ことが出来る。
【００１５】図５にＭＰＵ１の構成概略図を示し、これ
を用いて説明する。５１は、識別プログラムや制御プロ
グラム等の読み出されたプログラムをデコードし、他の
構成の動作制御をする信号を発生するシーケンス制御
部、５３は各種データを演算する演算部、５５はクロッ
ク信号等を受信して、各構成の動作タイミングを制御す
るタイミング制御部、５７は演算等で用いられるデータ
等を格納する複数のレジスタを有するレジスタ部、５９
は他の装置、例えば、図１のＲＯＭ３等とデータの授受
を行うためバス線７と接続される入出力バッファ部、６
１はこれらの各部間でのデータ転送に用いられる内部バ
ス線である。
【００１６】上記の構成からなるＭＰＵ１において、シ
ーケンス制御部５１にて識別プログラムがデコードさ
れ、このデコード結果によりそれぞれ各部が制御される
ので、例えば、端子２１及び端子２３にデータ”１”及
び”０”を生成し出力する手段としてはレジスタ部５７
の２つのレジスタにそれぞれデータ”１”及びデータ”
０”を格納しておき、それを、入出力バッファ部５９か
ら端子２１あるいは端子２３に対応するバス線７に供給
するようにすればよい。また、端子２１及び端子２３か
ら入力されたデータと比較する手段は、演算部５３に
て、例えば、上記実施例では、一致する場合は、加算結
果が”２”または”０”となるので、加算をし、その加
算結果を比較結果として用いることが出来る。さらに、
比較結果に応じて周辺デバイスの仕様を識別し、その識
別情報を出力する手段及び識別情報を所定のメモリへ書
き込むように制御する手段は、例えば、レジスタ部のレ
ジスタを用いて、シーケンス制御部５１がその加算結果
に応じてそれぞれ制御信号を出力し、その制御信号に対
応して読み出しが指示されるレジスタ部５７中のレジス
タにおのおのの識別情報を格納しておけばよく、この制
御信号の出力にしたがって、ＲＡＭ５に書込み指示を行
うようにすればよい。この場合、ＲＡＭ５内の書込み先
アドレスは予め所定のアドレスが指示されるように制御
する必要がある。このアドレスもレジスタ等に格納して
おくことは当然可能である。上記のように、識別プログ
ラムはそのための特別な構成を設ける必要なく実行する
ことができる。また、上記のＭＰＵ１の各部における動
作は、あくまで例示であり、これに限定されるものでは
ない。
【００１７】次に、第２の実施例として、仕様のことな
る周辺デバイスが搭載されるものについて図６を用いて
説明する。図６において、特徴的なのは、周辺デバイス
として２線式の不揮発性メモリ２０がＩ／Ｏポート９と
接続されていることである。つまり、この不揮発性メモ
リ２０では、シリアルクロック端子ＳＣＬＫとシリアル
データ端子ＳＤＡＴＡの２端子がＩ／Ｏポート９の端子
２１及び端子２２とそれぞれ接続されるのみである。こ
のため、端子２３と端子２４は短絡しておく。
【００１８】この図６に基づく、識別処理について、図
７のフローチャートを用いて説明する。ステップ３１〜
ステップ３５は、図３のステップ１〜５と同様である。
例えば、このステップ３５までは、図１の周辺デバイス
として５線式の不揮発性メモリ１０が接続されているも
のとの区別はつかない。この後、端子２３にデータ”
１”あるいはデータ”０”を入力（ステップＳ３６、Ｓ
３８）し、端子２３から入力したデータと端子２４で受
信するデータとを比較して一致をみる（ステップＳ３
７、Ｓ３９）ことにより、周辺デバイスの不揮発性メモ
リが５線式であるか２線式であるかの区別をすることが
出来る。つまり、２線式の場合、端子２３と端子２４が
短絡されているので、ステップＳ３７においても、ステ
ップＳ３９においても一致という結果となる。従って、
２線式の場合は、ステップＳ４２の処理を、５線式の場
合は、ステップＳ４０の処理を、また、周辺デバイス未
搭載の場合は、ステップＳ４１の処理を行うようにな
る。このステップＳ４０乃至ステップＳ４２の処理では
それぞれその識別結果を示すデータをＲＡＭ５の所定の
アドレスに書き込む。識別結果のデータとして例えば、
５線式の不揮発性メモリならデータ”１１”、２線式な
らデータ”０１”、未搭載ならデータ”００”を書き込
むようにすればよい。この第２の実施例の識別処理にお
いても特別な構成を用意してもよいが、第１の実施例の
ものと同様な処理ステップから構成されているので、Ｍ
ＰＵ１が有する構成により実行可能であることは言うま
でもない。
【００１９】上記の識別結果を用いた制御プログラムの
選択について。図８のフローチャートを用いて説明す
る。この処理は、周辺デバイスへのアクセス等が必要な
時にＭＰＵ１にて行われるものである。周辺デバイスへ
のアクセスが必要と判断された時（ステップＳ５１）、
ＲＡＭ５から識別情報を読み出す（ステップＳ５２）。
この識別情報がデータ”００”かデータ”０１”かを判
断する（ステップＳ５３、Ｓ５４）。識別情報がデー
タ”００”なら、ＲＯＭ４のアドレス３００００〜３Ｆ
ＦＦＦに格納している制御プログラム３を読み出す（ス
テップＳ５５）。また、識別情報がデータ”０１”な
ら、ＲＯＭ４のアドレス２００００〜２ＦＦＦＦに格納
している制御プログラム２を読み出す（ステップＳ５
６）。また、識別情報がデータ”００”及び”０１”の
どちらでもないなら、ＲＯＭ４のアドレス１００００〜
１ＦＦＦＦに格納している制御プログラム１を読み出す
（ステップＳ５７）。よって、周辺デバイスの仕様に対
応した制御プログラムでＭＰＵ１は周辺デバイスとアク
セスを行うことができる。なお、周辺デバイスとのアク
セス要求があるにもかかわらず、周辺デバイスが未搭載
の場合、例えば、周辺デバイスを搭載することなくＲＯ
Ｍ４で代行できる場合は、ＭＰＵ１はＲＯＭ４とアクセ
スを行うものである。なお、この選択処理のためのプロ
グラムも例えば、ＲＯＭ４内に格納しておけばよく、識
別結果を用いた制御プログラムの選択動作も、識別プロ
グラム同様に、比較機能や読み出し機能を有しているも
のであれば処理できるので、特別に処理手段を設けても
よいが、上記のように、ＭＰＵ１で代行できることは言
うまでもない。
【００２０】以上説明したように、第１の実施例及び第
２の実施例ともに、半導体装置が有するＲＯＭに予め搭
載が予想される（未搭載も含めて）周辺デバイスの制御
プログラムを用意しておくとともに、周辺デバイスの仕
様を識別する処理と、その識別結果から所定の制御プロ
グラムを読み出す処理とを行うだけで対応することがで
きる。よって、どの仕様の周辺デバイスが搭載されるに
しても、それに対応した制御プログラムを格納するよう
に管理する必要がないので、製造の煩雑さが解消され
る。特に、制御制御プログラムをＭＰＵの内蔵メモリに
準備するような場合、ＭＰＵを製造するためのフォトマ
スクが１種類で済むので、コスト面での増加をも低減化
することができる。以上の効果に起因して、量産化にお
いても従来のような障害が解消されることとなる。
【００２１】なお、本発明は、上記した実施例の動作や
各半導体装置の機能に限定されるものではない。例え
ば、第１の実施例では、識別プログラムの実行を図３の
ように、ステップＳ１〜Ｓ１１にて行うが、周辺デバイ
スの搭載の有無だけを認識するのであれば、ステップＳ
６〜Ｓ９を行わなくともよいことが理解されるはずであ
る。また、ステップＳ６〜Ｓ９を用意しておくことで、
Ｉ／Ｏポート９の接続端子２１〜２４と接続されるよう
な周辺デバイスであれば、その周辺デバイスがＩ／Ｏポ
ート９と正しく接続されているか否かの確認にも利用す
ることができる。
【００２２】
【発明の効果】以上説明したとおり、本発明の請求項１
及び請求項３に記載される方法とした場合では、半導体
装置が、周辺デバイスの搭載の有無に関わらず、対応し
た制御プログラムを選択するので、製造が煩雑とならな
いようにすることができる。また、請求項２に記載され
るようにした場合には、請求項１記載の動作を行うため
に、特別な回路構成を準備する必要がないので、半導体
装置の大型化を抑制することができる。また、請求項４
に記載される方法とした場合では、半導体装置が、周辺
デバイスの搭載の有無及び仕様に関わらず、対応した制
御プログラムを選択するので、製造が煩雑とならないよ
うにすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例として半導体装置の構成
ブロック図である。
【図２】図２は、識別プログラム及び制御プログラムを
格納したＲＯＭ３内のメモリ領域の概略図である。
【図３】図３は、第２図における識別プログラムの実行
内容を示したフローチャートである。
【図４】図４は周辺デバイスが未搭載の半導体装置の概
略ブロック図である。
【図５】図５は第１図のＭＰＵ１の構成概略図である。
【図６】本発明の第２の実施例として半導体装置の構成
ブロック図である。
【図７】図７は本発明の第２の実施例における構成の識
別をも可能な識別プログラムの実行フローチャートであ
る。
【図８】図８は識別結果を用いた制御プログラムの選択
のフローチャートである。
【符号の説明】
１ ＭＰＵ ３ ＲＯＭ ５ ＲＡＭ ７ バス線 ９ Ｉ／Ｏポート １０ 周辺デバイス（５線式の不揮発性メモリ） ２０ 周辺デバイス（２線式の不揮発性メモリ） ２１〜２５ 端子 ５１ シーケンス制御部 ５３ 演算部 ５５ タイミング制御部 ５７ レジスタ部 ５９ 入出力バッファ部 ６１ 内部バス線

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 マイクロプロセッサを搭載し、該マイク
    ロプロセッサと少なくとも第１及び第2の接続端子で電
    気的に接続可能であり、該マイクロプロセッサと協同で
    動作を実行する周辺デバイスを搭載可能な半導体装置に
    おける周辺デバイスの識別方法において、 前記半導体装置は、前記周辺デバイスを識別する識別プ
    ログラムを格納可能な第１のメモリと、 前記第１の接続端子に信号を出力する第１の手段と、 前記第２の接続端子から出力される信号を受信する第２
    の手段と、 前記第１の手段から出力した信号と前記第2の手段で受
    信した信号とを比較する比較手段と、 前記比較手段の比較結果に応答して前記周辺デバイスを
    識別する識別手段と、 前記識別手段の識別結果を格納する第２のメモリとを備
    え、 前記マイクロプロセッサは、前記周辺デバイスの識別が
    要求された時に、前記第１のメモリから前記制御プログ
    ラムを読み出し、該識別プログラムに従って、前記各手
    段を活性化させることを特徴とする周辺デバイスの識別
    方法。
  2. 【請求項２】 前記第１の手段、前記第２の手段、前記
    比較手段及び前記識別手段は前記マイクロプロセッサで
    あることを特徴とする請求項１記載の半導体装置におけ
    る周辺デバイスの識別方法。
  3. 【請求項３】 マイクロプロセッサを搭載し、該マイ
    クロプロセッサと少なくとも第１乃至第４の接続端子で
    電気的に接続可能であり、該マイクロプロセッサと協同
    で動作を実行する周辺デバイスを仕様に応じて搭載可能
    な半導体装置における周辺デバイスの識別方法におい
    て、 前記半導体装置は、前記周辺デバイスを識別する識別プ
    ログラムを格納可能な第１のメモリと、 前記第１及び前記第３の接続端子に信号をそれぞれ出力
    する第１の手段と、 前記第２及び前記第４の接続端子から出力される信号を
    それぞれ受信する第２の手段と、 前記第１の手段から出力した信号と前記第2の手段で受
    信した信号とを比較する比較手段と、 前記比較手段の比較結果に応答して前記周辺デバイスを
    識別する識別手段と、 前記識別手段の識別結果を格納する第２のメモリとを備
    え、 前記マイクロプロセッサは、前記周辺デバイスの識別が
    要求された時に、前記第１のメモリから前記制御プログ
    ラムを読み出し、該識別プログラムに従って、前記各手
    段を活性化させることを特徴とする周辺デバイスの識別
    方法。
  4. 【請求項４】 前記比較手段は、前記第１の接続端子と
    前記第２接続端子との信号、及び前記第３の接続端子と
    前記第４の接続端子との信号を比較し、それぞれの比較
    結果により、前記識別手段は、搭載された周辺デバイス
    の種類を識別することを特徴とする請求項３記載の半導
    体装置における周辺デバイス識別方法。
JP10723396A 1996-04-26 1996-04-26 半導体装置における周辺デバイス識別方法 Expired - Fee Related JP3673015B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP10723396A JP3673015B2 (ja) 1996-04-26 1996-04-26 半導体装置における周辺デバイス識別方法
CA002201201A CA2201201C (en) 1996-04-26 1997-03-27 Method of identifying peripheral device employed in a semiconductor device
SG9905284A SG88761A1 (en) 1996-04-26 1997-03-27 Method of identifying peripheral device employed in a semiconductor device
DE69735907T DE69735907T2 (de) 1996-04-26 1997-03-27 Verfahren zur Identifizierung eines Peripheriegerätes in einem Halbleitergerät
EP97302147A EP0803802B1 (en) 1996-04-26 1997-03-27 Method of identifying peripheral device employed in a semiconductor device
EP05104960A EP1571551B1 (en) 1996-04-26 1997-03-27 Method of Identifying Peripheral Device Employed in a Semiconductor Device
DE69734910T DE69734910T2 (de) 1996-04-26 1997-03-27 Verfahren zur Identifizierung eines Peripheriegerätes in einem Halbleitergerät
SG1997000998A SG55294A1 (en) 1996-04-26 1997-03-27 Method of identifying peripheral device employed in a semiconductor device
US08/825,465 US6032254A (en) 1996-04-26 1997-03-28 Method of identifying peripheral device employed in a semiconductor device
KR1019970012303A KR100441533B1 (ko) 1996-04-26 1997-04-03 반도체장치에사용된주변디바이스식별방법
CN97109743A CN1166652A (zh) 1996-04-26 1997-04-25 半导体器件中用的识别外围设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10723396A JP3673015B2 (ja) 1996-04-26 1996-04-26 半導体装置における周辺デバイス識別方法

Publications (2)

Publication Number Publication Date
JPH09293040A true JPH09293040A (ja) 1997-11-11
JP3673015B2 JP3673015B2 (ja) 2005-07-20

Family

ID=14453872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10723396A Expired - Fee Related JP3673015B2 (ja) 1996-04-26 1996-04-26 半導体装置における周辺デバイス識別方法

Country Status (8)

Country Link
US (1) US6032254A (ja)
EP (2) EP0803802B1 (ja)
JP (1) JP3673015B2 (ja)
KR (1) KR100441533B1 (ja)
CN (1) CN1166652A (ja)
CA (1) CA2201201C (ja)
DE (2) DE69734910T2 (ja)
SG (2) SG88761A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012077856A1 (ko) * 2010-12-09 2012-06-14 한양대학교 산학협력단 식별키 생성 장치 및 방법
US9397826B2 (en) 2011-02-15 2016-07-19 Ictk Co., Ltd. Encryption device and method for defending a physical attack
US10122537B2 (en) 2013-12-31 2018-11-06 Ictk Holdings Co., Ltd. Apparatus and method for generating random digital value

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI980465A (fi) 1998-02-27 1999-08-28 Nokia Mobile Phones Ltd Menetelmä palveluiden asentamiseksi
US6393585B1 (en) 1998-12-23 2002-05-21 Scientific-Atlanta, Inc. Method and apparatus for restoring operating systems in a set-top box environment
DE10204172A1 (de) * 2002-02-01 2003-08-07 Heidenhain Gmbh Dr Johannes Verfahren zur Überprüfung einer Schnittstelle
US7551165B2 (en) * 2004-03-12 2009-06-23 International Business Machines Corporation Updatable electronic labeling of electronic devices
JP2006128975A (ja) * 2004-10-28 2006-05-18 Matsushita Electric Ind Co Ltd 半導体装置
TWI459204B (zh) * 2009-03-03 2014-11-01 Htc Corp 電子裝置、電子系統以及周邊裝置自動偵測與辨識方法
US9569957B2 (en) * 2012-03-08 2017-02-14 Htc Corporation Systems, devices and methods involving device identification

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881174A (en) * 1974-01-18 1975-04-29 Process Computer Systems Inc Peripheral interrupt apparatus for digital computer system
KR860007588A (ko) * 1985-03-25 1986-10-15 미쓰다 가쓰시게 데이터 처리장치
US5325513A (en) * 1987-02-23 1994-06-28 Kabushiki Kaisha Toshiba Apparatus for selectively accessing different memory types by storing memory correlation information in preprocessing mode and using the information in processing mode
JP2896148B2 (ja) * 1988-09-29 1999-05-31 株式会社東芝 制御情報のリードライト制御方式
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5345564A (en) * 1992-03-31 1994-09-06 Zilog, Inc. Serial communication peripheral integrated electronic circuit that recognizes its unique address before the entire circuit is enabled
US5603055A (en) * 1994-01-27 1997-02-11 Vlsi Technology, Inc. Single shared ROM for storing keyboard microcontroller code portion and CPU code portion and disabling access to a portion while accessing to the other
US5671413A (en) * 1994-10-31 1997-09-23 Intel Corporation Method and apparatus for providing basic input/output services in a computer
CA2159979C (en) * 1995-10-05 1999-05-25 Arthur Lai Methology to link any pci rom based device using a single software or hardware interrupt vector in pc system at runtime

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012077856A1 (ko) * 2010-12-09 2012-06-14 한양대학교 산학협력단 식별키 생성 장치 및 방법
US9292710B2 (en) 2010-12-09 2016-03-22 Ictk Co., Ltd. Apparatus and method for generating identification key
US10235540B2 (en) 2010-12-09 2019-03-19 Ictk Holdings Co., Ltd. Apparatus and method for generating identification key
US10769309B2 (en) 2010-12-09 2020-09-08 Ictk Holdings Co., Ltd Apparatus and method for generating identification key
US9397826B2 (en) 2011-02-15 2016-07-19 Ictk Co., Ltd. Encryption device and method for defending a physical attack
US10122537B2 (en) 2013-12-31 2018-11-06 Ictk Holdings Co., Ltd. Apparatus and method for generating random digital value
US10771268B2 (en) 2013-12-31 2020-09-08 Ictk Holdings Co., Ltd Apparatus and method for generating random digital value

Also Published As

Publication number Publication date
JP3673015B2 (ja) 2005-07-20
EP0803802A3 (en) 2002-06-19
DE69735907T2 (de) 2006-11-30
DE69734910D1 (de) 2006-01-26
KR100441533B1 (ko) 2004-10-14
EP0803802B1 (en) 2005-12-21
EP1571551A1 (en) 2005-09-07
EP1571551B1 (en) 2006-05-17
CA2201201A1 (en) 1997-10-26
DE69734910T2 (de) 2006-08-17
US6032254A (en) 2000-02-29
DE69735907D1 (de) 2006-06-22
KR970072438A (ko) 1997-11-07
EP0803802A2 (en) 1997-10-29
SG55294A1 (en) 1998-12-21
CA2201201C (en) 2005-05-31
SG88761A1 (en) 2002-05-21
CN1166652A (zh) 1997-12-03

Similar Documents

Publication Publication Date Title
US6393576B1 (en) Apparatus and method for communication between integrated circuit connected to each other by a single line
US4556953A (en) Interchangeable interface circuitry arrangements for use with a data processing system
US5247657A (en) Serial data transmission including idle bits
US5359717A (en) Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface
JPS63255759A (ja) 制御システム
JPH09293040A (ja) 半導体装置における周辺デバイス識別方法
JPH04363746A (ja) Ｄｍａ機能を有するマイクロコンピュータシステム
US5754863A (en) System for downloading program code to a microprocessor operative as a slave to a master microprocessor
JPH0944448A (ja) データ・プロセッサ
US5781796A (en) System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device
EP0104545A2 (en) Input and output port control unit
JP3477306B2 (ja) 拡張入出力インターフェイス
US6230216B1 (en) Method for eliminating dual address cycles in a peripheral component interconnect environment
JPS60201461A (ja) システム構成認識方式
EP0691616A1 (en) RAM and ROM control unit
US6240496B1 (en) Architecture and configuring method for a computer expansion board
US5832277A (en) System for arbitrating demand on memory during configuration of a computer add-on card
JPH10198524A (ja) ハードディスク制御装置
US6789138B1 (en) Computer peripheral apparatus and a computer readable medium having a program for controlling the computer peripheral apparatus
JPH0756847A (ja) ポータブルコンピュータ
EP0814412B1 (en) A digital signal processor and a method for interfacing a digital signal processor
JPH10283299A (ja) データ入力処理回路
JP2003203043A (ja) データ転送装置、情報処理装置
JPH01133108A (ja) プログラマブルコントローラ
JPH07306823A (ja) スロット番号識別機能を持つ計算機システム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees