-
HINTERGRUND
DER ERFINDUNG
-
Gebiet der Erfindung:
-
Diese
Erfindung betrifft eine Halbeitervorrichtung mit einem Mikroprozessor
(der hierin nachfolgend "MPU" genannt wird), und
insbesondere ein Verfahren zum Identifizieren von Spezifikationen
einer peripheren Vorrichtung, wie beispielsweise eines nichtflüchtigen
Speichers oder von ähnlichem,
der dadurch verwendet wird, dass er elektrisch an ein Eingabe/Ausgabe-Port
(hierin nachfolgend "I/O-Port" genannt) der Halbeitervorrichtung
angeschlossen wird.
-
Beschreibung des zugehörigen Standes
der Technik:
-
Zusätzlich zu
einem Nurlesespeicher (der hierin nachfolgend "ROM" genannt
wird) zum Speichern von Steuerprogrammen darin und einem Direktzugriffsspeicher
(der hierin nachfolgend "RAM" genannt wird) zum
Schreiben und Lesen von Verarbeitungsdaten in ihn und aus ihm, wird
eine periphere Vorrichtung in einer Halbleitervorrichtung installiert, die
mit einem neuesten MPU ausgestattet ist, so dass die Erweiterung
oder ähnliches
ihrer Verarbeitungsoperation in Kooperation mit der MPU durchgeführt werden
kann. Die periphere Vorrichtung ist elektrisch an die MPU oder ähnliches über ein
I/O-Port der Halbleitervorrichtung angeschlossen. Verschiedene Spezifikationen
sind für
die periphere Vorrichtung vorgesehen. Selbst in dem Fall, dass ein
nichtflüchtiger
Speicher einer peripheren Vorrichtung entspricht, sind beispielsweise
zwei Typen bekannt. Einer, der als Zweidrahttyp verwendet wird,
wobei eine periphere Vorrichtung an einen MPU an zwei Verbindungsanschlüssen elektrisch
angeschlossen ist, und ein weiterer, der als Fünfdrahttyp verwendet wird,
wobei eine periphere Vorrichtung an einen MPU an fünf Verbindungsanschlüssen elektrisch
angeschlossen ist. Somit ist es deshalb, weil die in Halbleitervorrichtungen
installierten peripheren Vorrichtungen bezüglich Spezifikationen (der
Anzahl von Verbindungsanschlüssen)
voneinander unterschiedlich sind, nötig, Steuerprogramme entsprechend
ihrer peripheren Vorrichtungen vorzubereiten oder zur Verfügung zu stellen.
Weiterhin ist es deshalb, da es einen solchen gibt, der nicht mit
der peripheren Vorrichtung ausgestattet ist, nötig, seinetwegen Steuerprogramme
vorzubereiten.
-
Solche
Steuerprogramme sind in dem ROM zu speichern, der zusammen mit dem
MPU oder einem im MPU enthaltenen Speicher in der Halbleitervorrichtung
enthalten ist.
-
In
einem solchen Fall muss jedoch die Halbleitervorrichtung ROMs individuell
vorbereiten, die darin die Steuerprogramme entsprechend dem Vorhandensein
oder Nichtvorhandensein eines Vorsehens einer jeweiligen peripheren
Vorrichtung oder die Spezifikationen der peripheren Vorrichtungen
speichern. Somit wird die Herstellung der Halbleitervorrichtung
komplex.
-
Insbesondere
dann, wenn die Steuerprogramme in den Speicher gelegt sind, der
im MPU enthalten ist, müssen
Photomasken zum Herstellen des MPU für alle Typen von Steuerprogrammen
vorbereitet werden, die im eingebauten Speicher gespeichert sind.
Somit wird der MPU nicht nur bezüglich
einer Fertigungskomplexität
größer, sondern
werden auch die Kosten zu seiner Herstellung höher.
-
Es
ist aufgrund der Tatsache, dass ihre Herstellung komplex wird, auch
schwer, die Halbleitervorrichtung in Masse herzustellen.
-
US-A-5325513
beschreibt eine Datenverarbeitungsvorrichtung zum selektiven Zugreifen
auf eine Vielzahl von unterschiedlichen Typen von Objekteinrichtungen.
Die Vorrichtung erzeugt ein Zugriffssteuersignal und Identifizierungsdaten,
die einen der unterschiedlichen Typen von Objekteinrichtungen darstellen,
auf die zuzugreifen ist. Eine Bestimmungseinrichtung für ein Objekt,
auf das zuzugreifen ist, bestimmt den Typ von Objekteinrichtungen,
auf die zuzugreifen ist, gemäß den Identifizierungsdaten.
Die Vorrichtung enthält
eine Steuersignal-Erzeugungseinrichtung,
die ein Steuersignal erzeugt, das durch den Typ von Objekteinrichtung
erkennbar ist, auf die zuzugreifen ist, und dieses Steuersignal
zu einer oder mehreren der Objekteinrichtungen, auf die zugegriffen
werden kann, liefert, um zu veranlassen, dass durch die Datenverarbeitungseinrichtung
nur auf diese Objekteinrichtungen zugegriffen werden kann.
-
Angesichts
der vorangehenden Probleme ist es eine Aufgabe der vorliegenden
Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die die Komplexität ihrer
Herstellung, eine Erhöhung
bezüglich
ihrer Kosten und Schwierigkeiten be züglich ihrer Massenherstellung überwinden
und deren Herstellung ungeachtet von Spezifikationen einer peripheren
Vorrichtung gemeinsam ausgeführt
werden kann.
-
Es
ist eine weitere Aufgabe der vorliegenden Erfindung, die obige Aufgabe
zu realisieren, ohne eine spezielle Konfiguration zu der Halbleitervorrichtung
hinzuzufügen.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Gemäß einem
Aspekt der vorliegenden Erfindung ist ein Verfahren zum Identifizieren
einer peripheren Vorrichtung, die in einer Halbleitervorrichtung
verwendet wird, welche mit einem Mikroprozessor ausgestattet ist
und die periphere Vorrichtung hat, die an den Mikroprozessor bei
wenigstens einem ersten und einem zweiten Verbindungsanschluss elektrisch
angeschlossen werden und Operationen in Kooperation mit dem Mikroprozessor
ausführen
kann, mit den folgenden Schritten zur Verfügung gestellt:
einem Schritt
zum Speichern eines Identifikationsprogramms zum Identifizieren
der in der Halbleitervorrichtung verwendeten peripheren Vorrichtung
in einem ersten Speicher;
einem Schritt zum jeweiligen Ausgeben
von Signalen zum ersten und zum dritten Verbindungsanschluss;
einem
Schritt zum jeweiligen Empfangen von vom zweiten und vom vierten
Verbindungsanschluss ausgegebenen Signalen;
einem Schritt zum
Vergleichen des im Ausgabeschritt ausgegebenen Signals und des im
Empfangsschritt empfangenen Signals;
einem Schritt zum Identifizieren
der peripheren Vorrichtung in Reaktion auf das im Vergleichsschritt
erhaltene Vergleichsergebnis; und
einem Schritt zum Speichern
des Identifikationsergebnisses in einem zweiten Speicher.
-
Weiterhin
enthält
die Halbleitervorrichtung, um die obigen Aufgaben zu erreichen,
eine erste Einrichtung zum jeweiligen Ausgeben der Signale zum ersten
und zum dritten Verbindungsanschluss, eine zweite Einrichtung zum
jeweiligen Empfangen der vom zweiten und vom vierten Verbindungsanschluss ausgegebenen
Signale, eine Vergleichseinrichtung zum Vergleichen des von der
ersten Einrichtung ausgegebenen Signals und des von der zweiten
Einrichtung empfangenen Signals und eine Identifizierungseinrichtung
zum Identifizieren der peripheren Vorrichtung in Reaktion auf das
Vergleichsergebnis durch die Vergleichseinrichtung.
-
Um
die obigen Aufgaben zu erreichen, führt darüber hinaus die Vergleichseinrichtung
Vergleiche zwischen den Signalen bei dem ersten dem zweiten Verbindungsanschluss
und zwischen den Signalen bei dem dritten und dem vierten Verbindungsanschluss
durch und identifiziert die Identifizierungseinrichtung den Typ
von peripherer Vorrichtung, die in der Halbleitervorrichtung installiert
ist, aus den Ergebnissen von Vergleichen durch die Vergleichvorrichtung.
-
Typische
von verschiedenen Erfindungen der vorliegenden Anmeldung sind kurz
gezeigt worden. Jedoch werden die verschiedenen Erfindungen der
vorliegenden Anmeldung und spezifische Konfigurationen von diesen
Erfindungen aus der folgenden Beschreibung verstanden werden.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Während die
Beschreibung mit Ansprüchen schließt, die
den Gegenstand besonders herausstellen und eindeutig beanspruchen,
der als die Erfindung angesehen wird, wird geglaubt, dass die Erfindung,
die Aufgaben und Merkmale der Erfindung und weitere Aufgaben, Merkmale
und Vorteile davon besser aus der folgenden Beschreibung verstanden
werden, genommen in Zusammenhang mit den beigefügten Zeichnungen, wobei:
-
1 ein
Blockdiagramm ist, das die Konfiguration einer Halbleitervorrichtung
gemäß einem ersten
Ausführungsbeispiel
der vorliegenden Erfindung zeigt;
-
2 ein
schematisches Diagramm ist, das einen Speicherbereich darstellt,
der innerhalb eines ROM 3 definiert ist, der ein Identifikationsprogramm und
Steuerprogramme darin speichert;
-
3 ein
Ablaufdiagramm zum Beschreiben der Inhalte einer Ausführung des
in 2 gezeigten Identifikationsprogramms ist;
-
4 ein
schematisches Blockdiagramm ist, das eine Halbleitervorrichtung
zeigt, die nicht mit einer peripheren Vorrichtung ausgestattet ist;
-
5 ein
Diagramm ist, das schematisch die Konfiguration eines in 1 gezeigten
MPU 1 zeigt;
-
6 ein
Blockdiagramm ist, das die Konfiguration einer Halbleitervorrichtung
gemäß einem zweiten
Ausführungsbeispiel
der vorliegenden Erfindung darstellt;
-
7 ein
Ablaufdiagramm zum Beschreiben der Inhalte einer Ausführung eines
Identifikationsprogramms ist, das die Konfiguration der Halbleitervorrichtung
gemäß dem zweiten
Ausführungsbeispiel der
vorliegenden Erfindung identifizieren kann; und
-
8 ein
Ablaufdiagramm zum Beschreiben der Auswahl eines Steuerprogramms
unter Verwendung des Identifikationsergebnisses ist.
-
DETAILLIERTE BESCHREIBUNG
DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
-
Hierin
nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden
Erfindung detailliert unter Bezugnahme auf die beigefügten Zeichnungen
beschrieben werden.
-
1 ist
ein Blockdiagramm, das die Struktur einer Halbleitervorrichtung
gemäß einem
ersten Ausführungsbeispiel
zeigt. In 1 bezeichnen Bezugszeichen 1, 3, 5, 7, 9 und 10 jeweils
einen MPU, einen ROM, einen RAM, eine Vielzahl von Busleitungen,
ein I/O-Port und eine periphere Vorrichtung. Der ROM 3 wird
zum Speichern von Steuerprogrammen, eines Identifikationsprogramms,
etc. darin verwendet. Der RAM 5 wird zum Schreiben von
durch die Halbleitervorrichtung verarbeiteten Daten in ihn und zum
Lesen von ihnen aus ihm verwendet. Die Vielzahl von Busleitungen 7 ist
jeweils elektrisch an den MPU 1, den ROM 3 und
den RAM 5 angeschlossen und wird für den Transfer von Signalen
zwischen diesen verwendet. Das I/O-Port 9 wird zum Ausgeben von
von den Busleitungen 7 zur peripheren Vorrichtung 10 transferierten
Daten oder zum Empfangen von von der peripheren Vorrichtung 10 gesendeten Daten
darin und zum Transferieren von ihnen zu den Busleitungen 7 verwendet.
Beim vorliegenden Ausführungsbeispiel
ist die periphere Vorrichtung 10 ein nichtflüchtiger
Speicher vom fünfdrahtigen
Typ.
-
Ein
Dateneingabeanschluss D1 des nichtflüchtigen Speichers 10 ist
elektrisch an einen Anschluss 21 des I/O-Ports 9 angeschlossen.
Ein Datenausgabeanschluss DO ist elektrisch an einen Anschluss 22 des
I/O-Ports 9 angeschlossen. Ein Chipauswahlanschluss CS
ist elektrisch an einen Anschluss 23 des I/O-Ports 9 angeschlossen.
Ein Bereit/Besetzt-Anschluss R/B ist elektrisch an einen Anschluss 24 des
I/O-Ports 9 angeschlossen. Ein Taktanschluss CLK ist elektrisch
an einen Anschluss 25 des I/O-Ports 9 angeschlossen.
Daher kann der nichtflüchtige
Speicher 10 Daten zwischen dem nichtflüchtigen Speicher 10 und
dem MPU 1 oder ähnlichem über das
I/O-Port 9 transferieren. Hier hat der Ausdruck Daten die
Bedeutung von "Daten" einschließlich von
Steuersignalen, die zur Steuerung von verschiedenen Operationen
verwendet werden, sowie von Adressendaten und Verarbeitungsdaten, die
für eine
arithmetische Operation oder ähnliches verwendet
werden.
-
2 ist
ein schematisches Diagramm zum Beschreiben eines Speicherbereichs,
der innerhalb des ROM 3 definiert ist, in welchem das Identifikationsprogramm
und die Steuerprogramme gespeichert worden sind.
-
Ein
Steuerprogramm 1, das zur Steuerung entsprechend einem
Fall beabsichtigt ist, in welchem die periphere Vorrichtung der
nichtflüchtige
Speicher vom Fünfdrahttyp
ist, ist innerhalb des ROM 3 zwischen Adressen 10000 und
1FFFF gespeichert, wie es beispielsweise in 2 gezeigt
ist. Ein Steuerprogramm 2, das zur Steuerung entsprechend
einem Fall beabsichtigt ist, in welchem eine periphere Vorrichtung,
die später
zu beschreiben ist, ein nichtflüchtiger
Speicher vom Zweidrahttyp ist, ist innerhalb des ROM 3 zwischen
Adressen 20000 und 2FFFF gespeichert. Weiterhin ist ein Steuerprogramm 3,
das für
eine Steuerung entsprechend einem Fall beabsichtigt ist, in welchem
keine periphere Vorrichtung vorgesehen ist, innerhalb des ROM 3 zwischen Adressen
30000 und 3FFFF gespeichert. Darüber
hinaus ist ein Identifikationsprogramm zum Identifizieren der Spezifikationen
der peripheren Vorrichtung zwischen Adressen 40000 und 4FFFF gespeichert. Obwohl
die Steuerprogramme und das Identifikationsprogramm beim vorliegenden
Ausführungsbeispiel
in einem sequentiellen Bereich der Adressen 10000 bis 4FFFF gespeichert
sind, erfordern die Programme nicht notwendigerweise eine kontinuierliche Speicherung,
wenn es möglich
ist, eine Programmlesesteuerung durchzuführen.
-
3 ist
ein Ablaufdiagramm, das die Inhalte einer Ausführung des in 2 gezeigten
Identifikationsprogramms darstellt.
-
Wenn
eine Energieversorgung für
die Halbleitervorrichtung eingeschaltet wird und der MPU 1 rückgesetzt
wird, wird das Identifikationsprogramm aus dem ROM 3 durch
den MPU 1 gelesen und gemäß Anfangseinstelloperationen,
wie beispielsweise der Initialisierung des RAM 5 etc.,
ausgeführt.
-
Gemäß 3 startet
der MPU 1 zuerst die Ausführung des Identifikationsprogramms
als Schritt S1, wie es oben beschrieben ist. In einem Schritt S2 gibt
der MPU 1 Daten "1" zum Anschluss 21 des I/O-Ports 9 aus.
Die vom I/O-Port 21 gesendeten Daten werden zum Eingangsanschluss
D1 des nichtflüchtigen
Speichers 10 transferiert. In einem Schritt S3 bestätigt der
MPU 1, ob am Anschluss 22 des I/O-Ports 9 empfangene
Daten identisch zu den vom Anschluss 21 eingegebenen Daten
sind. In 1 ist der Anschluss 22 elektrisch
an den Ausgangsanschluss DO des nichtflüchtigen Speichers 10 angeschlossen
und sind dem nichtflüchtigen
Speicher 10 aufgrund der Zeit einer anfänglichen Einstellung noch keine
Ausgabeanweisungen zugeführt.
Daher wird eine instabile Ausgabe, wie z.B. eine Ausgabe, die zu
einem Zustand hoher Impedanz gebracht oder festgelegt ist, wie beispielsweise
Daten "0", vom Anschluss 22 ausgegeben.
Somit wird deshalb, weil der Zustand hoher Impedanz oder die Daten "0" am Anschluss 22 gehalten werden,
im Schritt S3 herausgefunden, dass die obigen Daten nicht mit den
vom Anschluss 21 eingegebenen Daten übereinstimmen. Somit wird der
nichtflüchtige
Speicher 10 derart erkannt oder identifiziert, dass er
als die periphere Vorrichtung angeschlossen worden ist, wie es in
einem Schritt S10 definiert wird. Die erkannte Information wird
in eine vorbestimmte Adresse im RAM 5 geschrieben.
-
Wie
es oben angegeben ist, sind am Anschluss 22 des I/O-Ports 9 empfangene
Daten als "0" oder als der Zustand
hoher Impedanz entsprechend der anfänglichen Ausgabe des nichtflüchtigen
Speichers 10 geschrieben worden. Wenn jedoch die am Anschluss 22 empfangenen
Daten "1" (wenn die anfängliche
Ausgabe des nichtflüchtigen
Speichers 10 "1" ist), stimmen die
vom Anschluss 21 eingegebenen Daten mit den am Anschluss 22 empfangenen Daten überein.
In diesem Fall geht der MPU 1 weiter zu einem Schritt S4.
Im Schritt S4 gibt der MPU 1 die Daten "0" zum
I/O-Port 9 ein. In einem Schritt S5 stellt der MPU 1 fest,
ob die am Anschluss 22 des I/O-Ports 9 empfangenen
Daten identisch zu den vom Anschluss 21 eingegebenen Daten
sind. Da die Daten "1" am Anschluss 21 empfangen
werden, stimmen die Daten "1" nicht mit den vom
Anschluss 21 eingegebenen Daten "0" über ein.
Daher führt
der MPU 1 die Verarbeitung des Schritts S10 durch, auf den
oben Bezug genommen ist.
-
Es
ist somit möglich,
zu erkennen, dass der nichtflüchtige
Speicher 10 als periphere Vorrichtung angeschlossen worden
ist.
-
Als
nächstes
wird der Fall beschrieben, in welchem eine Halbleitervorrichtung
nicht mit einer peripheren Vorrichtung ausgestattet ist. 4 ist
ein schematisches Blockdiagramm, das die Halbleitervorrichtung zeigt,
die nicht mit der peripheren Vorrichtung ausgestattet ist. In 4 sind
dieselben Elemente der Struktur wie diejenigen, die in 1 gezeigt
sind, durch dieselben Bezugszeichen identifiziert.
-
Gemäß 4 ist
die Halbleitervorrichtung durch Kurzschließen der Anschlüsse 21 und 22 eines I/O-Ports 9 und
seiner Anschlüsse 23 und 24 und durch
Vorsehen von elektrischen Verbindungen zwischen den Anschlüssen 21 und 22 und
zwischen den Anschlüssen 23 und 24 charakterisiert.
Daher werden dann, wenn auf eine Ausführung des in 3 gezeigten
Identifikationsprogramms hin (Schritte S2 und S4) Daten "1" und Daten "0" vom
Anschluss 21 eingegeben werden, sie zum Anschluss 22 zugeführt. Somit
stimmen die vom Anschluss 21 eingegebenen Daten mit den
am Anschluss 22 empfangenen Daten überein (Schritt S3 und S5).
Gleichermaßen werden
darauf folgend die Daten "1" vom Anschluss 23 eingegeben
(Schritt S6). Weiterhin wird eine Feststellung diesbezüglich durchgeführt, ob
die vom Anschluss 23 eingegebenen Daten mit am Anschluss 24 empfangenen
Daten übereingestimmt
haben (Schritt S7). Darüber
hinaus werden die Daten "0" vom Anschluss 23 eingegeben
(Schritt S8) und wird eine Feststellung diesbezüglich durchgeführt, ob
die vom Anschluss 23 eingegebenen Daten mit den am Anschluss 24 empfangenen
Daten übereingestimmt haben
(Schritt S9). Da die Übereinstimmung
selbst bei dieser Übereinstimmungsfeststellung
erfasst wird, kann der MPU 1 einen Prozess des Schritts
S11 erkennen, d.h. erkennen, dass die Halbleitervorrichtung nicht
mit der peripheren Vorrichtung ausgestattet ist. Diese erkannte
Information wird in eine vorbestimmte Adresse eines RAM 5 geschrieben.
-
Somit
können
die Spezifikationen (das Vorhandensein oder Nichtvorhandensein der
peripheren Vorrichtung bis zur obigen Beschreibung) der peripheren
Vorrichtung durch Ausführen
des Identifikationsprogramms festgestellt werden und kann seine festgestellte
Information gespeichert werden.
-
Nun
benötigt
die Ausführung
der Identifikationsprogramme wenigstens eine Einrichtung (Schritte S2,
S4, S6 und S8) zum Erzeugen der Daten "1" und "0" an den Anschlüssen 21 und 23 und
zum Ausgeben von ihnen daraus, eine Einrichtung (Schritt S3, S5,
S7 und S9) zum Empfangen von von den Anschlüssen 22 und 24 ausgegebenen
Daten und zum Vergleichen der empfangenen Daten mit den von den Anschlüssen 21 und 23 eingegebenen
Daten, eine Einrichtung (Schritte S10 und S11) zum Identifizieren der
Spezifikationen der peripheren Vorrichtung gemäß dem Vergleichsergebnis und
zum Ausgeben der identifizierten Information daraus und eine Einrichtung
(Schritte S10 und S11) zum Durchführen einer Steuerung in Bezug
auf das Schreiben der identifizierten Information in einen vorbestimmten
Speicher. Diese Einrichtungen können
als spezielle Konfigurationen vorbereitet werden. Wenn jedoch die
Funktion des MPU 1 verwendet wird, dann können alle
Operationen von diesen realisiert werden.
-
5 zeigt
schematisch die Struktur des MPU 1. Der MPU 1 wird
unter Verwendung der 5 beschrieben werden. Bezugszeichen 51, 53, 55, 57, 59 und 61 bezeichnen
jeweils eine Ablauffolgesteuerung, eine Arithmetikeinheit, eine
Zeitgabesteuerung, eine Registereinheit, eine andere Vorrichtung,
wie beispielsweise einen Eingabe/Ausgabe-Puffer, der elektrisch
an Busleitungen 7 angeschlossen ist, um den Transfer von
Daten zwischen dem Eingabe/Ausgabe-Puffer und dem ROM 3 oder ähnlichem
durchzuführen,
und eine interne Busleitung.
-
Die
Ablauffolgesteuerung 51 decodiert gelesene Programme, wie
beispielsweise ein Identifikationsprogramm, Steuerprogramme, etc.,
um Signale zum Steuern der Operation von anderen Konfigurationen
oder Komponenten zu erzeugen. Die Arithmetikeinheit 53 führt arithmetische
Operationen an verschiedenen Daten durch. Die Zeitgabesteuerung 55 empfängt ein
Taktsignal und ähnliches
darin, um eine Zeitgabe zu steuern, die zum Aktivieren der jeweiligen
Komponenten geliefert wird. Die Registereinheit 57 hat
eine Vielzahl von Registern zum Speichern von Daten oder ähnlichem
darin, die für
die arithmetischen Operationen oder ähnliches verwendet werden.
Die interne Busleitung 61 wird zum Transferieren von Daten
zwischen den jeweiligen Einheiten verwendet, auf die oben Bezug
genommen ist.
-
Im
MPU 1, der aufgebaut ist, wie es oben beschrieben ist,
decodiert die Ablauffolgesteuerung 51 das Identifikationsprogramm.
Die jeweiligen Komponenten werden jeweils basierend auf dem Ergebnis einer
Decodierung gesteuert. Beispielsweise werden die zwei Register der
Registereinheit 57 als die Einrichtung zum Erzeugen der
Daten "1" und "0" an den Anschlüssen 21 und 23 und
zum Ausgeben von ihnen verwendet. Die Daten "1" und "0" werden jeweils in den zwei Registern
gespeichert. Die gespeicherten Daten können zu der Busleitung 7 entsprechend
dem Anschluss 21 oder 23 von dem Eingabe/Ausgabe-Puffer 59 zugeführt werden.
Weiterhin wird die Arithmetikeinheit 53 als die Einrichtung
zum Durchführen
eines Vergleichs zwischen den von den Anschlüssen 21 und 23 eingegebenen
Daten verwendet. Beim vorliegenden Ausführungsbeispiel führt die Arithmetikeinheit 53 eine
Additionsoperation durch, weil das Additionsergebnis "2" oder "0" wird,
wenn beispielsweise die von den Anschlüssen 21 und 23 eingegebenen
Daten miteinander übereinstimmen. Das
Ergebnis einer Addition kann als das Vergleichsergebnis verwendet
werden. Unter Verwendung von beispielsweise den Registern der Registereinheit 57 als
die Einrichtung zum Identifizieren der Spezifikationen der peripheren
Vorrichtung gemäß dem Vergleichsergebnis
und zum Ausgeben von Information über ihre Identifikation daraus
und die Einrichtung zum Steuern der Identifikationsinformation,
um in einen vorbestimmten Speicher geschrieben zu werden, gibt die
Ablauffolgesteuerung 51 Steuersignale gemäß den Additionsergebnissen
der in den Registern gespeicherten Daten aus. Jeweilige Identifikationsinformation
kann in den Registern der Registereinheit 57 gespeichert
werden, zu welchen gelesene Anweisungen gemäß den Steuersignalen zugeteilt werden.
Schreibanweisungen zum RAM 5 werden in Reaktion auf die
Ausgabe eines jeweiligen Steuersignals durchgeführt. In diesem Fall ist es
nötig,
eine jeweilige Zieladresse im RAM 5 zu steuern, um die Information
darauf zu schreiben, so dass eine vorbestimmte Adresse dorthin im
Voraus zugeteilt ist. Es muss nicht gesagt werden, dass jede Adresse
in ihrem entsprechenden Register oder ähnlichem gespeichert werden
kann.
-
Wie
es oben beschrieben ist, kann das Identifikationsprogramm ohne die
Notwendigkeit zum Vorsehen einer speziellen Konfiguration für das Identifikationsprogramm
ausgeführt
werden. Die Operation jedes Teils im MPU 1 ist dafür anhand
eines Beispiels beschrieben und ist nicht notwendigerweise darauf
beschränkt.
-
Eine
Halbleitervorrichtung, die mit einer peripheren Vorrichtung ausgestattet
ist, die bezüglich Spezifikationen
von den obigen unterschiedlich ist, wird als nächstes als zweites Ausführungsbeispiel unter
Bezugnahme auf 6 beschrieben werden.
-
Gemäß 6 ist
die Halbleitervorrichtung dadurch charakterisiert, dass ein nichtflüchtiger
Speicher 20 vom Zweidrahttyp elektrisch an ein I/O-Port 9 als
die periphere Vorrichtung angeschlossen ist. Das bedeutet, dass
zwei Anschlüsse
entspre chend einem Anschluss für
einen seriellen Takt SCLK und einem Anschluss für serielle Daten SDATA, die
bei dem nichtflüchtigen
Speicher 20 verwendet sind, jeweils elektrisch an Anschlüsse 21 und 22 des
I/O-Ports 9 angeschlossen sind. Daher sind die Anschlüsse 23 und 24 kurzgeschlossen.
-
Ein
auf 6 basierender Identifizierungsprozess wird unter
Verwendung eines in 7 gezeigten Ablaufdiagramms
beschrieben werden. Schritte S31 bis S35 sind gleich den in 3 gezeigten
Schritten S1 bis S5. Bis beispielsweise zum Schritt S35 ist die
vorliegende Halbleitervorrichtung nicht von einer solchen unterscheidbar,
an welche der nichtflüchtige
Speicher 10 vom Fünfdrahttyp,
wie die in 1 gezeigte periphere Vorrichtung,
angeschlossen ist. Darauf folgend werden Daten "1" oder Daten "0" zum Anschluss 23 eingegeben
(Schritte S36 und S38). Weiterhin werden die vom Anschluss 23 eingegebenen
Daten mit am Anschluss 24 empfangenen Daten verglichen,
und es wird bestimmt, ob sie miteinander übereinstimmen (Schritte S37
und S39). Es ist somit möglich,
eine Unterscheidung zu ziehen bzw. abzuleiten, ob der nichtflüchtige Speicher
entsprechend der peripheren Vorrichtung zum Fünfdraht- oder Zweidrahttyp
gehört.
Das bedeutet, dass deshalb, weil die Anschlüsse 23 und 24 im
Fall des Zweidrahttyps kurzgeschlossen sind, das Ergebnis einer Übereinstimmung
in den Schritten S37 und S9 genauso erhalten wird. Somit werden
ein Prozess eines Schritts S42 und ein Prozess eines Schritts S40
jeweils im Fall des Zweidrahttyps und des Fünfdrahttyps ausgeführt. Weiterhin
wird dann, wenn die Halbleitervorrichtung nicht mit der peripheren
Vorrichtung ausgestattet ist, ein Prozess eines Schritts S41 ausgeführt. In
den Prozessen der Schritte S40 bis S42 werden Daten, die jeweils
das Identifikationsergebnis anzeigen, jeweils in vorbestimmte Adressen in
einem RAM 5 geschrieben. Wenn beispielsweise die periphere
Vorrichtung der nichtflüchtige
Speicher vom Fünfdrahttyp
ist und der nichtflüchtige
Speicher vom Zweidrahttyp nicht vorgesehen ist, können Daten "11 ", Daten "01" und Daten "00" in ihre entsprechenden
Adressen als Daten entsprechend den Identifikationsergebnissen geschrieben
werden.
-
Eine
spezielle Konfiguration kann genauso für einen beim zweiten Ausführungsbeispiel
verwendeten Identifizierungsprozess vorbereitet werden. Es muss
jedoch nicht gesagt werden, dass deshalb, weil der Identifizierungsprozess
aus Prozessschritten gleich denjenigen, die beim ersten Ausführungsbeispiel
verwendet werden, zusammengesetzt ist, der Identifizierungsprozess
basierend auf einer Konfiguration ausgeführt werden kann, die der MPU 1 hat.
-
Die
Auswahl von Steuerprogrammen unter Verwendung des Identifikationsergebnisses
wird nun unter Verwendung eines in 8 gezeigten
Ablaufdiagramms beschrieben werden.
-
Diese
Verarbeitung wird durch den MPU 1 dann ausgeführt, wenn
beispielsweise der Zugriff auf die periphere Vorrichtung erforderlich
ist. Wenn beurteilt oder bestimmt wird, dass der Zugriff auf die
periphere Vorrichtung erforderlich ist (Schritt S51), dann wird
Identifikationsinformation aus dem RAM 5 gelesen (Schritt
S52). Es wird bestimmt, ob die Identifikationsinformation Daten "00" oder Daten "01" entspricht (Schritte
S53 und S54). Wenn gefunden wird, dass die Identifikationsinformation
Daten "00" entspricht, dann
wird ein zwischen den Adressen 30000 und 3FFFF in einem ROM 4 gespeichertes
Steuerprogramm 3 gelesen (Schritt S55). Wenn andererseits
herausgefunden wird, dass die Identifikationsinformation die Daten "01" entspricht, dann
wird ein zwischen Adressen 20000 und 2FFFF im ROM 4 gespeichertes
Steuerprogramm 2 gelesen (Schritt S56). Wenn herausgefunden
wird, dass die Identifikationsinformation nicht zu den beiden Daten "00" und "01" gehört, dann
wird ein zwischen Adressen 10000 und 1FFFF im ROM 4 gespeichertes
Steuerprogramm 1 gelesen (Schritt S57). Somit kann der MPU 1 einen
Zugriff auf die periphere Vorrichtung basierend auf einem jeweiligen
Steuerprogramm entsprechend den Spezifikationen der peripheren Vorrichtung
erhalten. Wenn die periphere Vorrichtung nicht vorgesehen ist, wie
z.B. dann, wenn der ROM 4 als Alternative verwendet werden
kann, ohne die periphere Vorrichtung vorzusehen, erhält der MPU 1 selbst
dann, wenn eine Zugriffsanforderung auf die periphere Vorrichtung
durchgeführt
wird, einen Zugriff auf den ROM 4.
-
Übrigens
können
die Programme, die für
die Auswahlverarbeitung verwendet werden, beispielsweise im ROM 4 gespeichert
werden. Weiterhin kann eine spezielle Verbindungseinrichtung für die Auswahloperation
der Steuerprogramme unter Verwendung des Identifikationsergebnisses
zur Verfügung gestellt
werden. Jedoch dann, wenn eine mit einer Vergleichsfunktion und
einer Lesefunktion verwendet wird, kann eine Steuerverarbeitung
auf eine Weise ausgeführt
werden, die gleich dem Identifikationsprogramm ist. Es muss daher
nicht gesagt werden, dass der MPU 1 seine Verarbeitung
als Alternative ausführen
kann, wie es oben beschrieben ist.
-
Gemäß dem ersten
und dem zweiten Ausführungsbeispiel
werden, wie es oben beschrieben worden ist, Steuerprogramme für eine periphere
Vorrichtung, für
wel che erwartet wird, dass sie auf einem ROM einer Halbleitervorrichtung
im Voraus installiert werden (einschließlich dessen, dass sie nicht
darauf installiert werden), vorbereitet. Weiterhin können ein Prozess
zum Identifizieren der Spezifikationen der peripheren Vorrichtung
und ein Prozess zum Lesen eines vorbestimmten Steuerprogramms aus
dem Identifikationsergebnis auf einfache Weise durchgeführt werden.
Somit ist es selbst dann, wenn die Halbleitervorrichtung mit peripheren
Vorrichtungen von irgendwelchen Spezifikationen ausgestattet ist, unnötig, eine
Steuerung über
die Speicherung ihrer entsprechenden Steuerprogramme durchzuführen. Somit
kann verhindert werden, dass die Halbleitervorrichtung bezüglich einer
Herstellungskomplexität größer wird.
-
Insbesondere
dann, wenn Steuerprogramme innerhalb eines Speichers vorbereitet
werden, der in einem MPU enthalten ist, kann eine Photomaske zum
Herstellen des MPU von einem Typ sein. Es ist somit möglich, eine
Kostenerhöhung
zu reduzieren.
-
Aufgrund
der oben beschriebenen Effekte können
die herkömmlichen
Probleme selbst in dem Fall einer Massenfertigung gelöst werden.
-
Übrigens
ist die vorliegende Erfindung nicht notwendigerweise auf die Operationen
der vorgenannten Ausführungsbeispiele
und die Funktionen der jeweiligen Halbleitervorrichtungen beschränkt. Beim
ersten Ausführungsbeispiel
wird beispielsweise das Identifikationsprogramm gemäß den Schritten S1
bis S11 ausgeführt,
wie sie in 3 gezeigt sind. Wenn es jedoch
erwünscht
ist, nur das Vorhandensein oder Nichtvorhandensein eines Vorsehens der
peripheren Vorrichtung zu erkennen, dann müssen die Schritte S6 bis S9
nicht durchgeführt
werden. Wenn eine periphere Vorrichtung, die an die Verbindungsanschlüsse 21 bis 24 des
I/O-Ports 9 angeschlossen ist, angenommen wird, dann kann
die Vorbereitung der Schritte S6 bis S9 für eine Feststellung verwendet
werden, ob die periphere Vorrichtung richtig an das I/O-Port 9 angeschlossen
ist.
-
Wie
es oben beschrieben worden ist, kann deshalb, weil die Halbleitervorrichtung
das entsprechende Steuerprogramm ungeachtet des Vorhandenseins oder
Nichtvorhandenseins eines Vorsehens der peripheren Vorrichtung auswählt, die
Komplexität
ihrer Herstellung vermieden werden.
-
Da
es unnötig
ist, eine spezielle Schaltungskonfiguration für die oben beschriebenen Operationen
vorzubereiten, kann verhindert werden, dass das Ausmaß der Halbleitervorrichtung
größer wird.
-
Weiterhin
ist es deshalb, weil die Halbleitervorrichtung das entsprechende
Steuerprogramm ungeachtet des Vorhandenseins oder Nichtvorhandenseins
und von Spezifikationen der peripheren Vorrichtung auswählt, möglich, zu
verhindern, dass die Herstellung der Halbleitervorrichtung komplex wird.
-
Während die
vorliegende Erfindung unter Bezugnahme auf die illustrativen Ausführungsbeispiele
beschrieben worden ist, soll diese Beschreibung nicht in einem beschränkenden
Sinn gedacht sein. Verschiedene Modifikationen der illustrativen Ausführungsbeispiele
sowie andere Ausführungsbeispiele
der Erfindung werden Fachleuten auf dem Gebiet bei Bezugnahme auf
diese Beschreibung offensichtlich werden. Es wird daher erwartet,
dass die beigefügten
Ansprüche
irgendwelche solche Modifikationen oder Ausführungsbeispiele schützen, wie sie
unter den wirklichen Schutzumfang der Erfindung fallen.