CN1166652A - 半导体器件中用的识别外围设备的方法 - Google Patents
半导体器件中用的识别外围设备的方法 Download PDFInfo
- Publication number
- CN1166652A CN1166652A CN97109743A CN97109743A CN1166652A CN 1166652 A CN1166652 A CN 1166652A CN 97109743 A CN97109743 A CN 97109743A CN 97109743 A CN97109743 A CN 97109743A CN 1166652 A CN1166652 A CN 1166652A
- Authority
- CN
- China
- Prior art keywords
- peripherals
- signal
- semiconductor devices
- splicing ear
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/54—Link editing before load time
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Semiconductor Integrated Circuits (AREA)
- Stored Programmes (AREA)
- Microcomputers (AREA)
- Storage Device Security (AREA)
Abstract
准备和执行要安装的外围设备的控制程序、用来识别外围设备规格的识别程序和用来按照识别结果选择相应的控制程序的程序。这样,由于无需仅仅管理相应的控制程序、而在半导体器件中存储外围设备的每一种规格,所以,可避免增大半导体器件制造的复杂性。
Description
本发明涉及具有微处理器(以下称MPU)的半导体器件,更具体地说涉及一种识别诸如非易失存储器等电连接到半导体器件的输入/输出口(以下称I/O口)的外围设备规格的方法。
除了用来在其中存储控制程序的只读存储器(以下称ROM)和用来将处理数据写入其中并从其中读出的随机存储器(以下称RAM)之外,在设有最近的MPU的半导体器件中还安装外围设备,使得扩展和其他处理操作可以与MPU协同进行。外围设备通过半导体器件的I/O口电连接到MPU等。人们对外围设备提供了各种规格。即使在,例如,相当于一种外围设备的非易失存储器的情况下,已知就有两种类型:一种用作双线类型,其中外围设备电连接到MPU的两个连接端子,另一种用作五线类型,其中外围设备电连接到MPU的五个连接端子。这样,由于设置在半导体器件中的外围设备在规格上彼此不同(在连接端子数目上),所以必须为它们的外围设备准备或提供控制程序。另外,还有不装设外围设备的,所以也要为它准备控制程序。
这样的控制程序要存储在和MPU一起设置在半导体器件中的ROM中,或设置在MPU内的存储器中。
但是,在这样的情况下,半导体器件必须根据每种外围设备的是否装设或外围设备的规格单独地准备存储相应控制程序的ROM。这样,半导体器件的制造就变得复杂了。
尤其是当控制程序设置在MPU内置的存储器之中时,必须针对要存入内置式存储器内的每一种控制程序准备用来制造MPU的光掩模。这不仅增大了MPU制造的复杂性,而且还提高了生产成本。
另外,由于半导体器件的制造变得复杂了,半导体器件就难以大规模生产。
鉴于上述问题,本发明的一个目的是提供一种能够克服制造的复杂性、成本提高及大规模生产困难等问题、并且尽管外围设备的规格不同仍能按共同的方法制造的半导体器件。
本发明的另一个目的是不给半导体器件增加专门电路就能实现上述目的。
按照本发明的一个方面,为了达到上述目的,提供一种识别半导体器件所用外围设备的方法。所述半导体器件装有微处理器,并具有能够至少在第一和第二连接端子电连接到微处理器并协同微处理器执行操作的外围设备。所述方法包括下列步骤:
第一步,从第一存储器读出识别外围设备用的识别程序;
第二步,向第一连接端子输出信号;
第三步,接收从第二连接端子输出的信号;
第四步,比较第二步输出的信号和第三步接收的信号;
第五步,根据第四步获得的比较结果识别外围设备;以及
第六步,将识别结果存入其中。
另外,为了达到上述目的,半导体器件包括:向第一连接端子输出信号的第一装置;接收从第二连接端子输出的信号用的第二装置;用来比较第一装置输出的信号与第二装置输出的信号的比较装置;以及根据比较装置的比较结果识别外围设备用的识别装置。
此外,为了达到上述目的,第一装置、第二装置、比较装置和识别装置构造成微处理器。
按照本发明的另一个方面,为了达到上述目的,提供一种识别半导体器件中用的外围设备的方法,所述半导体器件装有微处理器,并具有能够至少在第一至第四连接端子与微处理器电连接,并能与微处理器协同操作的按照其规格安装的外围设备,所述方法包括下列步骤:
将识别外围设备用的程序存储在第一存储器的步骤;
分别向第一和第三连接端子输出信号的步骤;
分别接收从第二和第四连接端子输出的信号的步骤;
将输出步骤所输出的信号与接收步骤所接收的信号加以比较的步骤;
根据比较步骤所得的比较结果识别外围设备的步骤;以及
把识别结果存储在第二存储器的步骤。
另外,为了达到上述目的,半导体器件具有分别向第一和第三连接端子输出信号用的第一装置、分别接收从第二和第四连接端子输出的信号的第二装置、比较第一装置输出的信号和第二装置接收的信号的比较装置,以及根据比较装置的比较结果识别外围设备的识别装置。
另外,为了达到上述目的,所述比较装置进行第一和第二连接端子信号之间的比较及第三和第四连接端子信号之间的比较,而所述识别装置根据所述比较装置的比较结果识别外围设备的类型。
已经简要地说明了本申请的各种发明中的典型的几种。但是,从下面的描述中将会明白本申请的各种发明和这些发明的特定的结构。
虽然在后附的权利要求书中具体地指出本发明的主题并明确地提出对本发明的权利要求,相信参照以下结合附图的说明,对本发明、本发明的目的和特征以及其他目的、特征和优点将会有更好的理解。附图中:
图1是表示按照本发明的第一实施例的半导体器件的结构的方框图;
图2是举例说明存储识别程序和控制程序的ROM3中定义的存储区的示意图;
图3是描述图2所示识别程序的执行内容的流程图;
图4是表示未装备外围设备的半导体器件的示意方框图;
图5是表示图1所示MPU的结构的示意图;
图6是举例说明按照本发明第二实施例的半导体器件的结构的方框图;
图7是描述能够识别按照本发明第二实施例的半导体器件的结构的识别程序的执行内容的流程图;以及
图8是说明利用识别结果选择控制程序的过程的流程图。
下面将参照附图详细地描述本发明的各个最佳实施例。
图1是说明根据第一实施例的半导体器件的结构的方框图。在图1中,标号1,3,5,7,9和10分别指的是MPU,ROM,RAM,多根总线、I/O端口和外围设备。ROM3用来存储控制程序、识别程序等。RAM5用来让半导体器件将处理数据写入其中,并从其中读出。多条总线7分别电连接到MPU1,ROM3和RAM5,并用来在它们之间传输信号。I/O端口9用来把来自总线7的数据输出到外围设备10,或接收从外围设备10送来的数据,并将其传输到总线上。在本实施例中,外围设备是五线型的非易失存储器。
非易失存储器10的数据输入端子DI电连接到I/O端口9的端子21。数据输出端子DO电连接到I/O端口9的端子22。芯片选择端子CS电连接到I/O端口9的端子23。就绪/忙端子R/B电连接到I/O端口9的端子24。时钟端子CLK电连接到I/O端口9的端子25。因此,非易失存储器10可以在非易失存储器10与MPU之间或通过I/O端口9等传输数据。在这里,数据一词是包括用来控制各种操作的控制信号以及地址数据和算术运算等用的处理数据。
图2是说明其中存储了识别程序和控制程序的ROM3中定义的存储区的示意图。
举例来说,如图2所示,准备用来控制对应于外围设备是五线型非易失存储器的情况的控制程序1存储在ROM3中地址1000至1FFFF之间。准备用来控制对应于后面将描述的外围设备是双线型非易失存储器的情况的控制程序2存储在ROM3中地址20000至2FFFF之间。另外,准备用来控制对应于未装备外围设备的情况的控制程序3存储在ROM3中地址30000至3FFFF之间。另外,识别外围设备规格用的识别程序存储在地址40000和4FFFF之间。虽然在本实施例中,控制程序和识别程序存储在地址10000至4FFFF的顺序的区域中,但是,若能完成程序的读操作,这些程序不一定要连续存储。
图3是举例说明图2所示识别程序的执行内容的流程图。
给半导体器件加电而MPU复位时,识别程序被MPU1从ROM3中读出,并按照诸如RAM5初始化等初始设定操作被执行。
参照图3,如上所述,作为步骤S1,MPU1首先开始执行识别程序。在步骤S2上,MPU1向I/O端口21输出数据“1”。从I/O端口21送出的数据传输到非易失存储器10的输入端子DI。在步骤S3上,MPU判断在I/O端口22接收到的数据是否与从端子21输入的数据相同。在图1中,端子22电连接到非易失存储器10的输出端子DO,因为尚处于初始化设置阶段,非易失存储器10尚未得到输出指令。因此,从端子22输出一个不稳定的输出,亦即,进入高阻抗状态的输出或固定的诸如“0”的输出。这样,因为在端子22上保持高阻抗状态或数据“0”,所以上述数据被认为是与步骤S1上从端子21输入的数据不一致。于是,便如步骤S10所定义的,认为或者识别出非易失存储器10已经作为外围设备被连接了。识别出的信息写入RAM5的预定地址中。
如上所述,在I/O端口9端子22接收的数据已被描述为“0”或与非易失存储器10初始输出对应的高阻抗状态。但是,当从端子22接收的数据是“1”时(非易失存储器10初始输出是”1”时),从端子21输入的数据与从端子22接收的数据一致。在这种情况下,MPU1进到步骤S4,在步骤S4上,MPU1输入数据“0”到I/O端口22。在步骤S5上,MPU1证实在I/O端口9的端子22接收的数据与从端子21接收的数据一致。因为在端子21接收数据“1”,数据“1”是在端子21接收的,数据“1”与从端子21输入的数据“0”不一致。因此,MPU1完成上述步骤S10的处理。
因此,有可能识别出非易失存储器10已经作为外围设备被连接上了。
下面将描述半导体器件未装备外围设备的情况。图4是一个示意方框图,表示未装备外围设备的半导体器件。在图4中,与图1所示相同的结构元件标以相同的标号。
参照图4,所述半导体器件的特征在于I/O端口9的端子21与22和端子23与24短路,端子21与22之间和端子23与24之间设有电连接。因此,一旦执行图3所示识别程序,就从端子21输入数据“1”和数据“0”(步骤S2和S4),它们被送到端子22。这样,从端子21输入的数据与从端子22接收的数据一致(步骤S3和S5)。类似地,此后数据”1”从端子23输入(步骤S6)。另外,证实从端子23输入的数据与从端子24接收的数据是否一致(步骤S7)。另外,从端子23输入数据“0”(步骤S8),并证实从端子23输入的数据与从端子24接收的数据是否一致(步骤S9)。因为一旦这种一致性得到证实,就检测出所述配对,故MPU1可以识别步骤S11的过程,就是说,识别出半导体器件未装备外围设备。识别出的信息写入RAM5预定的地址。
这样,执行识别程序即可证实外围设备(外围设备存在或不存在)的规格,并可将证实的信息存储起来。
现在,识别程序的执行至少需要:用来在端子(步骤S2,S4,S6和S8)22和24上产生数据“1”和“0”并将这些数据从端子22和24输出的装置;用来接收从端子22和24输出的数据、并将接收的数据与从端子21和23输入的数据加以比较的装置(步骤S3,S5,S7和S9);用来按照比较结果识别外围设备规格(步骤S10和S11)并输出识别信息的装置;以及用来对把识别信息写入预定的存储器的操作进行控制的装置(步骤S10和S11)。这些装置可以做成一种专用的结构。但若利用MPU1的功能,则所有这些操作都能实现。
图5示意地表示MPU1的结构。现将利用图5描述MPU1。标号51,53,55,57,59和61分别指顺序控制器、算术运算单元、定时控制器、寄存器单元、诸如电连接到总线7以便在输入/输出缓冲器与ROM 3等之间进行数据传输的输入/输出缓冲器等其他设备,以及内部总线。
顺序控制器51对诸如识别程序、控制程序等读入的程序进行译码,以产生控制其他电路和元件操作的信号。算术运算单元53对各种数据进行算术运算。定时控制器55接收时钟等信号,以便控制用于激活各个组件的时序。寄存器单元57具有多个寄存器,用来存储算术运算等操作用的数据等。内部总线61用来在上述各单元之间传输数据。
在结构如上所述的MPU1中,顺序控制器51对识别程序进行译码。根据译码结果对各个组件分别进行控制。例如,寄存器单元57的两个寄存器用作在端子21和23上产生数据“1”和“0”并将其输出的装置。数据“1”和“0”分别存储在这两个寄存器中。所存数据可从输入/输出缓冲器59分别提供给与端子21或23对应的总线7。另外,算术运算单元53用作把从端子21或23输入的数据进行比较的装置。在本实施例中,例如,算术运算单元53进行加法运算,因为当从端子21和23输入的数据一致时,相加的结果变成“2”或“0”。相加结果可以用作比较结果。例如,利用寄存器单元57的寄存器作为根据比较结果识别外围设备规格,并输出关于其识别操作信息的装置,以及控制识别信息以便将其写入预定的存储器的装置,顺序控制器51根据所述寄存器存储的相加结果输出控制信号。各个识别信息可以存储在按照控制信号向其给出读指令的寄存器单元57的寄存器中。响应各个控制信号的输出给RAM5发出写指令。在这种情况下,需要控制RAM5中用来在其中写入信息各个目标地址,以便预先向其提供预定的地址。不用说,每个地址可以存储在相应的寄存器等中。
如上所述,无需为识别程序提供专门的电路,识别程序即能执行。可以为此目的而用举例的方法说明MPU1中的每一部分的操作,但不一定限制于此。
下面将参照图6作为第二实施例描述装备有规格不同于上述的外围设备的半导体器件。
参照图6,所述半导体器件的特征在于,双线型非易失存储器20作为外围设备电连接到I/O端口9。也就是说,对应于非易失存储器20中用的串行时钟端子SCLK和串行数据端子SDATA的两个端子,分别电连接到I/O端口9的端子21和22。因此,端子23和24短路。
现利用图7所示流程图描述基于图6的识别过程。步骤S31至S35与图3所示步骤S1至S5相似。例如,直至步骤S35,本发明的半导体器件与连接了五线型非易失存储器10的图1所示的外围设备是无法区别的。此后,向端子23输入数据“1”或“0”(步骤S36和S38)。另外,把从端子23输入的数据与在端子24上接收的数据加以比较,并判断它们是否一致(步骤S37和S39)。这样就有可能区分对应于外围设备的非易失存储器是属于五线型还是双线型。也就是说,既然在双线型的情况下端子23和24是短路的,即使在步骤S37和S39中也能得出一致的结果。这样在双线型和五线型的情况下,分别执行步骤S42的过程和S40的过程。另外,当半导体器件未装备外围设备时,执行步骤S41的过程。在步骤S40至S42的过程中,将各自表示识别结果的数据分别写入RAM5的预定地址中。当外围设备属于五线型非易失存储器和双线型非易失存储器以及未装备外围设备时,例如,可以将数据“11”、数据“01”和数据“00”,作为与识别结果对应的数据写入对应的地址。
对于第二实施例所用的识别过程也可以准备专门的电路。但是,不用说,既然识别过程包括类似于第一实施例用的过程步骤,识别过程也就可以根据MPU1所具有的结构执行。
现利用图8的流程图描述利用识别结果选择控制程序的过程。
例如,当需要访问外围设备时,这个过程可由MPU1执行。若判定需要访问外围设备(步骤S51),则从RAM5中读出识别信息(步骤S52)。判断识别信息是数据“00”还是“01”(步骤S53和S54)。若发现识别信息是数据“00”,则读出ROM4中地址30000和3FFFF之间的控制程序3(步骤S55)。另一方面。若发现识别信息是数据“01”,则读出ROM4中地址2000和2FFFF之间的控制程序2(步骤S56)。若发现识别信息不属于数据“00”和“01”,则读出ROM4中地址10000和1FFFF之间的控制程序1(步骤S57)。这样,基于每一个与外围设备的规格对应的控制程序,MPU1就能获得对外围设备的访问能力。未装备外围设备时,亦即,当未装备外围设备而用ROM4替代时,即使提出了访问外围设备的要求,MPU1也能获得对ROM4的访问能力。
顺便指出,用来选择处理过程的程序可以存储在,例如,ROM4中。另外,可以为利用识别结果选择控制程序的操作提供专门的连接装置。但若采用具有比较功能和读出功能的连接装置,则可以用类似于识别程序的方式执行控制过程。因此,不用说,作为替代方案,MPU1可以如上所述地执行它的处理操作。
如上所述,按照第一和第二实施例,在半导体器件的ROM中预先准备了预期会安装的外围设备(包括未装备外围设备)用的控制程序。另外,可以简单地进行识别外围设备规格的过程和根据识别结果读出预定的控制程序的过程。这样,即使半导体器件装备了任何一种规格的外围设备,也无需通过存储相应的控制程序来进行控制。这样,可以避免增大所述半导体器件的制造方面的复杂性。
具体地说,在与MPU相联系的存储器中准备控制程序时,制造MPU用的光学掩模就是一种类型。这样可以减小成本方面的提高。
由于上述效果,即使在大规模生产中,也能解决传统的问题。
顺便指出,本发明不一定限于上述实施例的操作和各个半导体器件的功能。例如,在第一实施例中,识别程序是按照图3步骤S1至S11执行的。但若只需要识别是否装备了外围设备,则可以不执行步骤S6至S9。如果外围设备是通过I/O端口连接到端子21至24的,则准备步骤S6至S9可以用来判断外围设备是否正确地连接到I/O端口上。
如上所述,无论是否装备了外围设备,半导体器件都可以选择相应的控制程序,因此可以避免制造的复杂性。
既然无需为上述操作准备专门的电路,也就可以防止半导体器件尺寸增大。
另外,无论是否装备了外围设备以及外围设备的规格如何,半导体器件都可以选择相应的控制程序,因此可以防止半导体器件的制造变得复杂。
尽管上面参照作为举例说明性质的实施例对本发明进行了描述,但是这些描述都不打算具有限制性的意义。对于本专业的技术人员来说,举例说明性的实施例显然可以作各种修改,本发明也可以有其他的实施例。因此,我们的意图是:后附的权利要求书将覆盖任何一种处于本发明的真实范围内的这样的修改或实施例。
Claims (8)
1.一种识别半导体器件中用的外围设备的方法,所述半导体器件装有微处理器并具有至少在第一和第二连接端子上电连接到所述微处理器上与所述微处理器协同执行操作的所述外围设备,所述方法的特征在于包括下列步骤:
第一步,从第一存储器读出识别所述外围设备用的识别程序;
第二步,向所述第一连接端子输出信号;
第三步,接收从所述第二连接端子输出的信号;
第四步,比较所述第二步输出的信号和所述第三步接收的信号;
第五步,根据所述第四步获得的比较结果识别所述外围设备;以及
第六步,在其中存储所述识别结果。
2.按照权利要求1的方法,其特征在于,其中所述半导体器件包括:向所述第一连接端子输出信号的第一装置;接收从所述第二连接端子输出的信号用的第二装置;用来比较所述第一装置输出的信号与所述第二装置接收的信号的比较装置;以及根据所述比较装置的比较结果识别所述外围设备用的识别装置。
3.按照权利要求2的方法,其特征在于,其中所述第一装置、所述第二装置、所述比较装置和所述识别装置构造成所述微处理器。
4.按照权利要求1的方法,其特征在于,其中所述微处理器响应识别所述外围设备的要求而完成识别所述外围设备的过程。
5.一种识别半导体器件中用的外围设备的方法,所述半导体器件装有微处理器并具有至少在第一至第四连接端子上电连接到所述微处理器上并与所述微处理器协同执行操作并按照其规格安装的所述外围设备,所述方法的特征在于包括下列步骤:
将用来识别所述半导体器件用的所述外围设备的识别程序存储在第一存储器的步骤;
分别向所述第一和第三连接端子输出信号的步骤;
分别接收从所述第二和第四连接端子输出的信号的步骤;
将所述输出步骤所输出的信号与所述接收步骤所接收的信号加以比较的步骤;
根据所述比较步骤所得的比较结果识别所述外围设备的步骤;以及
把识别结果存储在第二存储器的步骤。
6.按照权利要求5的方法,其特征在于,其中所述半导体器件具有分别向所述第一和第三连接端子输出信号用的第一装置、分别接收从所述第二和第四连接端子输出的信号的第二装置、比较所述第一装置输出的信号和所述第二装置接收的信号的比较装置,以及根据所述比较装置的比较结果识别所述外围设备的识别装置。
7.按照权利要求6的方法,其特征在于,其中所述比较装置进行所述第一和第二连接端子的信号之间的比较及所述第三和第四连接端子的信号之间的比较,而所述识别装置根据所述比较装置的比较结果识别所述外围设备类型。
8.按照权利要求5的方法,其特征在于,其中所述微处理器按照识别所述外围设备的要求,进行所述外围设备的识别过程。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP107233/96 | 1996-04-26 | ||
JP10723396A JP3673015B2 (ja) | 1996-04-26 | 1996-04-26 | 半導体装置における周辺デバイス識別方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1166652A true CN1166652A (zh) | 1997-12-03 |
Family
ID=14453872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97109743A Pending CN1166652A (zh) | 1996-04-26 | 1997-04-25 | 半导体器件中用的识别外围设备的方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6032254A (zh) |
EP (2) | EP0803802B1 (zh) |
JP (1) | JP3673015B2 (zh) |
KR (1) | KR100441533B1 (zh) |
CN (1) | CN1166652A (zh) |
CA (1) | CA2201201C (zh) |
DE (2) | DE69734910T2 (zh) |
SG (2) | SG88761A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7131056B2 (en) | 2002-02-01 | 2006-10-31 | Dr. Johannes Heidenhain Gmbh | Method for checking an interface |
CN103309822A (zh) * | 2012-03-08 | 2013-09-18 | 宏达国际电子股份有限公司 | 辨识系统和方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI980465A (fi) | 1998-02-27 | 1999-08-28 | Nokia Mobile Phones Ltd | Menetelmä palveluiden asentamiseksi |
US6393585B1 (en) | 1998-12-23 | 2002-05-21 | Scientific-Atlanta, Inc. | Method and apparatus for restoring operating systems in a set-top box environment |
US7551165B2 (en) * | 2004-03-12 | 2009-06-23 | International Business Machines Corporation | Updatable electronic labeling of electronic devices |
JP2006128975A (ja) * | 2004-10-28 | 2006-05-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
TWI459204B (zh) * | 2009-03-03 | 2014-11-01 | Htc Corp | 電子裝置、電子系統以及周邊裝置自動偵測與辨識方法 |
KR101139630B1 (ko) * | 2010-12-09 | 2012-05-30 | 한양대학교 산학협력단 | 식별키 생성 장치 및 방법 |
KR101118826B1 (ko) | 2011-02-15 | 2012-04-20 | 한양대학교 산학협력단 | 물리적 공격을 방어하는 암호화 장치 및 암호화 방법 |
KR102186475B1 (ko) | 2013-12-31 | 2020-12-03 | 주식회사 아이씨티케이 홀딩스 | 랜덤한 디지털 값을 생성하는 장치 및 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3881174A (en) * | 1974-01-18 | 1975-04-29 | Process Computer Systems Inc | Peripheral interrupt apparatus for digital computer system |
KR860007588A (ko) * | 1985-03-25 | 1986-10-15 | 미쓰다 가쓰시게 | 데이터 처리장치 |
US5325513A (en) * | 1987-02-23 | 1994-06-28 | Kabushiki Kaisha Toshiba | Apparatus for selectively accessing different memory types by storing memory correlation information in preprocessing mode and using the information in processing mode |
JP2896148B2 (ja) * | 1988-09-29 | 1999-05-31 | 株式会社東芝 | 制御情報のリードライト制御方式 |
US5430859A (en) * | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
US5345564A (en) * | 1992-03-31 | 1994-09-06 | Zilog, Inc. | Serial communication peripheral integrated electronic circuit that recognizes its unique address before the entire circuit is enabled |
US5603055A (en) * | 1994-01-27 | 1997-02-11 | Vlsi Technology, Inc. | Single shared ROM for storing keyboard microcontroller code portion and CPU code portion and disabling access to a portion while accessing to the other |
US5671413A (en) * | 1994-10-31 | 1997-09-23 | Intel Corporation | Method and apparatus for providing basic input/output services in a computer |
CA2159979C (en) * | 1995-10-05 | 1999-05-25 | Arthur Lai | Methology to link any pci rom based device using a single software or hardware interrupt vector in pc system at runtime |
-
1996
- 1996-04-26 JP JP10723396A patent/JP3673015B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-27 EP EP97302147A patent/EP0803802B1/en not_active Expired - Lifetime
- 1997-03-27 EP EP05104960A patent/EP1571551B1/en not_active Expired - Lifetime
- 1997-03-27 SG SG9905284A patent/SG88761A1/en unknown
- 1997-03-27 DE DE69734910T patent/DE69734910T2/de not_active Expired - Lifetime
- 1997-03-27 CA CA002201201A patent/CA2201201C/en not_active Expired - Fee Related
- 1997-03-27 DE DE69735907T patent/DE69735907T2/de not_active Expired - Lifetime
- 1997-03-27 SG SG1997000998A patent/SG55294A1/en unknown
- 1997-03-28 US US08/825,465 patent/US6032254A/en not_active Expired - Lifetime
- 1997-04-03 KR KR1019970012303A patent/KR100441533B1/ko not_active IP Right Cessation
- 1997-04-25 CN CN97109743A patent/CN1166652A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7131056B2 (en) | 2002-02-01 | 2006-10-31 | Dr. Johannes Heidenhain Gmbh | Method for checking an interface |
CN1302401C (zh) * | 2002-02-01 | 2007-02-28 | 约翰尼斯海登海恩博士股份有限公司 | 用于检查接口的方法 |
CN103309822A (zh) * | 2012-03-08 | 2013-09-18 | 宏达国际电子股份有限公司 | 辨识系统和方法 |
CN103309822B (zh) * | 2012-03-08 | 2015-11-25 | 宏达国际电子股份有限公司 | 辨识系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3673015B2 (ja) | 2005-07-20 |
JPH09293040A (ja) | 1997-11-11 |
EP0803802A3 (en) | 2002-06-19 |
DE69735907T2 (de) | 2006-11-30 |
DE69734910D1 (de) | 2006-01-26 |
KR100441533B1 (ko) | 2004-10-14 |
EP0803802B1 (en) | 2005-12-21 |
EP1571551A1 (en) | 2005-09-07 |
EP1571551B1 (en) | 2006-05-17 |
CA2201201A1 (en) | 1997-10-26 |
DE69734910T2 (de) | 2006-08-17 |
US6032254A (en) | 2000-02-29 |
DE69735907D1 (de) | 2006-06-22 |
KR970072438A (ko) | 1997-11-07 |
EP0803802A2 (en) | 1997-10-29 |
SG55294A1 (en) | 1998-12-21 |
CA2201201C (en) | 2005-05-31 |
SG88761A1 (en) | 2002-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1038160C (zh) | 多处理器数据存储器共享 | |
US8732385B2 (en) | Non-volatile memory, controller controlling next access | |
CN1499530A (zh) | 非易失性存储器系统内有效允许失序写处理的方法和装置 | |
CN1166652A (zh) | 半导体器件中用的识别外围设备的方法 | |
CN1009415B (zh) | 通讯开关控制器 | |
EP1021756A1 (en) | Direct memory access (dma) transactions on a low pin count bus | |
CN1169064C (zh) | 可编程存储器存取接口类型的集成电路微处理器及方法 | |
JP2011028786A (ja) | 直列入力データを取り込む装置および方法 | |
CN101075213A (zh) | 只读存储器数据修补电路和方法、及其嵌入式系统 | |
CN1819554A (zh) | 数据处理系统及其数据接口连接方法 | |
US7054983B2 (en) | USB-HUB device and its control method | |
CN106484315A (zh) | 读取及写入命令排程方法以及使用该方法的装置 | |
CN1280703C (zh) | Ic卡、ic卡系统及数据处理装置 | |
CN101421705A (zh) | 具有高储存容量的多媒体卡 | |
CN1490702A (zh) | Pc卡控制装置、使用其的计算机系统及pc卡识别方法 | |
CN1252733C (zh) | 存储系统、存储单元、比特屏蔽电路及相关方法 | |
US5892972A (en) | Method of constructing a plug and play compatible bus card which allows for mass production of the bus card | |
CN1190925C (zh) | 通用串行总线复合装置及其实现方法 | |
CN104581375A (zh) | 机顶盒的高频头识别方法及机顶盒的高频头识别装置 | |
US20050086396A1 (en) | Communication system | |
CN1098528A (zh) | 并行数据传送电路 | |
CN100351827C (zh) | 引脚共用系统 | |
CN1540497A (zh) | Usb装置韧体程式可更新的方法 | |
CN1094221C (zh) | 字符识别装置和方法以及计算机控制装置 | |
CN1287304C (zh) | 一种控制多服务系统的服务控制单元的方法和设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |