CN1302401C - 用于检查接口的方法 - Google Patents

用于检查接口的方法 Download PDF

Info

Publication number
CN1302401C
CN1302401C CNB028277821A CN02827782A CN1302401C CN 1302401 C CN1302401 C CN 1302401C CN B028277821 A CNB028277821 A CN B028277821A CN 02827782 A CN02827782 A CN 02827782A CN 1302401 C CN1302401 C CN 1302401C
Authority
CN
China
Prior art keywords
peripheral unit
bit
interface
addressing
sign
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028277821A
Other languages
English (en)
Other versions
CN1618045A (zh
Inventor
R·瓦斯特尔胡伯
A·鲍姆加特纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dr Johannes Heidenhain GmbH
Original Assignee
Dr Johannes Heidenhain GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dr Johannes Heidenhain GmbH filed Critical Dr Johannes Heidenhain GmbH
Publication of CN1618045A publication Critical patent/CN1618045A/zh
Application granted granted Critical
Publication of CN1302401C publication Critical patent/CN1302401C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G05B19/0425—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21048—Compare fixed address of module to required address

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Numerical Control (AREA)
  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)
  • Input From Keyboards Or The Like (AREA)

Abstract

在用于检查到数字控制器(7)的几个外围设备单元(3)的接口(1，2)的方法中，首先在初始化步骤(100)中，将明确的标志写入经地址总线(1)访问的每个外围设备单元(3)的标志寄存器(4)中。在检查步骤(200)中读所述标志寄存器(4)，并且与期望值进行比较，其中在标志与其期望值不一致时产生差错消息，或者在所有标志分别与期望值一致时识别出所有外围设备单元(3)经所述地址总线(1)的成功寻址。

Description

用于检查接口的方法
技术领域
本发明涉及一种用于检查数字控制器和多个外围设备单元之间的接口的方法。这种接口由地址总线和数据总线组成，外围设备单元经所述接口连接到数字控制器上。外围设备单元和包含在其中的寄存器可以通过地址总线来选择。于是经数据总线可以将数据写入所选择的寄存器中或者从所选择的有关外围设备单元的寄存器中读出数据。
背景技术
机床的数字控制器必须一方面读很多传感器(例如位置测量设备)，另一方面必须可以给执行元件(例如轴传动)提供指令。如果经一个共同的接口访问传感器和执行元件，那么大量的这种外围设备单元可以得到实现。在此，在一个外围设备单元内部可以存在不同的寄存器。因此，由位置测量设备提供不同的数据、例如位置传感器(例如用于齿距结构的相位偏移的采样)的不同电压电平或者关于位置传感器类型的信息。
DE 43 42 052 C2描述了一种经地址总线与多个外围设备单元相连接的控制计算机。为了可以访问外围设备单元，描述了一种装置，利用该装置可以简单地并且无差错地给外围设备单元分配一个地址。
这时存在问题，即对于如在用于机床的数字控制器领域内总是经常出现的针对安全的应用，必须保证数字控制器和外围设备单元之间的接口的正确功能。特别重要的是，不混淆外围设备单元。如果存在多个结构相同的外围设备单元，那么用特定结构种类的标志来读寄存器就不够了，因为对于所有结构相同的外围设备单元，该标志是相同的。但是如果访问了一个错误的外围设备单元，然而该外围设备单元与原来所指的外围设备单元结构相同，那么例如从寄存器中读出位置值，控制器不会立即认为该位置值无意义，因为事实上该值的确对应于一个位置值，只不过正好是该错误的外围设备单元的。当数字控制器和外围设备单元之间的接口的地址总线错误地工作时，可能出现这种混淆。
因此，按照DE 43 42 052 C2，在控制器和外围设备单元之间的接口有差错的情况下，即使在外围设备单元中地址分配无错误，也可能导致外围设备单元的混淆。
在针对安全的数字控制器中还很普遍的是，借助于双重地实现的传感器来检测关键性的参数(例如位置值)，经两个分离的接口来询问所述传感器。但是双重地实现这种接口非常昂贵。更有利的是，这样保证单个接口的功能，使得可以询问两个传感器，而不存在混淆两个传感器的危险。
发明内容
因此，本发明的任务是给出一种方法，利用该方法可以以简单的方式检查数字控制器和其外围设备单元之间的接口。
所述任务通过按照以下技术方案的方法来解决。
根据本发明的用于检查到数字控制器的几个外围设备单元的接口的方法，由以下步骤组成：在初始化步骤中，以非反转寻址方式将明确的标志写入经地址总线访问的每个外围设备单元的标志寄存器中；在检查步骤中，以反转寻址方式读所述标志寄存器，其中将从所述标志寄存器中读出的标志与期望值进行比较，所述期望值对应于在初始化步骤中写入的明确的标志，以及其中在标志与其期望值不一致时产生差错消息，或者在所有标志与各期望值一致时识别出所有外围设备单元经所述地址总线的成功寻址。
本发明还包括基于上述方案的有利的细节。
为了检查数字控制器到多个外围设备单元的接口，建议：在初始化步骤中，将一个明确的标志写入经地址总线访问的每个外围设备单元的标志寄存器中。在检查步骤中，读所有外围设备单元的标志寄存器。在此，将读出的值与作为期望值的每个外围设备单元的明确的标志进行比较。在所有读出的值与期望值一致的情况下，可以推断出所有外围设备单元的成功寻址，否则可以产生一个差错消息，对该消息可以作出相应的反应。
在定期地重复所述方法的情况下，可以及时地识别出数字控制器和外围设备单元之间的接口中出现的差错，并且相应地作出反应。
附图说明
按照附图，由下面优选方法的描述来给出本发明的其他优点以及细节。在此其中：
图1示出了数字控制器的接口与多个外围设备单元，
图2示出了用于检查数字控制器和外围设备单元之间的接口的方法。
具体实施方式
图1示出了通过接口1、2与多个外围设备单元3连接的数字控制器7。多个寄存器(存储单元)4、5处于每个外围设备单元3内部。在每个外围设备单元3中存在一个标志寄存器4和至少一个其他的寄存器5，在该寄存器中根据外围设备单元3的种类可以存入各种不同的数据。
数字控制器7控制例如一个机床，在该机床上安装了各种不同的传感器(例如位置测量设备)和执行元件(轴传动、主轴驱动)。这些传感器和执行元件对应于在图1中所示的外围设备单元3，其经接口1、2与数字控制器7连接。
在此，接口1、2由地址总线1和数据总线2组成。不仅地址总线1而且数据总线2都具有比特宽度，该比特宽度在地址总线1的情况下限制了可寻址的寄存器4、5的数目，或者在数据总线2的情况下限制了被传输的数据字的比特宽度。除了地址总线1和数据总线2之外，还需要控制导线，其例如确定对寄存器4、5的访问是否以读的方式进行或是以写的方式进行。
在寻址某一寄存器4、5时，地址总线1的一部分宽度被用于寻址各个外围设备单元3，另一部分被用于寻址外围设备单元3中的寄存器4、5。数字控制器7可以经信号线6通知外围设备单元3，是否经地址总线1反转地进行寻址。因此，例如在非反转寻址时外围设备单元3对地址“0101”的解释与在反转寻址时对地址“1010”的解释完全一样。
一定要必须避免的或者必须迅速识别出的地址总线1可能的差错在于各个外围设备单元3的错误寻址。因为当例如通过比特的接地来寻址外围设备单元3而访问了一个错误的外围设备单元3时，如果被错误地寻址的外围设备单元3涉及一个与原来所期望的外围设备单元3结构相同的外围设备单元3，那么完全可以在被寻址的寄存器4、5中写入有意义的值或从该寄存器中读出有意义的值。轴传动可以例如这样得到动作指令，该指令原来是想给机床的另一个轴的，因此可能执行不受控制的动作。
现在根据图2阐述一种方法，利用该方法可以避免外围设备单元3的这种混淆，或者可以快速地识别出地址总线1中的这种差错。
首先在初始化步骤100中，数字控制器7经地址总线1访问每个外围设备单元3的标志寄存器4，并且用一个明确的标志经数据总线2来描述该标志寄存器4。所述标志例如可以由用于每个外围设备单元3的连续的数字组成。
在检查步骤200中，数字控制器7读每个外围设备单元3的标志寄存器4并且分别将读出的标志与期望值进行比较。在此，该期望值对应于刚才所访问的外围设备单元3的在步骤100中所写入的明确标志。如果读出的标志与该期望值不一致，那么出现差错。于是产生差错消息，以及通过例如使机床处于安全的状态来相应地作出反应。如果所有读出的值与其各自的期望值一致，那么保证了所有外围设备单元3的正确寻址。
现在为了进一步检查数字控制器7和外围设备单元3之间的接口1、2，为此可以在附加的检查步骤300中使用标志寄存器4(或一个或几个其他的寄存器5，如果它们可供使用的话)，依次写入几个比特模式并且再读出。因此，利用4比特模式
    D0 D1 D2 D3 D4 D5 D6 D7
M1  0  1  0  1  0  1  0  1
M2  0  0  1  1  0  0  1  1
M3  0  0  0  0  1  1  1  1
M4  1  0  0  0  0  0  0  0的写入和读回可以完整地检查8比特数据总线2的短路和分路。这里，D0-D7称为数据总线2的8条数据线，M1-M4称为比特模式。在此，如下面还要讲述的，重要的不是比特模式的顺序。同样地，利用5比特模式
    D0...                                        D15
M1  0  1  0  1  0  1  0  1  0  1  0  1  0  1  0  1
M2  0  0  1  1  0  0  1  1  0  0  1  1  0  0  1  1
M3  0  0  0  0  1  1  1  1  0  0  0  0  1  1  1  1
M4  0  0  0  0  0  0  0  0  1  1  1  1  1  1  1  1
M5  1  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0的写入和读回可以完整地检查16比特数据总线2的短路和分路，在此比特模式的顺序又是任意的。
这里根据8比特的数据总线2简短地讲述原理，按照该原理选择比特模式M1-M4。如果至少一次成功地测试了数据线D0-D7中每一条的逻辑“1”，并且至少一次成功地测试了数据线D0-D7中每一条的逻辑“0”，那么就足以识别出短路、也就是数据总线2的线路之一固定地挂在逻辑“0”或逻辑“1”上。分路的测试比较贵。必须测试，数据线D0-D7中的每一条是否可以独立于其他数据线D0-D7中的每一条而转换。对于2N比特宽的数据总线2，这可以利用N比特模式来实现，因此在8比特宽的数据总线2的例子中用3比特模式M1-M3来实现。在此，如果单独地对于每个比特模式M1-M3，分别研究数据线D0-D7，那么每个可能的N比特序列(0-0-0，1-0-0，0-1-0，...，1-1-1)都必须出现。
因为在2N个N比特序列中，两个N比特序列(例如D0和D7上的)只由逻辑“0”或逻辑“1”组成，所以需要将两个数据线D0和D7分别转换到相反电平上的另一个比特模式M4。在上面的8比特宽的数据总线2的例子中，这通过M4在D0上具有逻辑“1”并且在D7上具有逻辑“0”来实现。在该例子中，对于M4来说，数据线D1-D6的逻辑电平是任意的，因为它们已经具有逻辑“0”和逻辑“1”。数据线D0-D7之一的断路同样导致测试的失败，因为该数据线上的所有逻辑电平不再可调。
为了完整地检查2N比特宽的数据总线2，因此(对于N≥2)只需要N+1比特模式M1、M2、M3、M4。这大大节约了对2N比特宽的数据总线2的所有可能比特模式(2的2N次幂，即对于8比特宽的数据总线2来说为256)的测试时间。
步骤400描述了检查接口2的另一种可能性。所述另一个检查步骤400在于，如上所述，转换地址总线1的寻址方式。在此可以通过信号线6进行寻址方式的选择。在转换了寻址方式之后，可以重复步骤200和300。这样识别出固定地挂在电位上的地址总线1的单个比特，即使当寻址方式固定(或者非反转或者反转)时，所述单个比特也不必改变该电位。
但是，通过用非反转寻址来写标志寄存器4(步骤100)并且用反转寻址来读该标志寄存器4(步骤200)以测试地址总线1，也可以特别有利地使所述另一个检查步骤400与上述两个检查可能性紧密联接。
即使在借助于写入和读回的比特模式M1、M2、M3、M4来测试数据总线2(步骤300)时，也可以在比特模式M1、M2、M3、M4的读和写之间如上所述地改变(转换)寻址方式。
在数字控制器7工作期间，应以一定的时间间隔重复上述步骤100、200、300、400以检查接口1、2。在此，检查的时间间隔取决于即使利用有差错的接口1、2也能可靠地驱动由机床和数字控制器7组成的系统的时间。在此，如果不再重写例如在初始化步骤100中所写入的明确的标志，那么也可以只重复步骤100、200、300、400中的一部分。
如上所述，步骤100-400的过程不是固定为图2中所示的顺序。因此步骤400可以与步骤100、200、300紧密联接。步骤300也可以在步骤200前执行。顺序的其他改变同样是可能的。
此外，没有正常工作的控制线就不能成功地进行用于检查接口1、2的步骤，因此同样用上述方法测试控制线的功能。

Claims (4)

1.用于检查到数字控制器(7)的几个外围设备单元(3)的接口(1，2)的方法，由以下步骤组成：
-在初始化步骤(100)中，以非反转寻址方式将明确的标志写入经地址总线(1)访问的每个外围设备单元(3)的标志寄存器(4)中；
-在检查步骤(200)中，以反转寻址方式读所述标志寄存器(4)，其中将从所述标志寄存器(4)中读出的标志与期望值进行比较，所述期望值对应于在初始化步骤(100)中写入的明确的标志，以及其中在标志与其期望值不一致时产生差错消息，或者在所有标志与各期望值一致时识别出所有外围设备单元(3)经所述地址总线(1)的成功寻址。
2.如权利要求1所述的方法，其中在附加的检查步骤(300)中依次将几个比特模式(M1、M2、M3、M4)写入每个外围设备单元(3)中并且读回，其中在成功地读回时，排除数据总线(2)的短路、分路和断路。
3.如权利要求2所述的方法，其中通过刚好N+1比特模式(M1、M2、M3、M4)来检查具有2N比特宽的所述数据总线(2)。
4.如上述权利要求之一所述的方法，在按预先给定的时间间隔重复至少一部分所述步骤(100，200，300)。
CNB028277821A 2002-02-01 2002-11-30 用于检查接口的方法 Expired - Fee Related CN1302401C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10204172A DE10204172A1 (de) 2002-02-01 2002-02-01 Verfahren zur Überprüfung einer Schnittstelle
DE10204172.5 2002-02-01

Publications (2)

Publication Number Publication Date
CN1618045A CN1618045A (zh) 2005-05-18
CN1302401C true CN1302401C (zh) 2007-02-28

Family

ID=7713560

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028277821A Expired - Fee Related CN1302401C (zh) 2002-02-01 2002-11-30 用于检查接口的方法

Country Status (7)

Country Link
US (1) US7131056B2 (zh)
EP (1) EP1481297B1 (zh)
JP (1) JP4394456B2 (zh)
CN (1) CN1302401C (zh)
AT (1) ATE336031T1 (zh)
DE (2) DE10204172A1 (zh)
WO (1) WO2003065137A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10226876B4 (de) * 2002-06-12 2008-07-10 Dr. Johannes Heidenhain Gmbh Vorrichtung und Verfahren zur Überprüfung eines Bussystems
US7228364B2 (en) * 2004-06-24 2007-06-05 Dell Products L.P. System and method of SCSI and SAS hardware validation
CN104794000B (zh) * 2014-01-22 2018-02-23 深圳市沃信科技有限公司 一种作业调度方法及系统
CN105373028B (zh) * 2014-09-02 2020-11-06 普源精电科技股份有限公司 具有接口通信功能的测量设备及其接口通信系统和方法
DE102021207007A1 (de) 2021-07-05 2023-01-05 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Identifikation und Diagnose von Steuergeräten bei einer landwirtschaftlichen Maschine, landwirtschaftliche Maschine und Computerprogrammprodukt

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1058111A (zh) * 1986-12-12 1992-01-22 海德堡印刷机械股份公司 用于数字控制系统信号输入和/或输出的系统
CN1157961A (zh) * 1995-12-25 1997-08-27 松下电工株式会社 外围设备选择系统
CN1166652A (zh) * 1996-04-26 1997-12-03 冲电气工业株式会社 半导体器件中用的识别外围设备的方法
CN1196808A (zh) * 1996-06-20 1998-10-21 世雅企业股份有限公司 游戏装置,外围装置及中继装置
US6240467B1 (en) * 1998-10-07 2001-05-29 International Business Machines Corporation Input/output operation request handling in a multi-host system
US6275876B1 (en) * 1999-05-21 2001-08-14 International Business Machines Corporation Specifying wrap register for storing memory address to store completion status of instruction to external device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2158433C3 (de) * 1971-11-25 1975-07-31 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren und Einrichtung zur Fehlerprüfung und Fehlerlokalisierung in einer moduleren Datenverarbeitungsanlage
US3777129A (en) * 1972-05-22 1973-12-04 Gte Automatic Electric Lab Inc Fault detection and localization in digital systems
US3775598A (en) * 1972-06-12 1973-11-27 Ibm Fault simulation system for determining the testability of a non-linear integrated circuit by an electrical signal test pattern
CA1318406C (en) * 1988-07-25 1993-05-25 Anthony Gerard Gibart Programmable controller module identification system
EP0421471A1 (de) * 1989-10-06 1991-04-10 Mütec Mikrotechnik Und Überwachungssysteme Gmbh Kommunikationsverfahren für eine Schaltungsanordnung, die aus einer Zentrale und mehreren Peripherieeinheiten besteht
DE4107007A1 (de) * 1991-03-05 1992-09-10 Siemens Ag Elektronisches geraet
DE4342052C2 (de) 1993-12-09 1996-07-11 Roland Man Druckmasch Steuerrechner, der über einen Adressbus mit mehreren peripheren Einheiten verbunden ist
AT1469U1 (de) * 1996-04-10 1997-05-26 E & E Elektronik Gmbh Verfahren zum ermitteln der absoluten luftfeuchtigkeit
US6820149B2 (en) * 2002-01-11 2004-11-16 International Business Machines Corporation Method, system, and program for testing a bus interface

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1058111A (zh) * 1986-12-12 1992-01-22 海德堡印刷机械股份公司 用于数字控制系统信号输入和/或输出的系统
CN1157961A (zh) * 1995-12-25 1997-08-27 松下电工株式会社 外围设备选择系统
CN1166652A (zh) * 1996-04-26 1997-12-03 冲电气工业株式会社 半导体器件中用的识别外围设备的方法
CN1196808A (zh) * 1996-06-20 1998-10-21 世雅企业股份有限公司 游戏装置,外围装置及中继装置
US6240467B1 (en) * 1998-10-07 2001-05-29 International Business Machines Corporation Input/output operation request handling in a multi-host system
US6275876B1 (en) * 1999-05-21 2001-08-14 International Business Machines Corporation Specifying wrap register for storing memory address to store completion status of instruction to external device

Also Published As

Publication number Publication date
WO2003065137A1 (de) 2003-08-07
JP4394456B2 (ja) 2010-01-06
EP1481297A1 (de) 2004-12-01
EP1481297B1 (de) 2006-08-09
DE50207824D1 (de) 2006-09-21
US7131056B2 (en) 2006-10-31
ATE336031T1 (de) 2006-09-15
DE10204172A1 (de) 2003-08-07
US20050081123A1 (en) 2005-04-14
CN1618045A (zh) 2005-05-18
JP2005527016A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
KR100327136B1 (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
KR101261671B1 (ko) 메모리 장치들의 매트릭스에 고속 입력 데이터를 기록하기위한 방법 및 장치
US6762952B2 (en) Minimizing errors in a magnetoresistive solid-state storage device
CN88100490A (zh) 大存储器有效地址测试法
EP0090219B1 (en) Memory system restructured by deterministic permutation algorithm
CN1302401C (zh) 用于检查接口的方法
CN1127020C (zh) 数据处理系统启动期间定位故障部件的方法和系统
JP2740899B2 (ja) 記憶装置自己試験方法及びその装置
JPH1097471A (ja) メモリデータのエラー訂正方法、及びエラー訂正方式
CN1619706A (zh) 存储单元信号窗测试设备
JPH05324950A (ja) 情報処理装置の論理カード
US6021074A (en) Direct access to random redundant logic gates by using multiple short addresses
EP0556138A1 (en) A bus for connecting extension cards to a data processing system and test method
CN1614717A (zh) 检测优先编码器中错误的方法及其内容可寻址存储器
CN101425287B (zh) 对显示器功能编程的装置与方法
JPS62280945A (ja) メモリ・システム
JPH0922387A (ja) メモリ装置
JPS63239547A (ja) メモリ機器
CN117556412A (zh) 用于内存的处理单元及其存取检测方法
JPH0793225A (ja) メモリチェック方式
KR950015087A (ko) 메모리 진단장치 및 방법
CN103154835A (zh) 三级存储器装置
JPH11212731A (ja) ファイル装置試験方法
JPH0346920B2 (zh)
JPS5855600B2 (ja) 記憶方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070228

Termination date: 20181130

CF01 Termination of patent right due to non-payment of annual fee