DE2158433C3 - Verfahren und Einrichtung zur Fehlerprüfung und Fehlerlokalisierung in einer moduleren Datenverarbeitungsanlage - Google Patents

Verfahren und Einrichtung zur Fehlerprüfung und Fehlerlokalisierung in einer moduleren Datenverarbeitungsanlage

Info

Publication number
DE2158433C3
DE2158433C3 DE2158433A DE2158433A DE2158433C3 DE 2158433 C3 DE2158433 C3 DE 2158433C3 DE 2158433 A DE2158433 A DE 2158433A DE 2158433 A DE2158433 A DE 2158433A DE 2158433 C3 DE2158433 C3 DE 2158433C3
Authority
DE
Germany
Prior art keywords
address
test
line
data
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2158433A
Other languages
English (en)
Other versions
DE2158433B2 (de
DE2158433A1 (de
Inventor
Heinz 7000 Stuttgart Drescher
Hans H. 7031 Oberjesingen Lampe
Peter 7036 Schoenaich Rudolph
Franco 7030 Boeblingen Simonini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE2158433A priority Critical patent/DE2158433C3/de
Priority to IT29531/72A priority patent/IT967748B/it
Priority to CH1430372A priority patent/CH543130A/de
Priority to FR7237564A priority patent/FR2162867A5/fr
Priority to US00300635A priority patent/US3810577A/en
Priority to SE13930/72A priority patent/SE370137B/xx
Priority to JP47111281A priority patent/JPS5242505B2/ja
Priority to GB5196272A priority patent/GB1353135A/en
Priority to NL7215654A priority patent/NL7215654A/xx
Priority to CA157,344A priority patent/CA969665A/en
Publication of DE2158433A1 publication Critical patent/DE2158433A1/de
Publication of DE2158433B2 publication Critical patent/DE2158433B2/de
Application granted granted Critical
Publication of DE2158433C3 publication Critical patent/DE2158433C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Description

5 6
sitzt den Vorteil einer sehr hohen Prüfleistung hin- erkennt, sich automatisch mit seiner, d. h. der ihm
sichtlich der Art der durchzuführenden Fehlerprü- vorher zugeteilten Adresse bei der übergeordneten
fungen, die vollständig automatisiert sind. Vorteilhaft Steuerung CU meldet. Ferner schaltet dieser Modul
ist ferner die schnelle Lokalisicrbarkeit eines Feh- die Adressenleiluiig ab, und zwar mit korrekter Pari-
iers, insbesondere bei intermittierenden Fehlern im 5 tat. Auf diese Weise wird erreicht, daß
Syimmfolgenden wird die Erfindung an Hand eines '· ·"}. ,c|ncs Adusscnleitungsfehlers noch eine
durch Zeichnungen erläuterten Ausführungsbcispiels Rückmeldung erfolgen kann (wurde nam ich
näher beschrieben. Es zeigt fu/,dcr Adressenleitung weiterhin ein Paritats-
Fig. 1 das Blockschallbild einer modularen ekk- io feIil(;r vorliegen dann ware es auch mehl mehl
ironischen Datenverarbeitungsanlage, deren Sam- |lich> emcn Verarbeilungsmodul abzufragen]
melleitungssystem mit einer Einrichtung nach der _ "n
Erfinduni auf Fehler hin überprüfbar ist, 2' die Ruckmeldung nur von dem Verarbeitungs-
Fig. 2 ein ausführlicheres Blockschaltbild der modul erfolgt der als erster im Leitungssystem
Prüfeinrichtung gemäß der Erfindung und iS dcn Fehler erkannlc·
F i g. 3 das Blockschaltbild desjenigen Teils der Diese Funktionen werden im folgenden zusammen Prüfeinrichtung, der in jedem Verarbeitungsinodul mit den erfindungsgemäßen Schallkreisen erläutert der modularen elektronischen Datenverarbeitungs- Wie die Fig. 1 und 2 zeigen, besteht die Sammelanlage vorgesehen ist. leitung RB, die sich nach dem letzten Verarbeilungs-
Wie das Blockschaltbild in F i g. 1 zeigt, besteht die ao modul Un nur noch als Datenleitung RB' fortsetzt, modulare elektronische Datenverarbeitungsanlage aus aus der Adressenleitung Ll, der Datenleitung RB einer Reihe von selbständigen Verarbeitungsmoduln und aus einer Steuerleitung L 2. Während sich die Ul bis Un, die über ein Ringleitungssystem RB bzw. Adressenleitung L1 und die Steuerleitung Ll nur bis RB' miteinander und mit der übergeordneten Steue- zum letzten Verarbeitungsmodul Un erstrecken, führl rung CU verbunden sind. Diese modularen Verarbei- as die Datenleilung RB' wieder zu der Steuereinheit CU. tungseinheiten U1 bis Un können einen identischen von der sie auch ihren Ausgang nimmt, zurück. Die Aufbau besitzen und sich lediglich durch das in ihren Sammelleitung RB beginnt im Sendeteil 1 und endei Speichern gespeicherte Mikroprogramm für die im Empfangsteil 2 der Steuereinheit CU.
Durchführung jeweils anderer Funktionen vonein- F i g. 2 zeigt den interessierenden Teil der Steuerander unterscheiden. Die übergeordnete Steuerung 3< > einheit CU und hier insbesondere den Sendeteil 1 und CU dient zur Steuerung gemeinsamer Funktionen, den Empfangsteil 2 ausführlicher. Ferner ist deutlich wie beispielsweise das Laden der jeweiligen Mikro- zu erkennen, daß von dem letzten Verarbeitungsprogramme oder des Kunden program ms, der Durch- modul Un nur die Datenleitung RB' als echte Ringführung der Fehlerdiagnose und der Steuerung des leitung ausgebildet ist. Ferner ist zu erkennen, daß Vorranges bei Zugriffen zu dem Hauptspeicher, der 35 die Adressenleitung Ll in jedem Verarbeitungssich beispielsweise in der Einheit CU befinden kann. modul Ui mit einem Adressendecoder ADR-DEC
Für die Überwachung einer ordnungsgemäßen verbunden ist. Die Datenleitung RB' gestattet, wie
Kommunikation zwischen den einzelnen Verarbei- auch Fig. 2 zeigt, einen doppelt gerichteten Verkehr,
tungsmoduln U1 bis Un und zwischen diesen Moduln und zwar einmal in Richtung von der Steuereinheit
und der übergeordneten Steuerung CU sind beson- 40 CU zu den Verarbeitungsmoduln für die Durchfüh-
dere Vorkehrungen getroffen worden, deren Schalt- rung von Steueraufgaben C und in der Richtung von
kreisrealisierung schematisch in den F i g. 2 und 3 den Verarbeitungsmoduln zu der Steuereinheit für die
dargestellt sind. Mit Hilfe dieser Vorkehrungen kön- Übertragung abgefühlter Daten, die ganz allgemein
nen folgende Prüffunktionen durchgeführt werden: mit S bezeichnet sind. Die Informationsrichtung wird
45 durch ein Signal des Steuergebers C-ST bestimmt.
A. Kuckmeldung das uber die Steuerleitung L 2 zu den Verarbeitungs-
des adressierten Verarbeirungsmoduls moduln übertragen wird Dieses steuersignal ist in
Der adressierte Verarbeitungsmodul beantwortet dem Verarbeitungsmodul Un in F i g. 2 mit 5-57" be-
seine Selektion, indem er seine eigene Adresse zu der zeichnet.
übergeordneten Steuerung CU zurücküberträgt. Da- so Der Sendeteil 1 in der Steuereinheit CU besitzt ein
durch wird erkannt: Ringleitungsadressenregister RB ADR-REG, in dem
M- v, a · d'e Adressenbits 0 bis 7 und ein Paritätsbit P gespei-
1. eme Nicntadressierong, cher1 sjnd jjjese insgesamt neun Bits werden übet
2. eme Fakchadressierung, dje Adressenleitung L1 zu den Verarbeitungsmoduln
3. eme Mehrfacliadressienmg. ^ m übertragen wodurcn der durch die Adressenbits
B. Prüfung der Datenringlehung, und zwar: bestimmte Verarbeitungsmodul ausgewählt wird.
. . Ferner besitzt der Sendeteil 1 ein weiteres Register,
1. im geschlossenen Ring und ^5 def Datenleitung RB- zugeOrdnet ist. Es ist seiner
2. zu jeder Einheit. Funktion nach ein Datenausgangsregister und trägt Hierdurch kann der Datentransportweg, der auch 60 die Bezeichnung RB' DO-REG. Es ist für die Auffür die Fehlermeldungen von den Verarbeirungs- nähme von acht Datenbits ausgelegt. Wie bereits ermoduln zur übergeordneten Steuerung verwendet wähnt wurde, ist dieses Register der Datenleitung RB' wird, auf seine Funktionsfähigkeit hin überprüft wer- zugeordnet, die ah Ringleitung wieder 711 der Steuerden. einheit CU zurückführt. Die über die Datenleitung
C. Prüfung der Adressenleitung (Ll; Fig. 2) 6* RB übertragenen Daten werden im Empfangsteil 2
der Steuereinheit CU in das Dateneingangsregistcr
Bei dieser Prüfung ist es so, daß der Verarbeitungs- RB' DI-REG eingegeben. Der Steuersignalgeber
modul, der als erster einen Adressen-Paritätsfehler C-ST im Sendeteil 1 der Steuereinheit CU besitzt als
Ausgang eine Steuerleitung L 2, die als Kettenleitung Das Ausgangssignal dieses ODER-Tores führt in »ι allen Verarbeitungsmoduln führt. Das Signal auf gleicher Weise zur Sperrung des UND-Tores A1, wie dieser Leitung dient zur Steuerung des doppelt ge- es vorher im Zusammenhang mit der Selektion eines richteten Verkehrs, einmal in der Richtung von der Verarbeitungsmoduls erläutert wurde. Steuereinheil zu den Verarbeitungsmoduln und zum 5 Wie zuvor schon erwähnt wurde, erfolgt die Rückinderen in der Richtung von den Verarbeitungs- meldung der adressierten Einheit oder der Einheit, ■loduln zur Steuereinheit. die den Paritätsfehler auf der Adressenleitung L1
F i g. 3 zeigt nun ausführlich die Steuerschaltung, zuerst erkannte, über die Datenleitung RB'. Um aber die für die Durchführung der Prüfaufgaben in jedem sicherzustellen, daß dieser Übertragungsweg einwand-Verarbeitungsmodul Ui in identischer Form vorge- 10 frei arbeitet, werden von der Steuereinheit CU nachsehen ist. Insbesondere zeigt die F i g. 3 die Steuer- einander alle Verarbeitungsmoduln hinsichtlich mehschaltung für den Verarbeitungsmodul i/2, der sich rerer Kriterien geprüft. Eingeleitet werden diesePrüfin der Kette zwischen dem Verarbeitungsmodul i/1 operationen von der Steuereinheit CU, indem eine und f/3 befindet. Adresse auf die Adressenleitung Ll gegeben wird,
Die über die Adressenleilung M von der Steuer- 15 die keinem Verarbeitungsmodul des Systems zugeeinheit CU in dem Verarbeitungsmodul 1/2 ankom- ordnet ist. Da diese ungültige Adresse, die beispielsmende Adresse wird zunächst in der Paritätsprüf- weise die Adresse 0 mit einer korrekten Parität sein schaltung PCWl auf gültige Parität geprüft und im kann, auf die Adressenleitung Ll gegeben wird, Adressenregister Ll-REG zwischengespeichert und können hierbei schon Paritätsfehler in den jeweiligen in eine Einheiten adresse U-APR mit den Bits 0 bis 3 ao Paritätsprüf schaltungen PCWi festgestellt werden. und eine detaillierte Adresse D-ADR mit den Bits 4 Dieser Fall bleibt jedoch zunächst noch außer Bebis 7 zerlegt. tracht.
Falls diese Einheit, d. h. der Verarbeitungsmodul Dann werden im Datenausgangsregister RB'
i/2, adressiert ist oder in ihr ein Adressenleitungs- DO-REG (Fig. 2) der Datenleitung in der Steuerfehler erkannt wurde, schaltet sie über die UND- »5 eimheit CU nacheinander die folgenden Datenmuster Schaltung A1 die Adressenleitung mit korrekter Pari- bereitgestellt: tat ab, wobei das Abschlußadressenmuster und das ^ 0101 0100
korrekte Paritätsbit von der Schaltung P-GEN er- 2. 1010 1011
zeugt werden. Hierdurch wird sichergestellt, daß sich 3" jjqj qjqj nur der ausgewählte Verarbeitungsmodul 1/2 bei der 30
Steuereinheit CU zurückmeldet. Diese Tatsache ist Die Steuereinheit überträgt nun zunächst das erste
für die Bestimmung des Fehlerortes von ausschlag- Datenmuster auf die Datenleitung RB'. Da vereingebender Bedeutung. barungsgemäß kein Adressenfehler vorliegt, überträgt Der Verarbeitungsmodul i/2 vergleicht, um festzu- der erste Verarbeitungsmodul i/l dieses Datenmuster stellen, ob er adressiert wurde, mit Hilfe des Ver- 35 über die Datenleitung RB' zu dem Verarbeitungsgleichers COMP die Einheiten- oder Verarbeitungs- modul U 2. Wie Fig. 3 zeigt, wird dieses Datenmuster moduladresse U-ADR mit der von seinem Adressen- im Register RB'-REG, das eingangsseitig mit der generator U 2-A DR-GEN erzeugten eigenen Adresse. Datenleitung AB' verbunden ist, gespeichert. Der Wenn dieser Vergleicher COMP die "Gleichheit der Ausgang dieses Registers ist mit den Leitungen 19 an seinen beiden Eingängen anliegenden Adressen 40 und 27 verbunden. Die Leitung 27 liefert während feststellt, dann erzeugt er auf seiner Ausgangsleitung der Steuerphase, die durch Signale S-ST auf der 30 ein Ausgangssignal, das über das ODER-Tor O 2 Steuerleitung L 2 definiert ist, Steuerinformation C und die Leitung 20 zu dem Inverter / übertragen an den Verarbeitungsmodul U 2. Über die acht Bits wird. Das Ausgangssignal dieses Inverters sperrt breite Leitung 19 dagegen wird das im Register RB-dann über die Leitung 25 das UND-Tor A1, das als 45 REG gespeicherte Bitmuster zu dem UND-Tor A 2 Schalter für die Übertragung der Adresseninforma- übertragen. Diese:= UND-Tor A 2 gehört zu einem tion zum nächsten Verarbeitungsmodul verwendet komplexeren Torschaltungsgebilde 24, das aus einer wird. Die Adressenleitung Ll ist daher in Richtung Reihe von UND-Toren, z. B. A 2, A 3, A 4 ..., be- *uf den nächsten Verarbeitungsmodul 1/3 gesperrt. steht, deren Ausgänge mit den Eingängen des nach-Die acht Ausgangsleitungen des UND-Tores A1 füh- 50 geschalteten ODER-Tores O 3 verbunden sind. Dei fen in diesem Fall ein Signal, das der binären Null acht Bits breite Ausgang dieses ODER-Tores O 3 entspricht. Der Mustergenerator P-GEN, der über die stellt dann die Weiterführung der Datenleitung RB Leitung 20 ebenfalls von dem Ausgangssignal des dar, über die die abgefühlten Daten S während dei ODER-Tores O 2 angesteuert wird, erzeugt diese Abfühlphase, die ebenfalls durch die Steuersignali Ausgangsinformation mit korrektem Paritätsbit. Bei 55 S-ST auf der Steuerleitung L 2 definiert ist, übertrager ungerader Parität entspricht dieses Bit der binären 1. werden.
Wenn bei Anpassungen an andere Systeme oder an- Da auch der Verarbeitungsmodul 1/2 nicht selek
dere Technologien Probleme mit der Signalpolarität tiert ist, liegt am Ausgang 30 des Vergleichers COMl auftreten sollten, können diese invertiert werden. ein der binären 0 entsprechendes Signal. Dieses wire d. h.. Signale mit hohem Pegel können durch solche 60 über das ODER-Tor O2 und die Leitung 20 zu den tnit niedrigem Pegel und umgekehrt ersetzt werden. Inverter / übertragen, der auf seiner Ausgangsleitunj
Auch wenn ein Paritätsfehler auf der Adressen- 25 ein der binären 1 entsprechendes Signal bereitstellt leitung M von der Paritätsprüfschaltung PCW1 er- Dieses Signal öffnet das UND-Tor A2. so daß da !kannt wird, wird die Adressenleitung L1 mit korrek- erste Prüfmuster, das von der Steuereinheit CU ai ter Parität abgeschaltet. Bei einem Adressenfehlcr auf 65 die Datenleitung angelegt wurde, nunmehr über di< der Leitung Ll liefert die ParitätsprüfschaltungPCWl Leitung 19, das UND-Tor A 2 und das ODFR-To ein Ausgangssignal, das über die leitungen 10 und O 3 auf einen weiteren Teilabschnitt der Datenleitun ebenfalls ?u dem ODER-Tor O2 übertragen wird. RB' bis zum nächsten Verarbeitungsmodul i/3 über
509 631/33:
tragen wird. Diese Vorgänge wiederholen sich der Paritätsschaltung PCHl für ein Prüfmuster einge-
Reihe nach in allen an das System angeschlossenen geben. Die Bitpositionen 6 und 7 werden über die
Verarbe.tungsmoduln Ul bis Un mit allen drei oben Leitungen 17 und 18 von der Logikschaltung des
angegebenen Prüfmustern. Auf diese Weise kann die Verarbeitungsmoduls beschickt, um beispielsweise
Datenleitung RB bevor sie weitere Prüfmuster, 5 einen Modulfehler oder eine Anforderung des
-befehle und -ergebnisse überträgt, auf »offene« Lei- Moduls anzugeben. Dieses Antwortbyte REP wird
tung »geerdete* Leitung und Leitungsnebenschluß über die Leitung 22 zu dem UND-Tor A3 übcrlra-
ge£jm LT J' η -r j r» ι · , gen und übcr das ODER-Tor Oi auf die Datenlei-
Nachdem die Prüfung der Datenleitung RB' be- tung RB' gegeben, wenn der Decoder DEC\ der die
ende ,st, werden im Zuge der weiteren Prüfung der x. Teiladresse D-ADR entschlüsselt, oder die Paritäts-
Z^ZlVrnT^^J uK Un VOn,dfr Prüfschaltung PCH1 ein Ausgangssignal erzeugt, das
der Rehe i h π"'"2 Γη ·1Τ^Γα", ^ binären ' e»»Prichl. Außerdem muß für die
der Reihe nach adressiert. Hierzu wird über die Durchschaltung des Antwortbytes RFP die be-
^i die.au?f» Wde" Teilen I/.^DÄ treffende EinhSit selekttTwoS sein damit mit
r? 'T Tr? HiIf d
?f treffende EinhSit selekttTwoS sein damit mit
heh cu^r ühertire? η m'hTh Tr?' *5 HiIfe des AusSangssignals des Vergleichers COMP neit CU her übertragen. Die Moduladresse befindet über die Leitune Vi und Ha« nnPR Tm- η J nnH riie
1 '^?t^
Verarbeitungsmodul Ul geöffnet ist und über die a5 S de ΕΤ-t γ,Γη ΤΛ ί Λ Leitung Ll die Adresse zu dem Verarbeitungsmodul S SJ Π 5 Ü Ϊ durch das Antwortbyte Ul durchläßt. Dieser nun selektierte Verarbeitungs- mcL Ä eV t\ I betreffende H Verarbeitungsmodul trennt die Adressenleitung Ll in Richtung Si hi ^06" Adressenfehler er" auf die übrigen Verarbeitungsmoduln i/3 bis Un mit Tm Faiio , λ j γ ,, tJ ....
richtiger Parität ab. über die Datenleitung RB' 30 sprechende F^^dressenfehler" "»eWet s.ch die entkommen ferner in Abständen die drei genannten Ad^ f i ^"iatisch «M ihrer eigenen
richtiger Parität ab. über die Datenleitung RB' 30 sprechende F^^ eWet
kommen ferner in Abständen die drei genannten Ad^«e f,nH i ^"iatisch «M ihrer eigenen
Prüfmuster an und prüfen die angeschlossenen Lei- iu„l"on Sr R^w"^^^Γ1 BU ^ , ^
tungen im Verarbeitungsmodul in L gleichen Weise, SnZmIff^Regise" SA^^i« lZ-
wie es im Zusammenhang mit der Datenleitung RB' mati«rhP »»„i? "? ^S1«61^ Kt.r-Kb.Li. Diese auto
bereits erläutert wurde. Außerdem wird in de/pari- 35 Seh im Sn 8 ' λΓαΤ^'8' ΐ die Steuer-
tätsschaltung PC//2 für jedes dieser Prüfmuster das Etahe teTnicS m Γ*5' ^6^1"5 d'e ei
Pritätbit ht d üb di Li 16 tT ί TfT ^^""
g j eser Prüfmuster das Etahe teTnicS m Γ ^^
Paritätsbit errechnet und über die Leitung 16 in die WätTnH ί TfruTu ^-^""V ·
Bitposition 5 des Registers REP-REG eingegeben JS^l ?% A?fuhlfha c se r'die'wie bereits erwähnt i d d Attb REP h ^"^ ^J aufder |te"erlei^ng
p g eingegeben JS^l ?% fcr
in dem das Antwortbyte REP zusammengestellt wird und deren Ah ^"^ -^J aufder |te",erl
Diese Paritätsbiterrechnung erfolgt der Reihe nach 40 ^LtoZZiiSSFST* t"· deiV..betreffenden l
für alle drei Prüfmuster. Wenn ein solches Antwort- Steue2i2nml λ ^ ^Ύ *fT■<
byte, beispielsweise für das erste Prüfmuster, zusam- gen 28 und ίΓΐϊΛ T
mengestellt wurde dann wird es über di Dt Si
y, p rste Prüfmuster, zusam gen 28 und ίΓΐϊ
mengestellt wurde, dann wird es über die Daten- Sienleitanp 7Ϊ u , T
leitung AB' zur Steuereinheit CU übertragen und Bei e inerwfrf κ ρ?, κ8'" T?*"" u
dt lit Dh fl di Z ^ ΚΓί *^'^1" **"
g t CU übertragen und Bei e inerwfrf κ ρ
dort analysiert. Danach folgt die Zusammenstellung 45 same^ ΚΓί p^·^ t^
und übertragung des zweiten Antwortbytes unte? die Yn jedem Ve h 7^ η T8 "3^ V*·,' Zugrundelegung des zweiten Prüfmusters und schließ- können d A y^f'tungsmodul vorgesehen .st, Hch die Zusammenstellung und Übertragung des mEJH Adfesse°leitungsregister Ll-REG, das dritten Antwortbytes unter Zugrundelegung8 des SSSi!?^^?' · ""' ·*? H^T dritten Prüfmusters, wobei immer zwischen dn » SuND?J?n"^G *"* eme°,nicht ^1^11" Übertragungen die Datenleitung ohne Adressierung D^ 2ΑΡ<?ι?Τ* Ύ^ η He
eines Moduls mit dem jeweiligen Prüfmuster allein InfomaL h? ? möglich, weil die entsprechende für sich geprüft wird. Wenn die übertragung des SESLJ^ " "^" - ^"
Antwortbytes eines Verarbeitungsmoduls bTendlt ist, M^TSSSS? T^" "? SesPeiche« ruft die Steuereinheiten den nächsten Verarbei^ 55 £ Ste^ÄhSrS · P^T^1 ?""? °11™ tungsmoduL beispielsweise U3, auf und führt mit Register RB ADRSSL- 8^2 ^^ i« ί
diesem die gleichen Priifarbeiten durch. Dieses wird rnufter befind! sf^ h fespeicherL Das Prufdatenso lange fortgesetzt, bis die Verarbeitungsmoduln federn ReSrAR'b^1^eise in statischer Form mit allen Prüfmustern überprüft sind. A«rh rf^l- ι °9:ΗΕΟ
Das im Register REP-REG zusammengestellte *° REptSn ^^\Βΐ bis 7 d^. P™\ntwort Antwortbyte REP besteht aus den Bits in din Posi- adrLe bekn^. ^,^ V°r" ^Einherten-
tionen 0 bis 7, wobei die ersten vier die vierstellige « am AuS^ ITp- V^*°*' llCgt 3" der ^T^ Binäradresse des jeweiligen Verarbeitungsmoduls ADR GFN ?f rf ^^"adressengenerators Ulangeben. In die Bitiosition 4 wird über die^Leitung i^rSarlort ReT SI"d t be,reits die Bits °. b'S f ein Bit eingegeben, wenn die Paritätspriifschaltung 65 Auch das"a^I, · statischer Form gespeichert. ΡΓΗ1, die die Parität der Adresse auf der Adresse^ PC//1 ^ΐΑ^Τ/Ιί' ParitätsP™.^haltu^ leitung L1 überprüft, einen Paritätsfehler feststellt. Das ρ dchi ofl ?£ ΪΓ a™^' 'iegt gf Peic5ertv"r-In die Bitposition 5 wird das jewei.ige Paritätsbit der ^!^^"^^^^
REP liefert. Auch die übrigen Bits 6 und 7 liegen in der übrigen Logikschaltung LOG der Verarbeitungseinheit in gespeicherter Form vor.
Der genannte, jedoch nicht dargestellte UND-Tor-Komplex hat nun nur noch die Aufgabe, die erwähnten Signale zu einem bestimmten Zeitpunkt, der beispielsweise durch das Steuersignal S-ST definiert ist, zu übertragen, und zwar abhängig von der jeweiligen Funktion entweder von der Steuereinheit CU zu den Verarbeitungsmoduln Ui oder von den Verarbeitungsmoduln zu der Steuereinheit.
Der Geschwindigkeitsverlust bei der zuletzt ge-
nannten Ausführung der Prüfeinrichtung gemäß der Erfindung rührt daher, daß beispielsweise die Steuereinheit CU eine bestimmte Einheitsadresse so lange in dem Register RB ADR-REG in F i g. 2 gespeichert halten muß, bis der Verkehr mit einem bestimmten Verarbeitungsmodul beendet ist. Bei, der anderen Lösung kann jedoch unmittelbar nach Übertragung einer Adresseninformation zu einem bestimmten Verarbeitungsmodul und der Speicherung diesei Adresse in dem Adressenleitungsregister L1-REG das genannte Adressenleitungsregister in der Steuer einheit bereits neu geladen werden.
Hierzu 2 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    1. Verfahren zur Fehlerprüfung und Fehlerlokalisierung in einer modularen Datenverarbeitungsanlage, bei der die einzelnen Verarbeitungseinheiten über ein aus einer Daten-, Steuer- und Adressenleitung bestehendes Sammellei tungssysteni miteinander und mit einer Steuereinheit verbunden sind, wobei die Datenleitung als Ringleitung ausgebildet ist und in jeder Verarbeitungseinheit Prüfschaltungen vorgesehen sind, gekennzeichnet durch folgende Merkmale:
    a) Von der Steuereinheit (CU; Fig. 1) wird die als Kettenleitung ausgebildete und je Verarbeitungseinheit durch die zugehörige Adresse sperrbare Adressenleitung (Ll; Fig. 3) mittels einer keiner Verarbeitungseinheit zugeordneten Adresse mit richtiger Parität auf Fehler geprüft, wobei im Fehlerfall die den Fehler erkennende Verarbeitungseinheit die Adressenleitung auftrennt und die eigene Verarbeitungseinheitenadresse in ein Prüfantwortregister (REP-REG; Fig. 3) eingibt, »5 diese über die Datenringleitung (RB') zur Steuereinheit überträgt und für die nachfolgenden Verarbeitungseinheiten die Adressenleitung mit korrekter Parität abschließt;
    b) Von der Steuereinheit (CU; Fig. 1) wird die durch einen Paritätsfehler der Adressenleitung (Ll) je Verarbeitungseinheit sperrbare Datenringleitung auf Fehler durch Unterbrechung und'oder Nebenschluß in folgender Weise überprüft:
    b 1) In die Datenleitungsregister (RB'-REG) aller Verarbeitungseinheiten (Ul bis Un) wird über die durchgeschaltete Datenringleitung (RB') eine Folge von Prüfmustern eingegeben;
    b2) für jedes Prüfmuster errechnet jede Verarbeitungseinheit in einer eigenen Paritätsschaltung (PCH 2) für das empfangene Prüfmuster ein neues Paritätsbit und bringt es in ein Prüfantwortregister (REP-REG);
    b 3) durch Adressenaufrufe werden die Prüfantwortinformationen aller Verarbeitungseinheiten in die Steuereinheit eingegeben, wobei bei Abweichung zwischen dem korrekten Paritätsbit des Originalprüfmusters und dem neuen Paritätsbit an Hand der Adresse der Fehlerort ermittelbar ist.
    2, Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß von der Steuereinheit (CU; Fig. 1) weitere Prüfdaten aus einer adressierten Verarbeitungseinheit abrufbar sind, indem die Verarbeitungseinheit diese Prüfdaten in bestimmte Positionen (z.B. 6, 7; Fig. 3) des Prüfentwortregisters (REP-REG) für eine Übertragung in die Steuereinheit eingibt.
    3. Prüfeinrichtung zur Durchführung der Verfahren nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die in jeder Verarbeitungseinheit (z. B. U2; F i g. 3) vorgesehene Prüfschal tung aus einem Prüfantwortregister (REP-REG). aus einem Adressengenerator (Ul-ADR-REG) zur Erzeugung der eigenen Einheitenadresse, aus einem Vergkicher (COMP) zum Vergleich der über die Adressenleitung (Ll) von der Steuereinheit (CU; Fig. 1) übertragenen und im Adressenregister (Ll-REG) gespeicherten Adresse mit der eigenen Einheitenadresse, aus einem Mustergenerator (P-GEN) zum Abschluß der Adressenleitung mit einem gegebenen Bitmuster mit korrekter Parität, aus einer an sich bekannten Paritätsprüfschaltung (PC7/1), die Paritälsfehler auf der Adressenleitung meldet, ferner aus einer an sich bekannten Paritätsschaltung (PCH 2), die aus dem Bitmucter auf der Datenleitung (RB') das korrekte Paritätsbit erzeugt, wobei die Ausgangsbits dieser Paritätsschaltungen (PCHl, PCHl) zusammen mit der erzeugten eigenen Einheitenadresse in das Prüfantwortregister für eine spätere Übertragung eingegeben werden und schließlich aus einer Steuerschaltung (D-ADR), DEC, Öl. O 2, I, Al, A2, A3), die die Prüfung und die Übertragung der Adressen- und Datenmuster und der Prüfantwort steuert, besteht.
    4. Prüfeinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß für die Datenleitung (RB'; F i g. 3) ein Datenregister (RB'-REG) zur Zwischenspeicherung von Prüfmustern und Steuerinformationen (C) für die Verarbeitungseinheit (z. B. Ul) vorgesehen ist.
    5. Prüfeinrichtung nach Anspruch 3 und/oder 4, dadurch gekennzeichnet, daß das Adressenregister Ll-REG; Fig. 3) in einen Teil (U-ADR) für die Speicherung von Einheitsadressen und einen Teil (D-ADR) für die Speicherung von Steuerbefehlsinformationen unterteilt ist.
    6. Prüfeinrichtung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Steuerbeiehlsinformation, die sich in einem Teil (D- ADR; Fig. 3) des Adressenregisters (Ll-REG) befindet, in einem Decodierer (DEC) entschlüsselt wird, der, wenn seine Verarbeitungseinheit adressiert ist, durch ein ber.timmtes Ausgangssignal über ein ODER-Tor (Öl) ein UND-Tor (A3) öffnet und über ein ODER-Tor (03) die Prüfantwort (REP) auf die Datenleitung (RB') überträgt.
    7. Prüfeinrichtung nach einem oder mehreren der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß die Datenleitung (RB'; F i g. 3) als Ringleitung, die zur Steuereinheit (CU; Fig. 1) zurückführt, und daß die Adressenleitung (Ll) und die Steuerleitung (L 2) als Kettenleitung ausgebildet sind, die bis zur letzten Verarbeitungseinheit (Un) führen.
    8. Prüfeinrichtung nach einem oder mehreren der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß das Ausgangssignal der an sich bekannten Paritätsprüfschaltung (PCHl; Fig. 3) über ein ODER-Tor (Öl) und über ein ODER-Tor (O2), auch wenn die Verarbeitungseinheit nicht adressiert ist, ein UND-Tor (A 3) öffner, so daß die Prüfantwort (REP) über ein weiteres ODER-Tor (O3) auf die Datenleitung (RB') und über diese zur Steuereinheit (CU) übertragen wird.
    9. Prüfeinrichtung nach einem oder mehreren der Ansprüche 3 bis 8, dadurch gekennzeichnet, daß ein ODER-Tor (O2; Fig. 3) ein Ausgangs-
    3 4
    signal liefert, wenn die Verarbeitungseinheit (ζ. B. die notwendigen Prüf- und Wartungsarbeiten dieser 02) adressiert ein Adressenfehler (PCHl) vor- Anlagen im Feld mit einem vertretbaren wirtschaftliegt oder diese beiden Ereignisse eingetreten sind. liehen Aufwand durchzuführen. Es besteht daher die
    10. Prüfeinrichtung nach einem oder mehreren Forderung bei derartigen Systemen, die Prüf- und der Ansprüche 3 bis 9, dadurch gekennzeichnet, 5 Wartungseinrichtungen in die Anlage einzubauen, daß das Ausgangssignal eines ODER-Tores (02; die den Fehler an Ort und Stelle möglichst auch F i g. 3) den Mustergenerator (P-GEN) einschal- während des Betriebes lokalisieren und neutralisieren, tet, der er. vorgegebenes Datenmuster mit kor- Da die hierzu erforderlichen Prüfvorgänge eine rekter Parität erzeugt und auf die durch das im bestimmte Zeit erfordern, ist es nicht mehr möglich, Inverter (/) invertierte Ausgangssignal des ge- ίο die Prüfzeiten zu vernachlässigen, wenn man Wirtnannten ODER-Tores (O2) gesperrte UND-Tor schaftlichkeitsüberlegungen hinsichtlich der Verarbei- (A 1) abgesperrte Adressenleitung (Ll) überträgt. tungsgeschwindigkeit eines elektronischen Datenver-
    11. Prüfeinrichtung nach einem oder mehreren arbeitungssystems anstellt.
    der Ansprüche 3 bis 10, dadurch gekenraieichnet, Zur Verbesserung der bekannten Prüftechnik
    daß das invertierte Ausgangssignal eines ODER- 15 wurde beispielsweise in der deutschen Offenlegungs-Tores (O2; Fig. 3) ferner ein UND-Tor (/4 2) schrift 1927549 bereits vorgeschlagen, die Prüfung öffnet, so daß über ein ODER-Tor (03) das im der über ein Sammelleitungssystem angeschlossenen Datenleitungsregister (RB'-REG) befindliche Da- Steuereinheiten der Ein-/Ausgabegerüte eines elektrotenmustcr auf die Datenteitung (RB') übertragen nischen Datenverarbeitungssystems während dessen wird. ao Betrieb in den normalerweise stets vorkommenden
    12. Prüfeinrichtung nach Anspruch 3, dadurch zeitlichen Verarbeitungslücken durchzuführen, gekennzeichnet, daß über weitere Leitungen (17, In der deutschen Offenlegungsschrift 1932 614 18; F i g. 3) weitere Information (LOG) aus der werden Prufvorgänge dargestellt, die sich auf Selek-Verarbeitungseinheit (z.B. Ul) in das Prüfant- tionsfehler von ebenfalls über ein Sammelleitungswortregister (REP-REG) übertragen wird. 25 system angeschlossenen Steuergeräten von Ein-/Aus-
    13. Prüfeinrichtung nach einem oder mehreren gabcgeräten beziehen. Zu diesem Zweck ist in jeder der Ansprüche 3 bis 12, dadurch gekennzeichnet, Verarbeitungseinheit der modular aufgebauten Datendaß die von der Steuereinheit (CU; Fig. 1) über Verarbeitungsanlage eine Prüfschaltung vorgesehen, die Steuerleitung (L2; Fig. 3) übertragenen die eine Mehrfachauswahl feststellen kann. Diese Steuersignale (S-ST) die Steuerphase und die Ab- 30 Prüfschaltung überträgt auf eine allen Verarbeitungsfühlphase definieren (doppelt gerichteter Ver- einhciten gemeinsame Steuerleitung im Fall einer kehr), während deren Dauer die über die Daten- korrekten oder fälschlichen Auswahl der eigenen leitung (RB') übertragene Information jeweils Verarbeitungseinheit ein Auswahlsignal. Sie erzeugt Steuerdaten (C) mit der Übertragungseinrichtung ferner im Fall einer Auswahl der eigenen und minvon der Steuereinheit zu den Verarbeitungseinhei- 35 destens einer fremden Verarbeitungseinheit durch ten (Ui) oder Abfühldaten (S) mit der Ubertra- eine UND-Verknüpfung eines über die gemeinsame gungseinrichtung von den Verarbeitungseinheiten Leitung übertragenen Auswahlsignals einer oder zur Steuereinheit sind. mehrerer fremder Einheiten mit dem in der eigenen
    14. Prüfeinrichtung nach einem oder mehreren Auswahlschaltung erzeugten Auswahlsignal das der Ansprüche 3 bis 13, dadurch gekennzeichnet, 40 Kennsignal für eine Mehrfachauswahl.
    daß Adressenregister (L 1-REG; F i p. 3), Daten- Diese Prüfeinrichtung ist also nur in der Lage fest-
    leitungsregister (RB'-REG) und I rüfantwort- zustellen, ob eine fehlerhafte Mehrfachauswahl vorregister (REP-REG) als UND-Tore (nicht dar- liegt. Für die Lokalisierung einer fälschlich ausgegestellt) realisiert sind, die die an anderen Stellen wählten weiteren Verarbeitungseinheit oder schad-(z. B. RB ADR-REG, RB' DO-REG; F i g. 2, und 45 hafter Komponenten dieser Verarbeitungseinheit rei-PCWl, PCH 2, U2-ADR-GEN, LOG; Fig. 3) chen die Fähigkeiten dieser Fehlerprüf einrichtung gespeicherte entsprechende Information (z. B. nicht aus.
    U-A DR, D-ADR, REP, C, S) auf ein Steuersignal Trotz dieser Verbesserungen der Prüfverfahren
    (S-ST) hin entweder über die Adressenlsitung und -anordnungen kommt es, insbesondere im Fall (L 1) und die Datenleitung (RB') zur Verarbei- 5» von intermittierenden Fehlern, zu langen Fehlersuchtungseinheit (z.B. Ul) oder über die Datenlei- zeiten, um den Fehler einzugrenzen. Außerdem getung zur Steuereinheit (CU) übertragen. nügen die bekanntgewordenen Verfahren und Ein
    richtungen nicht mehr hinsichtlich des, Umfangs der zu prüfenden Funktionen den Anforderungen moder-
    55 ner Datenverarbeitungsgeräte.
    Der Erfindung liegt daher die Aufgabe zugrunde, bei einer modularen Datenverarbeitungsanlage mit
    Die Erfindung betrifft ein Verfahren und Einrich- über ein Sammelleitungssystem verbundenen Verungen für die Fchlerprüfung und Fehlerlokalisie- arbeitungseinhciten die Fehlerart und den Fehlerort ung in einer modularen Datenverarbeitungsanlage 6° sowohl der verbindenden Sammelleitungen als auch lach dem Oberbegriff des Anspruchs 1. der damit in Verbindung stehenden schadhaften
    Die fortwährende Überprüfung der einzelnen Ver- Komponenten der Verarbeitungseinheiten zu ermitirbeitungseinheiten eines elektronischen Dalenver- teln.
    arbeitungssystems ist aus Gründen der Zuverlässig- Gelöst wird diese Aufgabe der Erfindung durch
    keit der errechneten Resultate eine dringende Not- 65 die in den Patentansprüchen angegebenen Merkwendigkeit, male.
    Mit der zunehmenden Komplexität modemer Da- Die Prüfeinrichtung und das Verfahren zum Betenverarbeitungsanlagen wird es immer schwieriger, trieb dieser Prüfeinrichtung gemäß der Erfindung be-
DE2158433A 1971-11-25 1971-11-25 Verfahren und Einrichtung zur Fehlerprüfung und Fehlerlokalisierung in einer moduleren Datenverarbeitungsanlage Expired DE2158433C3 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE2158433A DE2158433C3 (de) 1971-11-25 1971-11-25 Verfahren und Einrichtung zur Fehlerprüfung und Fehlerlokalisierung in einer moduleren Datenverarbeitungsanlage
IT29531/72A IT967748B (it) 1971-11-25 1972-09-22 Sistema per la ricerca e la loca lizzazione di errori in sistemi modulari per l elaborazione dei dati
CH1430372A CH543130A (de) 1971-11-25 1972-09-29 Einrichtung zur Fehlerprüfung und Fehlerlokalisierung in einer modularen Datenverarbeitungsanlage und Verfahren zum Betrieb der Einrichtung
FR7237564A FR2162867A5 (de) 1971-11-25 1972-10-18
US00300635A US3810577A (en) 1971-11-25 1972-10-25 Error testing and error localization in a modular data processing system
SE13930/72A SE370137B (de) 1971-11-25 1972-10-27
JP47111281A JPS5242505B2 (de) 1971-11-25 1972-11-08
GB5196272A GB1353135A (en) 1971-11-25 1972-11-10 Data processing system
NL7215654A NL7215654A (de) 1971-11-25 1972-11-20
CA157,344A CA969665A (en) 1971-11-25 1972-11-21 Error testing and error localization in a modular data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2158433A DE2158433C3 (de) 1971-11-25 1971-11-25 Verfahren und Einrichtung zur Fehlerprüfung und Fehlerlokalisierung in einer moduleren Datenverarbeitungsanlage

Publications (3)

Publication Number Publication Date
DE2158433A1 DE2158433A1 (de) 1973-05-30
DE2158433B2 DE2158433B2 (de) 1974-03-28
DE2158433C3 true DE2158433C3 (de) 1975-07-31

Family

ID=5826099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2158433A Expired DE2158433C3 (de) 1971-11-25 1971-11-25 Verfahren und Einrichtung zur Fehlerprüfung und Fehlerlokalisierung in einer moduleren Datenverarbeitungsanlage

Country Status (10)

Country Link
US (1) US3810577A (de)
JP (1) JPS5242505B2 (de)
CA (1) CA969665A (de)
CH (1) CH543130A (de)
DE (1) DE2158433C3 (de)
FR (1) FR2162867A5 (de)
GB (1) GB1353135A (de)
IT (1) IT967748B (de)
NL (1) NL7215654A (de)
SE (1) SE370137B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2246023B1 (de) * 1973-09-05 1976-10-01 Honeywell Bull Soc Ind
US4020469A (en) * 1975-04-09 1977-04-26 Frank Manning Programmable arrays
US4159534A (en) * 1977-08-04 1979-06-26 Honeywell Information Systems Inc. Firmware/hardware system for testing interface logic of a data processing system
GB1599869A (en) * 1977-08-30 1981-10-07 Xerox Corp Copy reproduction machine with controller self check system
US4278850A (en) * 1978-04-11 1981-07-14 Kokusai Denshin Denwa Co., Ltd. Monitoring system for optical transmission line repeaters
GB2186103A (en) * 1986-01-30 1987-08-05 Secr Defence A fault finding aid for a computer system
US5109353A (en) 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
US5392302A (en) * 1991-03-13 1995-02-21 Quantum Corp. Address error detection technique for increasing the reliability of a storage subsystem
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
US5758065A (en) * 1995-11-30 1998-05-26 Ncr Corporation System and method of establishing error precedence in a computer system
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US7061821B2 (en) * 1998-10-20 2006-06-13 International Business Machines Corporation Address wrap function for addressable memory devices
DE69900971T2 (de) * 1999-07-26 2004-03-18 Agilent Technologies Inc., A Delaware Corp., Palo Alto Unidirektionale Prüfung von bus-basiertem System
GB2361848A (en) * 2000-04-25 2001-10-31 Ibm Error correction for system interconnects
DE10204172A1 (de) * 2002-02-01 2003-08-07 Heidenhain Gmbh Dr Johannes Verfahren zur Überprüfung einer Schnittstelle
US20050002223A1 (en) * 2002-02-06 2005-01-06 Coteus Paul William Output driver impedance control for addressable memory devices
US7080284B1 (en) * 2002-07-19 2006-07-18 Newisys, Inc. Computer server architecture and diagnostic framework for testing same
DE102014210653A1 (de) 2014-06-04 2015-12-17 Conti Temic Microelectronic Gmbh Vorrichtung zur Ansteuerung und/oder Überwachung eines bürstenlosen Gleichstrommotors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL279116A (de) * 1961-05-31
DE1927549A1 (de) * 1969-05-30 1970-12-03 Ibm Deutschland Fehlerpruefeinrichtung in elektronischen Datenverarbeitungsanlagen

Also Published As

Publication number Publication date
DE2158433B2 (de) 1974-03-28
GB1353135A (en) 1974-05-15
FR2162867A5 (de) 1973-07-20
IT967748B (it) 1974-03-11
DE2158433A1 (de) 1973-05-30
JPS4861041A (de) 1973-08-27
CA969665A (en) 1975-06-17
SE370137B (de) 1974-09-30
NL7215654A (de) 1973-05-29
JPS5242505B2 (de) 1977-10-25
CH543130A (de) 1973-10-15
US3810577A (en) 1974-05-14

Similar Documents

Publication Publication Date Title
DE2158433C3 (de) Verfahren und Einrichtung zur Fehlerprüfung und Fehlerlokalisierung in einer moduleren Datenverarbeitungsanlage
DE3206891C2 (de)
DE3012202A1 (de) Anordnung und verfahren zur automatischen umschaltung bzw. uebertragung der regelungs/-steuerungskompetenz von einer ausgewaehlten regel/steuereinheit auf eine nicht ausgewaehlte regel/steuereinheit in einem mehrere regel/steuereinheiten enthaltenden system
EP0250936B1 (de) Verfahren zur Überwachung der Informationsübertragung auf durchgeschalteten vierdrähtigen Verbindungswegen, insbesondere semi-permanent durchgeschalteten Verbindungswegen in digitalen Zeitmultiplex-Vermittlungsstellen
DE2048670A1 (de) Speicherwartungsanordnung fur Daten verarbeitungsanlagen
DE2644733A1 (de) Verfahren und vorrichtung zum direkten ueberpruefen des fehlerfreien betriebs von speichern bei der sequentiellen datenverarbeitung
EP0325318B1 (de) Vermittlungsanlage
DE2131787C3 (de) Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen
DE1910582A1 (de) Digitales Speichersystem
DE4100629C1 (en) Control and data transmission installation - has switching modules, each with changeover switch bridging shift register
CH626762A5 (en) Address-free error location method for transmission paths of digital signals, in particular PCM signals
DE2527888C3 (de) Schaltungsanordnung zur Bestimmung von Fehlern in Daten verarbeitenden Anlagen, insbesondere Fernsprechvermittlungsanlagen
DE2242279C3 (de) Schaltungsanordnung zur Ermittlung von Fehlern in einer Speichereinheit eines programmgesteuerten Datenvermittlungssystems
DE3137046A1 (de) &#34;schaltungsanordnung zur erfassung von stoerungen in einem datenverarbeitungssystem&#34;
DE3005872A1 (de) Pruefeinrichtung fuer eingabebaugruppen und ausgabebaugruppen einer programmierbaren steuerung
DE2846890A1 (de) Verfahren zur ueberpruefung von speichern mit wahlfreiem zugriff
DE2017853B2 (de) Steuerverfahren zur Sicherung der Informationsverarbeitung und -übertragung
DE1932614C3 (de) Prüfeinrichtung zur Feststellung einer Mehrfachauswahl von Verarbeitungs einheiten in einem Datenverarbeitungs system
DE2505475C3 (de) Verfahren und Vorrichtung zur Fehlerprüfung bei einem programmierbaren Logikwerk für die Ausführung logischer Operationen
DE2939075C2 (de) Verfahren zur systematischen Prüfung eines einstufigen Koppelfeldes
DE2425384A1 (de) Adressenfreies fehlerortungsverfahren fuer pcm-uebertragungsstrecken mit unbemannten zwischenstellen
DE2736257C2 (de) Verfahren zum Prüfen von Adressenleitungen und einer Meldeleitung eines zwischen einer zentralen Steuereinrichtung und mehreren dezentralen Steuereinruchtungen einer indirekt gesteuerten Vermittlungsanlage verlaufenden Leitungssystem
DE2705190B2 (de) Schaltungsanordnung zur Überwachung von Signalleitungen in Fernmelde-, insbesondere Fernsprechanlagen
DE2411582C2 (de) Schaltungsanordnung zur Überwachung von datenübertragenden Leitungen für mindestens eine datenverarbeitende Anlage, insbesondere Fernsprechvermittlungsanlage
DE2348921C3 (de) Überwachte Ansteuermatrix für unipolar gesteuerte Empfangsschaltmittel, insbesondere Speicherelemente und Verfahren zum Betrieb derselben

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee