DE2705190B2 - Schaltungsanordnung zur Überwachung von Signalleitungen in Fernmelde-, insbesondere Fernsprechanlagen - Google Patents
Schaltungsanordnung zur Überwachung von Signalleitungen in Fernmelde-, insbesondere FernsprechanlagenInfo
- Publication number
- DE2705190B2 DE2705190B2 DE2705190A DE2705190A DE2705190B2 DE 2705190 B2 DE2705190 B2 DE 2705190B2 DE 2705190 A DE2705190 A DE 2705190A DE 2705190 A DE2705190 A DE 2705190A DE 2705190 B2 DE2705190 B2 DE 2705190B2
- Authority
- DE
- Germany
- Prior art keywords
- interrogation
- conductors
- conductor
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Near-Field Transmission Systems (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Prüfschaltung (CIR)
durch das Ausgangssignal der ersten Prüfschaltung (CAS), wenn es eine Fehlfunktion anzeigt, gesperrt
wird.
Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1, also auf
eine Schaltungsanordnung zum Feststellen und Speicnern von Daten, die durcn die Anwesenheit oder
Abwesenheit von Gleichströmen gegeben sind.
Bei modernen Fernmeldenetzen, bei denen Dokumentations·,
Überprüfungs- oder Gebührenerfassungsvorgänge, Verkehrsmessungen usw automatisch durchgeführt
werden sollen, ergibt sich das Bedürfnis, Daten laufend festzustellen, die durch die Anwesenheit oder
Abwesenheit von Gleichströmen in gegebenen, zumeist logischen Schaltungen bestimmt sind, und diese Daten
beispielsweise an eine elektronische Rechenanlage zu liefern. Aus dem Nachweis des Gleichstroms ist
beispielsweise erkennbar, ob oder ob nicht Schleifenschluß vorliegt
Zur korrekten Auswertung dieser Daten ist es zuerst notwendig, daß die vom elektrischen Standpunkt
zueinander vollkommen unkorrellierten Gleichströme der verschiedenen Signaileitungen von der Schaltungsanordnung
auf einen gegebenen Spannungswert bezogen werden können, so daß also ausgehende Signale
nicht vom elektrischen Zustand der verschiedenen zu prüfenden Schaltungen abhängen.
ίο Außerdem müssen diese Signale einen Pegel haben,
der mit dem geforderten Pegel für den Betrieb von Verknüpfungsschaltungen und Rechensystemen vereinbar
ist Auch ist es unerläßlich, daß bei Ausfall nicht sämtliche überwachenden Schaltungsanordnungen den
normalen Betrieb des Fernmeldenetzwerks beeinträchtigen.
Zum Nachweis der Gleichströme sind Schaltungsanordnungen bekannt, die als Sensoren für das Vorliegen
oder Nichtvorliegen eines Stroms Magnetkerne mit
rechteckiger Hystereseschleife verwenden, durch deren öffnung Leiter gezogen sind, von denen die Kriterien
festzustellen sind, also Schreibwicklunv . a, und die mit
Vorrichtungen verbunden sind, die die Abf'igevorgänge
und die Wiederherstellung des ursprünglichen Zustands dieser Kerne, also Nullsetzung oder Rückstellung,
auf jede Abfragung hin durchführen.
Die Ver vendung der Kerne erbringt im Vergleich mit anderen Systemen für die Kriterienfeststellung die
Vorteile einer niedrigen Empfindlichkeit gegenüber elektrischer. Störungen, die in den zu überprüfenden
Schaltungen auftreten, und einer hohen elektrischen Entkopplung zwischen den Lese- und Schreibschaltungen
und den Schreibwicklungen mit dem Ergebnis, daß selbst bei einem A.usfaü keine Interferenzen oder
Störungen im normalen Betrieb des gesteuerten Netzwerks auftreten. Auch eriaubt die Verwendung der
Kerne in einfacher Weise eine Modifizierung der festzustellenden Stromschwelle.
Insbesondere für Fälle, in denen die Kriterien von einer großen Zahl von Leitungen festzustellen sind ist
es bekannt (DE-AS 12 64 524, 12 64 525), solche Kerne
gruppenweise zur Bildung von Matrizen auf einer gemeinsamen Grundlage anzuordnen und sie zeitmultiplex
zu lesen. Eine Lösung dieser An ermöglicht die Reduktion der Schaltungskomplexität auf ein ,Mindestmal}.
Im Rahmen von Entwicklungen, die schließlich zur Erfindung geführt haben, sind Schaltungsanordnungen
erprobt worden, bei denen die Abfrageleiter, die Leseleiter, die Abfragevorrichtungen und die Lesevorrichtungen
dupliziert sind und jeweils nur eine der beiden Gruppen der duplizierten Vorrichtung in Betrieb
ist, während die andere ständig auf Reserve gehalten wird Miid nur dann eingreift, wenn ein Fehler der ersten
Gruppe zuftritt Dies hat jedoch den erheblichen Nachteil, daß eine ·. nmittelbare Steuerung tier Reservsvorrichtungen
an der Leitung unmöglich ist, und ais
Folge hiervon können diese Vorrichtungen unter Umständen ihre Aufgabe nicht erfüllen, wenn sie für
einen Ausfall der Hauptkette einspringen sollen. In diesem Fall gehen sämtliche von der Schaltungsanordnung
gesammelten Daten verloren, was nicht nur zu einem Nachteil bei der normalen Steuerung des
Fernmelde-Netzwerks führen kann, sondein auch zu scnwerwiegenden wirtschaftlichen Verlusten für die
betreibende Verwaltung, wenn sich solche Daten auf die Berechnungsvorgänge beziehen.
Ein weiterer Nachteil dieser Art von Vorrichtungen
Ein weiterer Nachteil dieser Art von Vorrichtungen
beruht auf dem Vorgang des Überprüfens der Operation der verwendeten Gerätekette: zur Feststellung,
ob Störungen der Abfragevorriehtungen oder den
Lesevorrichtungen zuzuschreiben sind, müssen mehrere
horizontale Zeilen ünd/oder vertikale Spalten von mit
keiner der Leitungen gekoppelten Kernen verwendet
werden. Ersichtlich können also die in Fehler verwickelten
Vorrichtungen nur zum Schaden der Sammlungskapazität
für die eigentlichen Daten festgestellt werden, die infolgedessen erhöht werden muß, was wiederum zu
Raumproblemen in Bereichen wie Femsprech^Vermittlungen
führt in denen bereits einr hohe Raumausnützung
herrscht.
Ein weiterer Nachteil bekannter Matrizen beruht darauf, daß es keine Schaltungsanordnungen gibt die
einen Schutz gegen solche Ausfälle bieten, die. obwohl sie in nur einer der beiden Gruppen von Vorrichtungen
der duplizierten Schaltungen auftreten, auch den Betrieb der anderen Gruppe von Schaltungen automatisch
unmöglich machen, wie es beispielsweise auftritt wenn eine Abfrageschaltung dsmit fortfährt einen
Abfragestrom in eine Zeile oder Spalte der Matrix einzuspeisen. Selbst wenn in diesem Fall der Betrieb auf
die Reservcvorrichtungen umgeschaltet wird, würden
verschiedene Zeilen oder Spalten gleichzeitig befragt werden und deshalb die gesammelten Abtastungen nicht
einer tatsächlichen Situation entsprechen.
Der Erfindung liegt die Aufgabe zugrunde, ausgehend von einer Schaltungsanordnung dar eingangs genannten
Art mit Verdoppelung der Abfrage- und Leseleiter und der Abfrage- und Lesevorrichtungen die Sch?Jtungsanordnung
so aufzubauen, daß eventuelle Fehler in den duplizierten Schaltungsteilen sogleich erkennbar werdea
Diese Aufgabe wird durch die im Anspruch 1 angegebenen Maßnahmen gelöst durch die der
Nachteil vermieden wird, daß eine Gruppe dauernd arbeitet während die andere in dauernder Wartestellung
verbleibt
Das erfindungsgemäße System ist insbesondere anwendbar auf solche Überwachungsanordnungen, bei
denen aufgrund von Kernen, die von den Leitungen Unabhängig sind, von gegebenen Ma'rixstellen gegebene
Signale erwartet werden müssen, so daß gemäß Anspruch 2 die Lesevorrichtungen jeweils an die
Auswertevorrichtung übereinstimmende Signalrahmen mit den Oberwachungsinformationen und den den
korrekten Betrieb der Schaltungsanordnung betrefferden Informationen abgeben.
Die Maßnahme nach den Ansprüchen 3 bis 5 bewirken, daß ein eventueller fehlerhafter Betrieb der
einen duplizierten Einrichtungen den Betrieb der anderen duplizierten Einrichtung nicht beeinträchtigen
kann. Die Maßnahmen nach Anspruch 6 haben zur Folge, daß die erste Prüfschaltung die Antwort der nicht
mit Leitungen gekoppelten Kerne einer Zeile und daß die zweite Prüfschaltung die Antwort der nicht mit
Leitungen gekoppelten Kerne einer Spalte verarbeiten und hierdtircn nnterscheidbar wird, ob ein Fehler in der
Abfrageinstallation oder in der Leseinstalltion vorliegt
und zwar für jede Hälfte der duplizierten Installation.
Weitere Einzelheiten, Vorteile und Weiterbfldcngen
der Erfindung ergeben sich aus den Unteransprüchen und aus der folgenden Beschreibung eines bevorzugten
Ausführungsbeispiels unter Bezugnahme auf die Zeichnungen. Es zeigt
Fig. I einen Obersichts-Schaltplan zur Darstellung
des Anschlusses einer erfindungsgemäßen Detekiorvorrichlung
zwischen einem Fernmeldegerät und einer Vorrichtung, die von der Detektorvorrichtung ausgehende
Daten verwendet
F i g. 2 einen mehr ins einzelne gehenden Blockschaltplan
einer insgesamt in Fig. 1 mit CMA bezeichneten
Steuerschaltung einer Matrix,
Fig.3 einen Biockschaltplan einer Überprüfungsschaltung CCm Fig. 2,
F ί g, 4 eirt Diagramm des Verlaufe von Signalen bairn
ίο Betrieb Jer Schaltungen nach Fi g. 2 ml 3,
Fi g. 5 einen Biockschaltplan einer bevorzugten Ausführung einer Abfrageschaltung IR in F i g. 2,
F ί g. 6 ein Diagramm des Verlaufs von Signalen beim
Betrieb der Elemente der Schaltung nach F: g. 5.
Die im folgenden beschriebenen Schsltungsgruppen sind wie in den Schaltplänen dargestellt miteinander verbunden.
Die im folgenden beschriebenen Schsltungsgruppen sind wie in den Schaltplänen dargestellt miteinander verbunden.
Der Übersichtsschaltplan nach Fig. 1 zeigt eine
allgemeine Schaltung A Tmit elektrischen Stromkreisen
Nichtfließen eines Gleichstroms festgestellt werden mub. Die allgemeine Schaltung A Tkann beispielsweise
der Scha gskomplex einer Fernsprechvcrmittlungsstelle
seia In diesem Fall zeigen die in den Stromkreisen
cij,.., ein/, fließende Ströme beispielsweise Kriterien an,
die die Anzahl der Gespräche, die Anzahl der Gebührenimpulse und dergl. betreffen.
Eine Vielzahl von Magnetkernen Λ[1.1),.., Λ^Ι, π\
AU.fl+l). .., N(nu 1), .., N(w, n% N(m, /7+1),
N(m+1,1),..^N(m->-l ^* W"i+i.n+\),die in m+1
Zeilen und n+1 Spalten angeordnet sind und jeweils
e.'ne rechteckige Hystereseschleife aufweisen, bilden
gemäß ihrer Anordnung eine Μείτίχ MN. Bei der
Bezeichnung der einzelnen Magnetkerne gibt der erste der Zahlen- bzw. Buchstabenausdrücke in Klemmern
die Zeile und der zweite Ausdruck die Spalte des
jeweiligen einzelnen Magnetkerns an.
In der Matrix sind die zu den ersten m Zeilen
gehörenden Kerne und die zu den ersten π Spalten gehörenden Kerne jewels mit einen? der Stromkreise
ei.j, .., cmn verbunden, die die festzustellenden
Kriterien führen und die Schreibt icklungen für diese Kerne bilden. Die Kerne der verbleibenden Zeilen und
Spalten dienen Überprüfungs- und Se&stdiagnoseope-
« rationen, wie später im einzelnen beschrieben wird.
Zwei identische Steuerschaltungen CMA, CMB bilden duplizierte Vorrichtungen zum Abfragen und
Lesen der Matrixkerne. Die Sieuerschaltungen werden
im einzelnen unter Bezugnahme auf die Fig. 2,3 und 5
so beschrieben. Sie senden durch die Kerne N Abfrage- und Rficksteüströme, also Löschströme, über Verbindungen
XA bzw. 1Ä Zur Vereinfachung sei im folgenden
angenommen, daß die Abtragung und Rückstellung sowie das Lesen zyklisch und sequentiell Zeite um Zeile
erfolgen. Hierbei handelt es sich jedoch nur um eine
beispielsweise Annahme. Die Steuerschaltungen CMA,
CMB empfangen über Verbindungen 2Λ bzw. 2B die von den Kernen in Antwort auf die Abfragung
kommenden Signale und geben ausgangsseitig über so einen Leiter SA bzw. 3B die serialisierten Abtastungen
dieser Antworten ab. Im Fall von Fehlfunktionen senden sie Alarmsignale.
Das Senden der Abfrage- und Rückstellströme wird
mit Hilfe von Signalen IN, Angesteuert, deren Verlauf
es später unter Bezugnahme auf Fig.4 beschrieben wird.
' Das Lesen und Serialisieren der Antworten von den Kernen N wird durch eine Gruppe von Signalen CK
zeitgesteuert und die Oberprüfungsoperaäon für das
richtige Funktionieren werden durch eine weitere Gruppe von Signalen W zeitgesteuert. Die diese
Gruppen bildendem Einzelsignale sind aus den Fig.2
und 3 ersichtlich und ihr Verlauf wird später unter Bezugnahme auf IF Sg. 4 beschrieben. Zunächst sei nur
darauf hingewiesen, daß die Zeitsteuerung so erfolgt, daß die Abfrage- und Rückstellströme für einen
Abtastzykllis der Matrix MN vor« der Steuerschaltung CMA g:-,endet werden und für den nachfolgenden
Abtastzykiüs von der Steuerschaltung CMB, während in to
jedem Abtastzyklus die Antworten von den Kernen
gleichzeitig von CMA und CMBgesammelt wtrden.
Zur Vereinfachung zeigt F ί g. I nicht die Verdrahtungen der Kerne yVmit den Stromkreisen C\ 1 cm.„
und mit den Abfrage- und Leseleitern, die die
Verbindungen IA XB und 2A 2B bilden, da die
Erstellung solcher Verdrahtungen in den üblichen Aufgabenbereich des Fachmanns fällt. Für das Verständnis
der Erfindung muß nur darauf hingewiesen werden, daß jeder Magnetkern N von zwei Abfrageleitern,
die zur ersten Verbindung XA bzw. zur zweiten Verbindung 1B gehören, und von zwei Leseleitern. die
zur ersten Verbindung 2A bzw. zur zweiten Verbindung 2Z?gehören,gekreuzt wird.
Die Matrix MN und die Steuerschaltungen CAiA
CMßbilden zusammen eine Detektorschaltung DA zum
Feststellen der Kriterien der elektrischen Schaltung AT.
Eine Auswertvorrichtung Di/stellt eine Standard-Benutzer-Vorrichtung
dar. die die von der Detektorvorrichtung DR über die Leiter ZA, 3B kommenden
serial'sierten Abtastungen empfängt und beispielsweise
deren Verarbeitung bewirkt und außerdem an die Steuerschaltungen CMA. CMB über Verbindungen 12A
A2B Überprüfungssigr.ale über die soeben ablaufende
Übertragung sendet Die Auswertvorrichtung £>t/stellt
keinen Teil der Erfindung dar und braucht deshalb nicht im einzelnen beschrieben zu werden.
Ein Standard-Zeujeber BT erzeugt die Signale IN.
RS, CK und W, die für den Betrieb der Steuerschaltungen CMA und CMB benötigt werden. Auch die
Zeitgeber BT bildet keinen Teil der Erfindung und braucht deshalb hier nicht näher beschrieben zu werden.
Der Schaltplan nach Fig.2 zeigt bereits im
Zusammenhang mit F i g. 1 beschriebene Bauelemente, nämlich die Matrix MN, die Verbindungen \A und 2A
und den Leiter 3A zur Auswertvorrichtung DU. Weiterhin enthält die dargestellte Schaltung CMA eine
Abfrageschaltung IR, die auf den Empfang der Signale
IN, RS hin zyklisch und sequentiell zu den verschiedenen
Magnetkernzeilen der Matrix MN über die Verbindung \A Abfrageströme und Lösch- oder
Rückstellströme für die Rückstellung in den ursprünglichen
Zustand des Kerns sendet Die von der Abfrageschaltung IR durchgeführten Operationen werden
mit Hilfe zweier Zeitsignale CK 1, CK2 zeitgesteuert,
die vom Zeitgeber ST(F i g. 1) kommen und von denen das erste den Betrieb bei alternierenden Zyklen
von IR bewirkt, während das zweite die Zeit zum Verarbeiten der einzelnen Kemzeüen der Matrix MN
festsetzt Der Aufbau der Abfrageschaltung IR wird im einzelnen unter Bezugnahme auf F i g. 5 beschrieben.
Eine Verstärkervorrichtung AS empfängt parallel von der Matrix MN über n+\ Leiter der Verbindung 2A
die von sämtlichen Kernen der einzelnen Zeilen abgegebenen Antwortsignale entsprechend dem Befehl
durch den sie abgefragt werden, und bringt diese Signale
als Leseverstärker auf einen Pegel, wie er für den Betrieb der nachfolgenden Verknüpfungsschaltungen
erforderlich ist. Weiterhin sperrt die Verstärkervorrichtung AS solche Signale, die von den Kernen in Antwort
auf den Rückstellstrom abgegeben werden. Im einzelnen besteht die Verstärkervorrichtung AS aus einer
Mehrzahl gleich aufgebauter Verstärkereinheiten AS 1, AS2, ,.,, ASn, As(n+\), von denen jede mit einem
Leiter der Verbindung 2Λ verbunden ist und jeweils sequentiell Zeile um Zeile das von dem Kern, der zur
Spalte mit dem gleichen Index gehört, abgegebene Signal empfängt. Die in der Technik als »Leseverstärker«
bezeichneten Verstärkereinheiten ASi,..., AS(n+\) sind dem Fachmann an sich bekannt und
brauchen hier nicht im einzelnen beschrieben zu werden.
Ein übliches Parallel/Parallel-Register ÄfPempfängt
die Antworten von den Kernen, die mit den Stromkreisen c\ 1. ..„ cw π (Fig. 1) verbunden sind.
Diese Antworten sind von den Verstärkereinheiten ASi. .... ASn (Fig. 2) auf einen booleschen Pegel
gebracht worden und liegen an Ausgangsleitern 4(1),.., 4(n) dieser Verstärkereinheiten. Das Register RPP hält
diese Antworten an seinen Ausgangsleitern 5(1),.., 5(n)
so lang fest, als dies für die Übertragungwjperation zur
Auswertevorrichtung DU erforderlich ist Die Signale an den Ausgangsleitern 5(1), ..„ 5(n) werden im
folgenden als »Informationssignale« bezeichnet. Die Zeitsteuerung dieser Operationen wird durch ein
Zeitsignal CK 3 bewirkt, das vom Zeitgeber ST(F i g. 1)
kommt
Ein Standard-Muitip!exer MX i überträgt parallel auf Ausgangsleitern 6(1),.. ,6{/7) entweder die vom Register
RPP über die Leiter 5(1), ..„ 5(n) kommenden
Informationssignale oder Oberprüfungssignale, die den Multiplexer an zweiten Eingangsklemmen erreichen, die
mit einer Verbindung 7 verbunden sind. Die Verbindung 7 weist sieben Leiter auf und sammelt Signale, die auf
Leitern 9, 11, auf der Verbindung 12>4 und auf einer Verbindung 13 liegen. Von diesen Signalen sind die auf
den Leitern 9 und 11 Selbstdiagnosesignale bzw. Paritätssignale; die von der Auswertevorrichtung DU
auf der Verbindung 12A kommenden Signale führen beispielsweise Informationen, die sich auf mögliche
Synchronismusfehler des Zeitgebers BT beziehen und für spezielle Situationen erforderlich sind. Die Leiter der
Verbindung 13 sind so angeordnet, daß sie definierte boolesche Signale führen, die von der Auswertevorrichtung
DU für die Oberprüfung der Übertragungsgüte benötigt werden.
Der Multiplexer MXi ist solang auf die mit den
Leitern 5(1),.., 5{n) verbundenen Eingänge gestellt, als
die Abfrageschaltung IR Abfrageströme und Rückstellströme
an die mit den Stromkreisen C\.\, .., cno
verbundenen Kerne sendet also für die von IR zum Abfragen der ersten m Zeilen der Matrix benötigte Zeit,
und ist solang auf die mit den Leitern der Verbindung 7 verbundenen Eingänge gestellt, als zum Abfragen und
Lesen der (n7+l)ten Zeile erforderlich ist, die, wie
beschrieben, für Überprüfungs- und Selbstdiagnoseoperation dient Der Befehl zum Steilen des Multiplexers
MXi auf eine seiner Eingangsgruppen wird von einem
Signal CK4 gegeben, das vom Zeitgeber 57*(Fig. 1)
kommt
Ein zweiter Multiplexer MX2 von an sich bekannter
Art serialisiert d:e ihn parallel über seine Eingangsleiter
6(1), ..„ 6(n) erreichenden Signale und gibt ausgangsseitig
über einen Leiter 8 die serialisierten Signale ab. Die Zeitsteuerung für diese Operationen wird durch ein
Signal CK5 bewirkt, das vom Zeitgeber ÄTkommt
030106/3«
Ein üblicher Pegelwandler TL empfängt die vom Multiplexer MX 2 abgegebenen Signale über den Leiter
9 und bringt sie auf einen hinsichtlich der Übertragungserfordernisse zur Auswertevorrichtung DU geeigneten
Pegel, der insbesondere von der Art und Länge des Leiters 3A abhängt. Eine Überprüfungsschaltung CC
umfaßt eine Anzahl von Einzeischaitungen für die Durchführung der Überprüfungs- und Selbstdiagnose-Operationen.
Auf der Grundlage einer Zeitsteuerung durch die Gruppe von Signalen W empfängt die
Überprüfungsschalfung CC über Leiter 4(1), 4(2), ..„
4(n), 4(n+\) die von den Verstärkereinheiten 451,
AS2..., ASn, AS(n+\) ausgehenden Signale, identifiziert
aus diesen Signalen mögliche Fehlfunktionen und stellt fest, ob diese Fehlfunktionen von den Verstärkereinheiten
ASi.-- AS(n + i) oder von der Abfrageschaltung
IR verursacht werden, woraufhin sie ein das Ergebnis der durchgeführten Überprüfung anzeigendes
Signal erzeugt. Dieses Signal wird zum zweiten Eingang des Multiplexers MXi über den Leiter 9 und die
Verbindung 7 und außerdem über eine Verbindung 10 zu einer äußeren Alarmvorrichtung AL geleitet. Der
Aufbau der Überprüfungsschaltung CC wird später im einzelnen unter Bezugnahme auf Fig.3 und 4
beschrieben, von denen die F i g. 4 auch die die Gruppe von Signalen W zusammensetzenden einzelnen Spannungsverläufe
veranschaulicht.
Ein Standard-Paritätsgenerator GP berechnet beispielsweise während der für die Behandlung der
(m+I)ten Zeile der Matrix eingeräumten Zeit die Parität der vom Multiplexer MX 2 ausgehenden
Informationssignale, die an CP über den Leiter 8
geliefert werden, und gibt ein die Parität anzeigendes Bit über den Leiter 11 und die Verbindung 7 an den
zweiten Eingang des Multiplexers MX 1 ab. Die Zeitsteuerung für diese Operationen wird durch das
gleiche Signal CK 4 durchgeführt, das den Multiplexer MX 1 steuert
F i g. 4 zeigt den Spannungsverlauf der Signale CK 1 bis CK 5, die den zeitlichen Ablauf der Operation der
Schaltungen IR, AS, RPP, MXX, MX2 und GPsteuern
und zusammen die Gruppe von Signalen CK bilden, ferner die Spannungsverläufe der Signale IN and ÄS
Das Signal CK1, das den alternierenden Betrieb der
die Abfragung und Rückstellung bewirkenden Steuerichaltungen CMA und CMB steuert hat einen
Rechteckverlauf mit einer Periode gleich zwei Abtastzyklen der Matrix MN. Die halbe Zeit seiner Periode hat
es den booleschen Pegel 1 und die restliche Zeit den booleschen Pegel 0. Als Beispiel sei angenommen, daß
während der Halbperiode, zu der CK 1 den Pegel 1 hat,
ti.'τ während der in Fig.4 als Halbperiode A
bezeichneten Zeit, die Abfrageschaltung IR der Steuerschaltung CMA zum Betrieb angesteuert ist,
dieweil während der anderen Halbperiode, die der nur teilweise dargestellten Zeit B entspricht, die Abfrageschaltung
IR der Steuerschaltung CAiS zum Betrieb angesteuert ist Die Abtastzyklen der Matrix, während
derer die Äbfrageschaitung von CMA in Betrieb ist,
werden im folgenden als »Zyklus A« bezeichnet, und die
anderen Zyklen als »Zyklus B«. In der Zeichnung ist ein
Zeitpunkt tA als Startzeitpunkt des Zyklus A und ein
Zeitpunkt te als Startzeitpunkt für den folgenden Zyklus
B angegeben, also für den Pegelübergang von 0 nach 1 von CK1 bzw. für den nachfolgenden Pegelübergang
von 1 nach 0 von CK1.
Das Signal CK 2, das die Abtastung der verschiedenen
Kernzeilen startet, besteht aus einer Grrope von
Signalbifdern, die auf entsprechende Dekodierung hin die Adresse für die jeweilige Zeile liefern. Der Verlauf
dieser Signale ist für das Verständnis der Erfindung nicht notwendig und und in Fig.4 sind nur die für die
Behandlung der Zeilen i, 2,—, m, m+i bestimmten
Zeilenzeiten mit TRi, TR2, ..., TRm, TR(m+\)
bezeichnet.
Das Signal IN besteht aus efosr Gruppe von Impulsen
sehr kurzer Dauer im Vergleich zur Zeilenzeit. Die Impulse haben eine Wiederholungsfrequenz gleich der
Abtastfrequenz der Zeilen. Das Signal IN steuert das Aussenden des Abfragestroms durch die positive Front
des Impulses. Die in der Figur dargestellte Dauer dieser Impulse hat nur Hmweischarakter. Die Figur zeigt die
ansteigende Flanke des Signals CK 1 zum Zeitpunkt tA,
die hinsichtlich der ansteigenden F'anke des entsprechenden Impulses des Signals IN ein wenig verzögen
ist. Hierdurch wird die charakteristische Eigenschaft von Kernsensoren berücksichtigt, daß der kennzeichnende
Zeitpunkt für die Feststellung des Kernzustands gegenüber dem Beginn des Abfragestroms verzögert
ist. Dennoch scheint es zwecks Kürze und leichterer Darstellung angemessen, den Startzeitpunkt jedes
Zyklus und folglich den Startzeitpunkt jeder Zeilenzeit mit dem Feststellungszeitpunkt zusammenfallend darzustellen
und somit den Pegelübergangszeitpunkt von IN vorwegzunehmen. Das in der Zeichnung gezeigte
Maß dieser Vorwegnahme ist nur ein Näherungswert
Das Signal RS gleicht in seiner Form dem Signal IN.
Das Signal RS gleicht in seiner Form dem Signal IN.
Seine Impulse, die mit ihrer ansteigenden Flanke die Abgabe des Rückstellstroms in den einzelnen Zeilen
steuern, erscheinen jedoch gegenüber dem Anfang der Zeilenzeit um eine ausreichende Zeitspanne verzögert,
um sicherzustellen, daß der Impuls der Kernantwort beendet ist Das in der Figur eingetragene Maß der
Verzögerung von ÄShat nur Hinweischarakfer.
Das Signa! CK 3 besteht aus einer Rechieckspannung iiner Periode gleich der Zeilenzeit die vom booleschen
Wert 0 zum booleschen Wert 1 zeitlich zusammenfallend mit dem Beginn jeder Zeilenzeit übergeht und am
Wert 1 für eine gegebene Zeit verbleibt die der Einfachheit halber als gleich der halbe;. Zeilenzeit
dargestellt ist Bei jedem Übergang vom Wert 0 zum Wert t bewirkt das Signal CK 3 das Beladen des
Registers RPP (F ig.2) mit den zu diesem Zeitpunk' an den Leitern 4(1),.. ,4{n) liegenden Daten.
Das den Multiplexer MXi (Fig. 2) steuernde Signal
CK 4 besteht aus einer Rechteckspannung, die zu Beginn jedes Abtastzyklus der Matrix vom booleschen
so Wert 0 zum booleschen Wert 1 übergeht und auf 1 bis zum Ende der Zeilenzeit 77Zm verbleibt worauf es zum
Wert 0 übergeht und während der gesamten Zeilenzeit TR(m+\) auf 0 bleibt Der Multiplexer MXi steht auf
seinen mit den Leitern 5(1), .., 5(n) verbundenen Eingängen, solang CX 4 den Wert 1 hat und steht auf
seinen mit der Verbindung 7 verbunden ;n Eingängen, wenn CK 4 den Wert 0 hat Außerdem wird während
der Zeit zu der CK 4 den Wert 0 hat der Paritätsgenerator GPm Betrieb gesetzt
Das Signal CK 5 bestimmt die Abtastung der π Eingänge des Multiplexers MX2 für die Serienübertragung
der Daten zur Auswertevorrichtung DU und hat somit eine Periode gleich der Zeilenzeit Sein tatsächlicher
Verlauf interessiert im vorliegenden Zusammenhang nicht so daß sich die Angaben in Fig. 4 auf h, fe,
.., t„ für die Zeitspannen beschränken, die fß/ die
Verbindung mit den einzelnen Eingangsklemmen vorgesehen sind und für die ersten m Zeilen der Matrix
die für die Abtragung der mit einem Schreibleiter versehenen Kerne benötigte Zeit wiedergeben.
Die Überprüfungsschaltung CCenthält gemäß F i g. 3
eine Prüfschaltung CAS, deren Aufgabe es ist, den torrekten Betrieb der Verstärkereinheiten 451
AS(n+\) zu prüfen, indem sie während der für aas Abtasten der letzten Zeile benötigten Zeit, also
innerhalb der Zeilenzeit TR(m+1) (F i g. 4), feststellt, ob
die Verstärkereinheiten ausgangsseitig über die Leiter 4(1), ..., 4{/7+1) ein Signal mit einem angemessenen
booleschen Pegel liefern und zwar sowohl, wenn die Kerne dieser Zeile einen Abfragestrom empfangen, als
auch wenn sie nicht erregt sind. Die Prüfschaltung CAS gibt über einen Leiter 14 ein Ausgangssignal entweder
df-s einen oder des anderen booleschen Pegels in Abhängigkeit dpvon ab, ob diese Prüfung eine
Fehlfunktion ergeben hat oder nicht. Zwecks Einfachheit der Beschreibung sei angenommen, daß dieses
Signal im Fall des regulären Betriebs eine boolesche 0 und im Fall einer Fehlfunktion eine boolesche 1 ist.
Zur Erfüllung dieser Operationen empfängt die
Prüfschaltung CAS ein Steuersignal IVI und ein Löschsignal W2, die zu W gehören (Fig. {. 2) und
später unter Bezugnahme auf F ί g. 4 im einzelnen beschrieben werden.
Die Darstellung von Schaltungen, die die Funktionen der Prüfschaltung CAS ausführen, kann dem Fachmann
überlassen bleiben und braucht hier nicht im einzelnen beschrieben zu werden.
Eine Prüfschaltung CIR dient der Prüfung des korrekten Betriebs der Abfragesi-haltung IR (Fig.2).
Sie empfängt zu jeder Zeilenzeit über den Leiter 4(n+1)
die Antworten der nicht mit Schreibleitern versehenen Magnetkerne der (n+ l)ten Spalte der Matrix MN. sie
prüft, ob diese Antworten den gleichen booleschen Wert haben, und sie unterbricht den Vergleich, sobald
eine von den vorhergehenden Antworten abweichende Antwort auftritt Nach der für den Empfang der
Antwort vom letzten Magnetkern der letzten Zeile bestimmten Zeit gibt die Prüfschaltung CIR ein Signal
mit dem einen oder dem anderen booleschen Wert ab, je nachdem, ob eine oder ob keine Fehlfunktion der
geprüften Schaltung festgestellt worden ist Auch in diesem Fall sei angenommen, daß dieses Signal eine 0
ist wenn alles korrekt abläuft und eine 1 ist, wenn « irgendeine Fehlfunktion festgestellt worden ist
Die Prüfschaltung CIR empfängt weiterhin über den Leiter 14 das von der Prüfschaltung CAS ausgehende
Signal und wird von diesem gesperrt falls es den Pegel 1 hat also wenn die Prüfschaltung CAS eine Fehlfunktion
in einer der Einheiten der Verstärkungsvorrichtung AS (F i g. 2) festgestellt hat Die Sperrung der die Abfrageschaltung
IR überprüfenden Prüfschaltung ClR, wenn ein Fehler in der Verstärkungsvorrichtung AS festgestellt
wird, berücksichtigt diese Tatsache derart daß einerseits das Signalisieren eines Fehlers in AS keine
Klarheit darüber gibt welcher der Verstärkungseinheiten von AS dieser Fehler zuzuschreiben ist und
andererseits die Fehler der Abfrageschaltung IR durch die Fehlfunktion des Ausgangssignals der Verstärkereinheit
ASjfn+1) identifiziert werden. Das gleichzeitige
Fehlersignalisieren sowohl durch die Prüfschaltung CASaXs auch durch die Prüfschaltung CIR bedeutet also
nicht notwendigerweise, daß dieser Fehler der Abfrageschaltung IR betrifft sondern kann sich auch einfach auf
eine Fehlfunktion der Verstärkereinheit AS(n+\)
beziehen. Da der Fehler in der Verstärkervorrichtung AS, wenn er nicht beseitigt wird, den Verlust von von
der Detektorschaltung gelesenen Daten mit sich bringt und um Überprüfungsoperationen an einer korrekt
arbeitenden Vorrichtung zu vermeiden, wird es als zweckmäßig erachtet, den Überprüfungen der Verstärkervorrichtung
AS Priorität zu geben und die Prüfschaltung CIR zu sperren, sobald die Prüfschaltung
CASeine abweichende Stellung signalisiert Der Aufbau der Prüfschaltung CIR braucht nicht im einzelnen
beschrieben zu werden, da die Darstellung der angegebenen Funktionen dem Fachmann überlassen
werden kann.
Für den Betriebsbeginn muß die Prüfschaltung CIR
zunächst ein Zeitsignal VV 3 empfangen, das das Laden
der Antworten von den Magnetkernen bewirkt ferner ein zweites Zeitsignal W4. das das Abgeben der
Ausgangssignale bewirkt, und ein Löschsignal W%
Diese Signale, die ebenfalls zur Gruppe von Signalen W gehören, werden später unter Bezugnahme auf Fig.4
im einzelnen behandelt.
Zwei gleich aufgebaute Speicherschaltungen DMl.
DM2 von an sich bekannter Bauart speichern für mehrere aufeinanderfolgende Abtastzyklen der Matrix,
beispielsweise für zwei Zyklen, die von den Prüfschaltungen CAS bzw. CIR ausgehenden Signale und geben
ausgangsseitig über Leiter 16 bzw. 17 ein Signal ab, dessen boolescher Wert anzeigt ob eine Fehlfunktion
bei sämtiichen aufeinanderfolgenden Zyklen aufgetreten ist Auch für diesen Fall wird angenommen, daß eine
boolesche 0 auf den Leitern 16 und 17 vorliegt, solange steh keine Fehlfunktion in sämtlichen aufeinanderfolgenden
gepriiften Zyklen wiederholt, und im anderen
Fall eine boolesche 1 vorliegt
Die von den Speicherschaltungen DMl. DM 2 ausgehenden Signale werden außerdem über Leiter 10',
iO" Alarmvorrichtungen AL', /!/."zugeleitet die ein die
Verstärkervorrichtung AS bzw. die Abfrageschaltung IR (F i g. 2) betreffendes Fehlersignal abgeben, wenn an
diesen Leitern beispielsweise eine boolesche 1 auftritt Die Leiter 10', 10" und die Alarmvorrichtungen AL'.
AL" bilden die Verbindung 10 bzw. die Alarmvorrichtung AL gemäß Fig.2. Die Steuerung und die
Zeitgebung der Speicherschaltungen DMl. DM2 werden durch ein Signal W6 betrieben, das später unter
Bezugnahme auf F i g. 4 beschrieben wird.
Eine übliche boolesche Verknüpfungsschahur..- P
empfängt eingangsseitig über die Leiter 16 und 17 die Ausgangssignale der Speicherschaltungen DMl und
DM2 und stellt eine boolesche Summe her, so daß sie über den Leiter 9 (F i g. 2,3) ein über die Verbindung 7
zum Multiplexer MX 1 geleitetes Signal abgibt das die Auswerteschaltung DU mit Daten über den Betrieb der
Matrix versorgt Unter den oben angegebenen Vorraussetzungen ist dieses Signal eine boolesche 0, solang kein
Signal von den Prüfschaltungen CAS und C/i?'Fi?.3)
eintrifft das einen Fehler in mehreren aufeinanderfolgenden Zyklen anzeigen würde.
Der Verlauf der Signale WX bis W6, die für den
Betrieb dar Überprüfungsschaltung CC notwendig sind,
wird im folgenden unter Bezugnahme auf Fig.4 beschrieben.
Das Signal W\ besteht aus einer Rechteckspannung
einer Periode gleich einem Abtastzyklus der Matrix und hat einen ersten Übergang von 0 nach 1 zeitlich
übereinstimmend mit dem Beginn der Zeilenzeit TR(m+\\ wodurch die Prüfschaltung CAS(Fig.3) in
die Lage versetzt wird, den Betrieb der Verstärkereinheiten AS 1,.., AS(n+1) (F ig. 2) bei Anwesenheit von
Kernabfragestrom zu überprüfen, und einen zweiten
Übergang von 0 nach I zu einem Zeitpunkt, der zum
ersten Obergang derart verzögert ist, daß die Überprüfung dieser Einheiten in ihrem stationären
Zustand durchgeführt werden kann. Beispielsweise ka"n
der Zeitpunkt des zweiten Obergangs in der Mitte ο Zeilenzeit
TR(m+\) liegen. Die Ubergangszeitpunkte
von 1 nach 0 sind für den Betrieb der Prüfschaltung CAS
(F i g. 3) bedeutungslos und sind nur so gewählt, daß das
Signal Wl leicht erzeugt werden kann. Beim gezeichneten Beispiel wurde angenommen, daß das Signal Wt
nach dem zweiten Obergang nach 1 diesen Wert für den
verbleibenden Teil der Zeilenzeit TR(m+1) und für den
nachfolgenden Zyklus bis zu einem Zeitpunkt beibehält, der kurz vor dem Beginn der Zeilenzeit TR(m +1) liegt
Auch das Löschsignal WI hat eine Periode gleich
einem Abtastzyklus der Matrix. Es hat einen Übergang
von 0 nach l zu einem unmittelbar vor dem Beginn der
Zeilenzeit TR(m+1) liegenden Zeitpunkt und bewirkt als Konsequenz dieses Obergangs ein Löschen in der
Prüfschaltung CAS Auch in diesem Fall hat der Obergang von 1 nach 0 keinen Einfluß auf die Steuerung
von CASvaia der Zeitpunkt dieses Übergangs wird nach
dem Gesichtspunkt der leichten Erzeugung und/oder der Stabilität des Signals gewählt. Im gezeichneten
Beispiel wurde angenommen, daß W 2 auf 1 während des gesamten Zyklus verbleibt mit Ausnahme einer
kurzen dem Übergang vorangehenden Zeitspanne. Die dargestellte Zeitspanne, zu der das Signal W 2 auf 0
jteht, hat nur Hinweischarakter.
Das Signal W3 bewirkt, düß die Prüfschaltung ClR
(F i g. 3) die Antworten der letzten Kerne jeder Zeile empfängt Es hat eine Periode gleich einer Zeüenzeit
und fällt mit dem Signal CK 3 zusammen, das das Laden der Daten in das Register RPP(F i g. 2) steuert
Das Signal W4 bewirkt die Ausgabe der Ausgangssignale der Prüfschaltung ClR (Fig.3). Es hat eine
Periode gleich dem Abtastzyklus der Matrix und einen Obergang von 0 nach 1 während der Zeüenzeit
TR(m+\) zu einem bezüglich des zweiten Obergangs
nach 1 des Signals Wi so verzögerten Zeitpunkt daß
hierdurch die Durchführung einer zweiten Oberprüfung durch die Prüfschaltung CAS(F i g. 3) und das Eintreffen
eines eventuellen Sperrsignals über den Leiter 14 ermöglicht wird. Für den Spannungsverlauf vor und
nach dem Obergang von 0 nach 1 gilt für das Signa! W4
das gleiche wie für die beschriebenen Signale Wl und
WZ
Das Signal W 5 hat einen dem Signal W 2 gleichenden Verlauf mit der Ausnahme, daß de. Übergang nach 1
kurz vor Beginn jedes Zyklus stattfindet, da die Prüfschaltung CIR während des gesamten Abtastzyklus
der Matrix und nicht nur während der Zeüenzeit TR(m+1) in Betrieb sein muß.
Das Signal W6. das die Speicherschaltungen DMX
und DM2 (Fig.3) zeitlich steuert, ist eine Rechtecksnanmimr
einer Periode eleich der Dauer eines Abtastzyklus der Matrix. Der Übergang von 0 nach 1
des Signals W6 tritt zeitlich übereinstimmend mit dem
Anfang jedes Abtastzyklus der Matrix auf. Dieser Übergang steuert die Abgabe des den systematischen
Fehler anzeigenden 5igü2.h Zur VerknüpfüngssCnähung
P. Wie gesagt, wird dieses Signal vom Multiplexer MX \ (F i g. 2) während der Zeilenzeit TR(m+1) weitergegeben.
Die Überprüfungsschaltung CC arbeitet folgendermaßen,
wobei beispielhaft der Zyklus A (Fig.4)
betrachtet wird:
Beginnend vom Zeitpunkt U, zu dem der Zyklus
anfängt, und anschließend zu samtlichen Zeilenzeiten
lädt die Prüfschaltung CIR die Antwort des letzten Magnetkerns der letzten abgetasteten Zeile bei
Eintreffen der positiven Ranke des Signals W3. Da die letzten Kerne der einzelnen Zeilen nicht mit Schreibwicklungen
versehen sind, müssen ihre sämtlichen Antworten den gleichen booleschen Wert haben und es
sei als Beispiel angenommen, daß sie bei korrektem Betrieb der Abfrageschaltung IR und der Verstärkereinheit
AS(n+1) am Leiter 4{n+1) den booleschen Wert 1
haben. Wie dargelegt fährt die Prüfschaltung CIR damit fort, die am Leiter 4(n+l) eintreffenden Anworten zu
speichern, solang diese den booleschen Wert 1 haben, und ignoriert nach Feststellung einer 0 die nachfolgenden
Antwortsignal bis zum Ende des Zyklus, an dem die Schaltung durch das Signal W5 gelöscht wird.
Es sei nun angenommen, daß die Abfrageschaltung IR
(F i g. 2) korrekt arbeitet und deshalb die Schaltung CIR (Fig.3) weiterhin die Kernantworten speichert Die
Prüfschaltung CIR gibt jedoch noch keine Signale ab. die eine Information über den Zustand der Abfrageschaltung
IR geben, da zunächs* auch die von der Prüfschaltung CAS durchgeführten Überprüfungen
abgewartet werden nu ^en, um festzustellen, ob das
Nichteintreffen einer Anwort am Leiter 4(n+\)
tatsächlich der Schaltung IR zuzuschreiben ist oder
durch einen Fehler der Verstärkereinheit ASjfn+l) für
die letzte Kernspalte bewirkt worden ist
Während der Zeitspanne von 77? 1 bis TRm (F i g. 4)
verbleibt die Prüfschaltung CAS durch das Signal Wi
gesperrt Unmittelbar vor Beginn der Zeilenze:t TR(m+\) wird die Prüfschaltung CAS gelöscht und
dann für den Betrieb während der letzten Zeüenzeit durcr den Übergang des Signals W 2 nach 1
bereitgemacht Zu Beginn der Zeilenzeit TR(m+\) bewirkt der Obergang des Signals WX nach 1, daß die
Prüfschaltung CAS den Betrieb der Verstärkereinheiten ASX, ..„ AS(n+\) (Fig.2) in Anwesenheit des
Abfragestroms prüft Diese Überprüfung, die sich, wie beschrieben, auf die Kerne der (m+ l)ten Zeile stützt,
die nicht mit Schreibwicklungen ausgestattet sind, muß,
wenn die Verstärkereinheiten von AS normal arbeiten, die gleiche Antwort für sämtliche Kerne der Zeile
ergeben. Auch in diesem Fall wird angenommen, daß, ψςππ der Betrieb korrekt ablauf* auf den Leitern 4M^
.., 4(n+1) eine boolesche 1 liegt Etwa zur halben Zeit
von TR(m+\), also in ausreichendem zeitlichem Abstand vom Zeitpunkt zu dem die Abfrage- und
Rückstellströme gesendet werden, und so. daß die
so Wirkungen dieser Ströme sicher vorbei sind, steuert der zweite Übergang des Signals WX (Fig.4) nach 1 die
Prüfschaltung CAS (F i g. 3) so an, daß sie den Betrieb der Verstärkereinheiten ASX,.... AS(n+1) (F i g. 2) im
stationären Zustand der Kerne prüft. Laufen die Operationen korrekt, so müssen in diesem Zustand an
allen !.eitern 4 boolesche 0 Siegen. Hat die Prüfschaltung
CAS festgestellt, daß alle Verstärkereinheiten AS 1,..,
AS(n+1) in beiden Zuständen korrekt arbeiten, so gibt
sie, am Leiter 14 eine boolesche 0 ab. Erscheint die positive Flanke des Signals 1*4, so kann die
Ffü/schahung CiR über den Leiicf Ί5 ihr Aüigangssignal
abgegeben, das ebenfalls unter Annahme eines korrekten Betriebs der Abfrageschaltung IR eine
boolesche 0 ist Anschließend wird CIR durch die ansteigende Flanke des Löschsignals W5 (Fig.4)
gelöscht
Die auf den Leitern 14 und !5 (F i g. 3} übermittelten
Werte 0 werden in den Speicherschaltungen DM X bzw.
DM 2 eingespeichert, die auf das Eintreffen der
positiven Flanke des Signals W6 hin über die Leiter 16
und 17 eine boolesche 0 zur Verknüpfungsschaltung P abgeben, an deren Ausgangsleiter 9 eine 0 auftritt.
Im folgenden wird die Situation untersucht, daß die Prüfschaltungen CAS und/oder CIR eine Fehlfunktion
in den überprüften Schaltungen feststellen.
Ein eine der Verstärkereinheittn .ASl,.., AS(n+1)
betreffender Fehler wird dadurch entdeckt, daß während der letzten Zeilenzeit geprüft wird, daß die
Ausgangssignale dieser Verstärker für alle eine boolesche 1 ist, wenn in die Kerne ein Abfragestrom
geschickt wird, und eine boolesche 0 ist, wenn sich die Kerne in Ruhestellung befinden. Als Folge eines Fehlers
kann es also geschehen, daß nach der ersten is
Überprüfung an einem der Leiter 4(1),.., 4{n+l) eine
boolesche 0 auftritt oder nach der zweiten Oberprüfung eine boolesche 1 auftritt indem au einem seiner
Eingänge nach dem einen oder nach dem anderen Obergang des Signds W1 (F i g. 4) nach 1 eine Antwort
empfangen wird, die sich von der an den anderen
Eingängen anliegenden Antworten unterscheiden, gibt die Prüfschaltung CAS(F 1 g. 3) über den Leiter 14 eine
boolesche 1 ab, die in der Speicherschaltung DM1 beispielsweise während zweier aufeinanderfolgender
Zyklen gespeichert wird und die gleichzeitig die Prüfschaltung CIR sperrt.
Unter der Annahme, daß diese boolesche 1 das erste die Speicherschaltung DMX erreichende Fehiersignai
ist, gibt diese nach wie vor über den Leiter 16 eine boolesche 0 zur Verknüpfungsschaltung P. Da durch die
boolesche 1 am Leiter 14 gleichzeitig die Prüfschaltung ClR gesperrt wird, liegt aaf deren Ausgangsleiter ! 5 ur.a
infolgedessen am Ausgangsleiter 17 der Speicherschaltung DM2 ebenfalls eine 0. so daß das Ausgangssignal
der Verknüpfungsschaltung P auf 0 verbleibt Zeigen nach der Zeilenzeit TR(m+ l)des nachfolgenden Zyklus
nach der vom Signal W2 bewirkten Löschung die Überprüfungen der Prüfschaltung CAS[F i g. 3), daß der
Zustand der Ve.jtärkereinheiten ASi, .., ASfn+l) to
(F i g. 2) normal geworden ist so liegt wieder eine 0 am Leiter 14 (F i g. 3), so daß die Prüfschaltung CIR ihre
Prüfoperationen fortsetzen kann. Die Speicherschaltung DMi stellt fest daß das neue Signal einen
Normalzustand anzeigt, und gibt ausgangssei tig eine 0 «s
ab. Da angenommen wird, daß die Abfrageschaltung IR
(F i g. 2) nicht durch Fehler beeinträchtigt ist laufen die Operationen der Überprüfungsschaltung CC normal
weiter.
Stellt umgedreht die Prüfschaltung CAS weiterhin eine Feh'iunktion bei den Antworten der Versxärkereinheiten
AS 1,.., AS(n+1) fest so sendet sie erneut über den Leiter 14 eine boolesche 1, die nach wie vor die
Prüfschaltung CVR sperrt und die von der Speicherschaltung DMl als zweites aufeinanderfolgendes Fehlersigiiai, uas von CAS aügcgcücii wnu. cikainii wnu. Uiiicr
der Voraussetzung, daß die Speicherschaltung DM1 das
Vorliegen des Fehlers anzeigt nachdem er in zwei aufeinanderfolgenden Abtastzyklen der Matrix MN
aufgetreten ist er.xheint nun am Leiter 16 eine boolesche 1, die dun:h die Verknüpfungsschaltung P
zum Leiter 9 läuft und in der Auswerteschaltung DU (Fig. 1) den Fehler meldet Gleichzeitig wird über den
Leiter 10' (F i g. 3) ein Signal gesendet, das die auf die Verstärkervorrichtung AS(F i g. 2) bezogene Aiarmvorrichtung
AL'in Gang setzt.
Die Vorgänge in der ÜberprQfungsschaitung CC fm
Fall eines Fehlers in der Abfrageschaltung IR sind ähnlich: wenn die Prüfschaltung CIR (Fig.3) einen
Unterschied zwischen den Antworten der Kerne der (n+ l)ten Spalte erkennt, wird der Empfang der Signale
vom Leiter 4(ιτ+1) beendet und das Oberprüfungsergebnis
der Prüfschaltung CAS das über den Leiter 14
zur Prüfschaltung CIR kommt, abgewartet Unter der Annahme, daß der Fehler nur die Abfrageschalning IR
betrifft und somit kein Fehiersignai von der Prüfschaltung CAS kommt, wird zum Zeitpunkt, zu dem das
Signal W4 vom Wert 0 zum Wert 1 übergeht, eine
boolesche 1 über den Leiter 15 abgegeben und in zwei aufeinanderfolgenden Zyklen in der Speicherschaltung
DM2 gespeichert Nach dem ersten Zyklus gibt zum Zeitpunkt des Obergangs von W6 nach 1 die
Speicherschaltung DM2 über den Leiter 17 noch eine boolesche 0 ab. Wird der Fehler in IR nicht behoben, so
liegt nach dem zweiten Zyklus am Leiter 15 imn-, χ noch
der Wert 1, was auch auf dem Ausgangäleiier 17 der
Speicherschaltung DM2 und infolgedessen am Ausgangsleiter 9 der Verknüpfungsschaltung P zum
booleschen Wert 1 führt Gleichzeit' * tritt am Leiter 10"
ein Betriebssignal für die sich auf die Abfrageschaltung /A(F i g. 2) beziehende Alarmvorrichtung AL "auf.
Der Zustand, daß gleichzeitig in der Ve .■Stärkervorrichtung
AS und in der Abfrageschaltung IR Fehler
auftreten, wird jedoch als solcher nicht signalisiert, da
die in diesem Fall von der Prüfschaltung CAS zur Prüfschaltung CIR über den Leiter 14 gesendete
boolesche 1 die Signalabgabe von CIR auf den Leiter 15 sperrt Erst später, nachdem die Prüfschaltung CAS die
Wiederherstellung des normalen Betriebs der Einheiten von AS angezeigt hat wird auch der Fehler in der
Abirageschsltung IR angezeigt
In der den Betrieb der Abfrageschaltung veranschaulichen "ig.5 ist wiederum die Kernmatrix MN
dargesti , in der aus im folgenden beschriebenen Gründen die Abfrageleiter so gruppiert sind, daß die
einzelnen Leiter jeder Gruppe von ρ Leitern mit einem Ende am selben Leiterpaar 19-1, 19-2, ... bzw. i9-q
angeschlossen sind und daß das andere Ende der einzelnen Leiter, die in den verschiedenen Gruppen die
gleiche Stellung haben, am selben Leiterpaar 20-1,20-2,
... bzw. 20-p angeschlossen ist Es sind q derartige Gruppen vorhandea
Gemäß F1 g 5 umfaßt die Abfrageschaltung IR einen
ersten Dekoder DC von an sich bekannter Bamrt, der
bei Empfang des der Zeilenadressierung dienenden Zeitsignals CK 2 ausgangssei tig über eine Verbindung
21 zu alternierenden Zyklen eine Mehrzahl von Signalen Hi, H2, ..„ Hq in einer Menge abgibt die
gleich der Zahl q der Gruppen von je ρ Zeilen der
Matrix ist, und der diese Gruppen sequentiell und zyklisch so arrangie.t daß sie die Abfrage- und
Rückstellströme empfangen. Das Zeitsignal CK i bewirkt, daß der Dekoder DG zu alternierenden Zyklen
arbeitet.
Wie Fig.6 zeigt bestehen diese Signale Hi, ..^ Hq
jeweils aus einer Rechteckspannung mit einer Periode gleich der Dauer eines Abtastzyklus der Matrix. Sie
haben den booleschen Wert ί für ρ Zcilenzeiten.
während derer sie die betreffende Gruppe von Zeilen zur Operation bereitmachen, und haben den booleschen
Wert 0 für die verbleibende Zeit der Periode. Im einzelnen hat das Signal Hi den Wert 1 für die
Zeilenzeiten von TR1 bis TRp, das Signal H 2 für die
Zeilenzeiten von TR(p+i) bis 7K(2p) usw. bis zum
Signal Hq, das den Wert ί für die ρ letzten Zeilenzeiten
jedes Zyklus, von 7K(m-p+2)bis TR(m+1), hat
030108/365
27
Die Abfrageschaltung IR enthält weiterhin eine Schaltvorrichtung AG(Fig.S), die in eine Vielzahl von
Abschnitten in Form von Schaltgliedern AG 1, AG 2,.. ,
AGq unterteilt ist, deren Zahl gleich der Zahl q der
Gruppen von Matrixzeilen ist. Jedes Schaltglied verbindet den einen oder den anderen Leiter des
Leiterpaars 19-1,19-2, ..„ 19-g, mit dem es verbunden
ist, in Abhängigkeit vom Signal IN bzw. ÄS mit der Stromquelle bzw. mit Erde Die Schaltglieder AGi,
AG2, ..„ AGq der Schaltvorrichtung AG werden für
die zyklische bzw. die sequentielle Operation durch die Signale Hi, H2,.., //gangesteuert. Die schaltungsmäßige
Verwirklichung der Darstellung der Funktionen der Schaltglieder AGi,.., AGq kann dem Fachmann
überlassen bleiben und braucht hier nicht im einzelnen beschrieben zu werden.
Fig.5 zeigt weiterhin Diodengruppen Di, D2, ..,
Dq, die zwischen die Abfrageleiter der verschiedenen Gruppen und die Leiterpaare 19-1, 19-2, .., 19σ
eingeschaltet sind und die Aufgabe haben, die elektrische Verbindung zwischen den AJjfrageleitern
und dem einen ucer dem anderen Leiter des Leiterp ;
in Abhängigkeit davon herzustellen, ob ein Abfragestrom oder ein Rückstellstrom fließen solL Während der
Zeit, zu der kein Strom fließen darf, haben die Diodengnippen die Aufgabe, die Gruppen der Abfrageleiter
und die Abfrageleiter jeder Gruppe zu trennen.
Die Abfrageschaltung IR enthält weiterhin einen zweiten Dekoder DR von an sich bekanntem Aufbau,
der durch das Signa! CKi für einen Betrieb zu
alternierenden Zyklen gleichzeitig mit dem Dekoder DG angesteuct wird. Beim Empfang des der Zeilenadressierung
dienenden Signals CK 2 gibt der zweite Dekoder DR ausgangsseitig über Hne Verbindung 22
eine Mehrzahl von Signalen Ki, K 2,.., Kp in einer
Anzahl gleich der Zahl ρ der Zeiiei= jeder Gruppe ab, die
einen zyklischen und sequentiellen betrieb derjenigen Zeiten bewirken, die die gleiche Stellung in jeder
Gruppe haben, so daß sie Abfrage- und Rückstellströme empfangen können.
Gemäß Fif 6 sind die Signale Ki, K2, ..„ Kp
Rechteckspannungen einer Diode gleich ρ Zeilenzeiten; jedes Signal hat den booleschen Wert 1 für eine der ρ
Zeilenzeiten, während der es die entsprechende Zeile jeder Gruppe in Betrieb hält, und hat den booleschen
Wert 0 für den verbleibenden Teii seiner Periode, im
einzelnen weist das Signa! K 1 den Wert 1 während der
Zeilenzeiten TOl, TR(p+\), ... auf. das Signal K2
während der Zeilenzeiten TR2, TR(p+2),... usw. bis zum Signal Kp. das den Wert 1 während der
Zeilenzeiten TRp, TR(2p),.., TR(m+ 1)aufweist.
Eine zweite Schaltvorrichtung AR (Fig.5} enthält
eine Mehrzahl von Abschnitten in Form von Schaltgliedern AR 1, AR 2,.., ARp in einer Anzahl der Zahl ρ dc:
Zeilen jeder Gruppe. Jedes Schaltglied verbindet den einen oder den anderen der Leiter des Leiterpaars 20-1,
l in _ :*
übereinstimmend mit den Signalen IN bzw. RS mit Erde oder mit der Stromquelle. Die Schaltglieder AR 1, AR 2,
.., ARp werden zyklisch und sequentiell durch die Signale K i, K 2,... bzw. Kpangesteuert.
Den Diodengnippen Di, D2, .., Dq entsprechen
Diodengruppen D'i, D'2,.. * D'p mit der Aufgabe/die
Abfrage- und Rückstellströme auf den einen bzw. auf den anderen Leiter des jeweiligen Leiterpaars 20-1,
20-2,.., 20p zu verteilen.
Die beschriebene Abfrageschaltung arbeitet folgendermaßen, wobei nur auf den Zyklus A Bezug
genommen wird:
Zum Zeitpunkt tA (F i g. 6), also am Anfang des Zyklus,
wechseln die Signale H1 und K1 gleichzeitig nach 1
und steuern damit das Schaltglied AG 1 der Schaltvorrichtung AG und das Schaltglied AR 1 der Schaltvorrichtung
AR an (Fig.5). Diese sind damit bereit, den
Strom zum Abfragen und/oder Rückstellen der Matrixzeilen zu empfangen, die mit dem Leiterpaar 19-1
verbunden sind, also die erste Zeilengruppe, bzw. die mit
ίο dem Leiterpaar 20-1 verbunden sind, also die erste Zeile
jeder Gruppe. Die positive Ranke des ersten Impulses des Signals IN verbindet einen der Leiter des
Leiterpaars 19-1 mit der Stromquelle und den entsprechenden Leiter des Leiterpaars 20-1 mit Erde.
Der Stromkreis für den Abfragestrom ist somit nur für die erste Zeile von Kernen geschlossen, die den
Abfragestrom solang empfangen können, als das Signal IN auf 1 bleibt Während dieser Zeit verhindern die
Dioden der Gruppen D1, D 2,..., Dq, daß dieser Strom
in andere Leiter der Gruppe oder in andere Gruppen über gemeinsame Punkte fließt.
Bei Empfang der positiven Flanke des Signals ÄS wird der zweite Leiter des Leiterpaars 19-1 geerdet und
der zweite Leiter des Leiterpaars 20-1 mit der Stromquelle verbunden. Solang also ÄS auf 1 bleibt,
kann der Rückstellstrom in einer Richtung entgegengesetzt der vorherigen fließen.
- Zu Beginn der Zeilenzeiten TR2.TR3,... bzw. TRp
(Fig.6) wechseln die Signale K2, K3, .., Kp
aufeinanderfolgend nach 1, während das Signal H i auf 1 bleibt, wodurch die Abfragung der Kerne der zweiten
Zeile, der dritten Zeite... bis zur p-ten Zeile der ersten
Gruppe ermöglicht wird. Zu Beginn der Zeilenzeit
TR(p+1) wechselt das Signal H2 nach !, wodurch das
Schaltglied AG2 (Fig.5) der Schaltvorrichtung AG
angesteuert wird, und die Signale K1,.., Kp wechseln
wiederum nacheinander nach 1, wodurch die Schaltglieder AR 1, .., AÄp aufeinanderfolgend angesteuert
werden. Auf diese Weise werden die Kerne der Zeilen der zweiten Gruppe abgefragt
Die gleichen Vorgänge wioderhoien sich für die
anderen Gruppen von Zeilen bis zur q-ten Gruppe.
Eine derartige Anordnung schließt die Möglichkeit aus, daß infolge eines Fehlers während des Abtastzyklus,
in dem die Abfrageschaltung IR (F i g. 2) von einer der beiden Steuerschaitungen aktiviert ist, ein Abfrageoder
Rückstellstrom auftritt, der von der Schaltung stammt die in diesem selben Zyklus vom Signal CK t
gesperrt wird. Tatsächlich bewirkt die Anwesenheit oder Abwesenheit eines Abfragestroms in einer der
Zeilen das gleichzeitige Ansteuern durch ein Signal H oder ein Signa! K sowohl eines Scha'igiieds der
Schaltvorrichtung AG als auch eines Schaltgiieds der
Schaltvorrichtung AR Liegt jedoch der Ansteuerungszustand nur an einem einzigen Schaltglied der
Schaltvorrichtungen AG oder AR vor, so wird der aus
L 9 20 zusammengesetzte
i9 uiiu 20
Stromkreis elektrisch nicht geschlossen und es kann kein Abfragestrom fließen.
Die Trennung der Elemente der Abfrageschaltung IR in die beiden Teile, die gleichzeitig angesteuert werden
müssen, damit IR funktionieren kann, kann auch ohne die Gruppierung der Kernzeilen gemäß F i g. 5 erhalten
werden. In diesem Fall enthalten die Schaltvorrichtungen AG und AR jeweils soviele Schaltglieder, als Zeilen
von Kernen vorhanden sind, und es gibt soviele Signale H und K wie Zeilen. Im Vergleich zu der in der
Zeichnung dargestellten Lösung würde jedoch eine
solche Ausführung zu einer komplizierteren Schaltung der Abfrageschaltung IR führen.
Im folgenden wird unier Bezugnahme auf die Zeichnung der gesamte Betrieb der Detektorvorrichtung
unter Beschränkung auf einen Zyklus allein beschrieben, beispielsweise auf den Zyklus A, da die auf
den Zyklus B bezogenen Operationen den im Zyklus A durchgeführten Operationen genau gleichen.
Da sich außerdem die ersten m Zeilen der Matrix
gleichen, bezient sich die Be. ichreibung nur auf eine von
ihnen, beispielsweise auf die erste, und dann auf die (m+ l)te Zeile, die für die Oberprüfung dient Unmittelbar
vor dem Zeitpunkt t*. der den Start des Zyklus
angibt (F i g. 4), gibt die Abfrage vorrichtung IR IF i g. 2)
der Steuerschaltung CMA (Fig.Ij, sobak. o.- vom is
Zeitgeber BT das Signal IN empfängt, über die erste Zeile der Matrix den Abfragestrom an. Der Vorgang der
Ansteuerung dieser Zeile zum Empfangen dieses Stroms w(?rde unter Bezugnahme j.»f Fig.5 beschrieben.
Als Antwort auf den -vbfragestrom geben alle
Kerne Λ^Ι,Ι), ..„ N{\,n+i) {Γig.1) der abgefragten
Zeile gleichzeitig über den betreffende»! Leiter sowohl der Verbindung 2A a!s auch der Verbindung 2B ein
Antwortsignal ab, dessen Form vom Zustand des Kerns selbst abhängt, nämlich vom Vorliegen oder Nichtvorliegen
eines Stroms in den Stromkreisen Ci.i,.., q. a zu
denen die Schreibwicklungen dieser Kerne gehören. Im folgenden wird nur auf diejenigen Signale Bezug
genommen, die in der Serie von mit der Verbindung 2Λ verbundenen Vorrichtungen gehandhabt werden, da die
von der Verbindung 2B empfangenen Signale in genau gleicher Weise gehandhabt werden.
Unter diesen Voraussetzungen werden die von allen Kernen der Zeile abgegebenen Antworten von den
entsprechenden Verstärkereinheiten AS 1,..., AS(n +1) J5
(Fig.2) verstärkt und auf einen booleschen Wert gebracht Zu dem durch den Übergang von CK 3
(F i g. 4) nach 1 definierten Zeitpunkt werden die auf die Kerne A^l, 1),.., A^I1 n)(Fig. 1)bezogenen Antworten
in das Parallel-Parallel-Register Äff (Fig.2) geladen,
das diese Signale während der gesamten Zeilenzeit festhält Die auf dem Kern N(\, n+ I)(F ig. ljbezogene
Antwort wird stattdessen in die Prüfschaltung CIR (F ig. 3) geladen.
Zu einem dem Übergang dei Signals CK3 (Fig.4)
von 0 nach 1 folgenden Zeitpunkt wird der Rückstellstrom, der keine Signale auf den Leitern 4( 1),.., 4(/7 +1)
(Fig.2) erzeugt, in die Kerne A^l1I/, .,„ N(\,n+\)
(Fig. 1) geleitet In dieser Phase steht das Signal CK4
auf 1, so daß der Multiplexer MX 1 (Fig. 2) auf seine mit
den Leitern 5(1), ..„ 5(n) verbundenen Eingänge gestellt
ist und die sich auf die Kerne der ersten Zeile der Matrix
beziehenden Datensignale parallel über die Leiter S(I), .., 6(n) zum Multiplexer MX2 überträgt. Der
Multiplexer MX 2 tastet seine Eingänge mit Hilfe des Signals CK 5 aufeinanderfolgend ab und gibt so die von
den Kernen /V[1,1),.., A^l, n) abgegebenen Antworten,
also die Abtastung der Kriterien auf den Stromkreisen ci.i,..,Cin, über den Leiter 8 serialisiert ab.
Diese Abtastungen werden im Paritätsgenerator CP (Fig. 2)gespeichert und gleichzeitig zum PegeJvvandJer
TL für die geforderte Pegelwandlung geleitet. Diese Vorgänge werden in identischer Weise bei jedem
Zyklus für die nächsten (m-\) Kernzeilen, die mit Schreibwicklungen versehen sind, wiederholt, so daß am
Ende der Zeilenzei* TRm (Fig.4) die seriaüsierten
Abtastungen der Kriterien an den abzufragenden Stromkreisen auf der Verbindung 3/4 (F i g. 2) in einer
Form vorliegen, die von der Auswerteschaltung DU unmittelbar verwertbar ist
Zu Beginn der Zeilenzeit TR(m-i-i) stellt der
Übergang des Signals CK 4 nach 0 den Multiplexer MX 1 (F i g. 2) auf die an die Verbindung 7 angeschlossenen
Eingänge. Es können also nicht mehr die von den
Verstärkereinheiten ASl, .., AS(n+i) abgegebenen
Signale über das Register RPP und den Multiplexer
MX 1 zur Auswertevorrichtung DU übertragen werden,
die stattdessen der Prüfschaltung CAS(Fig.3) eingespeist
werden. Das Ausgangssignal der Verstärkervorrichtung AS(n+i) wird wie in den vorherigen Zyklen
weiter der Prüfschaltung CIR eingespeist Zur Zeilenzeit TR/m+1) führen die Prüfschaltungen C45und CIR die
Überprüfungen in der unter Bezugnahme auf Fig.3 beschriebenen Weise aus und das Ergebnis dieser
Überprüfungen wird dann über den Leiter 9 am Ende des Zyklus abgegeben.
Der Übergang des Signais CK 4 nach 0 Steuer: den
Paritätsgenerator GP(Fig. 2) so aa daß er die Parität
der Informationssignale berechnet, die er bis zu diesem Zeitpunkt empfangen hat und über der eiter 11 ein die
Parität anzeigendes Bit abgibt
Während CK 4 0 ist gibt der Multiplexer MXi an
MX2 folgende Signale ab: das Paritätsbit am Leiter 11,
das sich auf die im betrachteten Zyklus an die Auswerfvorrichtung DU gesendeten Informationssignale
bezieht; die Signale mit dem festgelegten booleschen Wert auf der Verbindung 13, die von der
Auswertevorrichtung DU zum Beurteilen der Übertragungsqualität der Verbindung 3/4 benötigt werden; die
von der Auswertevorrichtung DU über die Verbindung 12/4 zurückgesendeten Signale: und schließlich das Bit.
das das Ergebnis der von der Uberprüfungsschaitung
CC während der vorhergehenden Zyklen durchgeführten Überprüfungen anzeigt und zu Beginn des Zyklus
aufgrund des Übergangs des Signals W6 nach 1 am
Leiter 9 liegt
Im Zyklus A empfängt also die Auswertevorrichtung DU über die Verbindungen 34 und 3B ein se.iell
gesendetes Wort, das aus einem ersten Teil von η ■ m
Inf^rmationsbits besteht von denen jedes einem der abzutastenden Stromkreise entspricht sowie aus einem
zweiten Teil von m Überprüfungs- und Selbstdiagnosebits.
Zum Zeitpunkt te (F i g. 4) wechselt das Signal CK 1
von I nach 0. Damit wird die Abfrage- und Rückstellschaltung IR (Fig.2) der Steuerschaltung
CMA gesperrt und die entsprechende Schaltung der Steuerschaltung CMB in Gang gesetzt während
sämtliche anderen Einzelschaltungen von CMA und
CMS weiterhin gleichzeitig in Betrieb sind.
Aus dem Gesagten wird klar, daß keine Einheit der
duplizierten Verknüpfungsschaltungen der Detektorvorrichtuny
DR ständig in Reservestellung gehalten wird und somit eir.e kontinuierliche Überprüfung des
Betriebs dieser Detekiorvorrichtungen ermög!:cht ist.
Außerdem ermöglicht es die Serialisierung der von den Sensoren ausgehenden Daten, aufgrund derer es genügt
nur einen Leiter zum Senden der Daten zu den zu ver«enäen, die Deiekior-
vorrichtung am für die Kriterienfestsiellungsoperationen
zweckmäßigsten Ort anzuordnen, ohne daO es erforderlich ist, die diese Kriterien führenden Stromkreise
bis zu einem Punkt in der Nähe der Auswertevorrichtung zu verlängern oder die Detektorvorrichtung
mit der Auswertevorrichtung über verschiedene Leitergruppen zu verbunden.
Hierzu 6 Blatt Zeichnungen
Claims (6)
1. Schaltungsanordnung zur Überwachung von Signalleitungen in Fernmelde-, insbesondere Fernsprechanlagen,
in bezug aui Kriterien der Signalisisrang auf den Leitungen, mit in Matrixform
angeordneten Magnetkernen mit rechteckiger Hystereseschleife, die als Sensoren zum Feststellen des
Vorliegens oder Nichtvorliegens eines die Kriterien darstellenden Gleichstroms in diesen Leitungen
dienen, jeweils einerseits mit einer der Leitungen, die
die Schreibwicklung dieses Kerns bildet, gekoppelt sind und andererseits in jeder entlang einer ersten
Koordinate der Matrix verlaufenden Reihe jeweils mit einem ersten und ^inem zweiten Abfrageleiter '
gekoppelt sind, die mit einer ersten bzw. einer zweiter« Abfragevorrichtung verbunden sind, welche
zyklisch und aufeinanderfolgend in die Kernzeilen Abfrageströme und Rückstellströme abgeben, und in
jeder entlang einer zweiten Koordinate der Matrix verlaufenden Reihe jeweils mit einem ersten νπά
einem zweite ι Leseleiter gekoppelt sind, die
einer ersten bzw. einer zweiten Lesevorrichtung verbunden sind, weiche die von den Kernen
erzeugten Antworten feststellen, verstärken, auf einen booleschen Pegel bringen und sie einer
Verarbeitungsvorrichtung einspeisen, und mit einem Zeitgeber, der die Zeitsteuers'gnale für die das
Abfragen, Lesen und Überprüfen durchführenden Vorrichtungen erzeugt, dadurch gekennzeichnet,
daß die Abfragevorrichtungen (IR) entspreche. Λ der Steuerung durch den Zeitgeber
(BT) die Abfrage- und Rückstellströme auf dem jeweiligen Abfrageleite'' in armierenden Zyklen
abgeben und daß die erste und die zweite Lesevorrichtung (AS, RPP, hnX*>
MX 2 in CMA bzw. in CMB) entsprechend der Steuerung durch den Zeitgeber (BT) gleichzeitig die bei jeder Abfragung
art den beiden Leseleitern (2Λ, 2B) des abgefragten Kerns auftretenden Antworten erfassen.
2. Schaltrrgsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß die Matrix (MN) auch einige Kerne enthält, die mit keiner der zu überwachenden
Leitungen (a.i. Cnw) gekoppelt sind, und deren
Leseleiter an eine Öberprüfvorrichtung (CC) angeiegi
sind, die zur Überprüfung des rviatrixbeiriebs die
vorgeschriebenen Antworten dieser Kerne überprüft und ausgangsseitig eine auf das Überprüfungsergebnis bezogene Information abgibt, und daß die
beiden Lesevorrichtungen (AS, RPP, MX 1, MX 2 in CMA bzw. CMB) die aus den Antworten der Kerne
vor den Leseleitern erhaltenen, aus booleschen Pegeln bestehenden Signale in Rahmen serialisieren
und in den serialisicrten Rahmen der Signale zeitlich übereinstimmend mit den Abtaitzeiu η wenigstens
einiger der mit keiner der Leitungen gekoppelten
Kciiic (7V/ iuaäiiiiv-iic Signa c ς'Μΐϋΐιι cn, üit
ebenfalls serialisiert sind, den korrekten Betrieb der
Schaltungsanordnung (DR) und die ühertragingsqualität
zur Verarbeitungsvorrk. tung (Dl') a ~"\- to
gen und von der Überprüfvorridnung (CC, -P) und
der Verarbeitungsvorrichtung (DU) kommen.
3. Schaltungsanordnung nach Anspruch ! oder 2, dadurch gekennzeichnet, daß die Abfragevorrichtungen
(IR) jeweils eine este Gruppe von Schaltungen (DG, AG) enthalten, die während der
zum Abtasten jeder Zeile der Matrix bestimmten Zeit ein Ende des auf diese Zeile bezogenen
Abfrageieiters an eine Stromquelle oder an Erde
legen, in Abhängigkeit davon, ob vom Zeitgeber (BT) ein Abfragesignal (IN) oder ein Rückstellsignal
(RS) eintrifft, sowie eine zweite Gruppe von Schaltungen (DR, AR) enthalten, die das andere
Ende dieses Abfrageieiters an Erde oder an die Stromquelle in Abhängigkeit davon legen, ob vom
Zeitgeber (BT) das auf das Aussenden des Abfragestroms bezogene Steuersignal oder das auf
das Aussenden des Rückstellstroms bezogene Steuersignal eintrifft (F i g. 5).
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die jeder der Abfragevorrichtungen
(IR) zugeordneten Abfrageleiter in Gruppen geordnet sind, von denen jede die gleiche Zahl (p)
von Leitern aufweist und die Leiter jeder Gruppe an ihrem einen Ende mit einem von ersten Leiterpaaren
(19-1, 19-2,.., 19-qJt die an die erste Gruppe von
Schaltungen (AG, DG) angeschlossen sind, verbunden sind und die Leiter gleicher Ordnung in allen
Gruppen an ihrem anderen Ende mit einem von zweiten Leiterpaaren (20-1, 20-2, .., 20-p), die
ihrerseits an die zweite Gruppe von Schaltungen (AR, DR) angeschlossen sind, verbunden sind; und
daß die erste Gruppe von Schaltungen (AG, DG) und die zweite Gruppe von Schaltungen (AR, DR)
mit der Stromquelle einen Leiter des ersten Paars (19 ...) bzw. mit Erde einen entsprecLanden Leiter
des zweiten Paars (20 ...) verbunden, wenn vom Zeitgeber (BT) das Steuersignal (IN) zum Senden
des Abfragestroms eintrifft, und den zweiten Leiter des ersten Paars mit Erde und den entsprechenden
Leiter des zweiten Paars mit der Stromquelle verbinden, wenn vom Zeitgeber (BT) das Steuersignal
(RS) zum Senden des Rückstellstroms eintrifft, und die Verbindung der Leiter der ersten Leiterpaare
(19 . .) mit der Stromquelle bzv/. mit Erde aufeinanderfolgend für alle Gruppen durchgeführt
wird und die Verbindung der Leiter der zweiten Leiterpaare (20 ...) mit Frde bzw. mit der
Stromquelle aufeinanderfolgend hr alle Leiter der Gruppen durchgeführt wird.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß jede Gruppe von Abfrageleitern
Entkoppelvorrichtungen (D t, D 2,.., Dq; D' 1,
D'2,.., D'p)ziiitt Trennen der Verbindung zwischen
den verschiedenen Gruppen und zwischen den verschiedenen Leitern jeder Gruppe zum Zeitpunkt,
da kein Strom auf den Abfrageleitern fließen darf, zugeordnet sind und daß den Leitern, die die gleiche
Stellung in den Gruppen haben. Einrichtungen (ARi, AR2, ..„ ARp) zugeordnet sind, die die
Abfrage- und Rückstellströme auf den einen oder den anderen Leiter des zweiten Leiterpaars (20-1,
20-2,.., 20p) leiten können.
6. Schaltungsanordnung nach Anspruch 1, dadurch
5«.n.l.lIII£/Vn.llllVl, UEXW VlIC Hill IVCIIICl UCI 1-.CIlUIIgCII
gekoppelten Kerne (N) in einer einzigen Spalte (n+\) und in einer einzigen Zeile (m+\) der Matrix
(MN) angeoidnet sind, und daß jede der Überprüfvorrichtung
(CC, F i g. 3) folgende Einzelschaltungen enthält:
— eine erste Prüfschaltung (C.AS)zam Überprüfen
des Betriebs der Verstärkervorrichtung (AS), die die Antworten der Kerne verstärkt und auf
einen booleschen Pegel bringt, wobei diese erste Prüfschaltung während der für das
Abfragen und Lesen der mit keiner der Leitungen gekoppelten und zu dieser Zeile
gehörenden Kerne bestimmten Zeit überprüft, ob alle Antworten dieser Kerne einen ersten
booleschen Wert bei Anwesenheit des Abfragestroms lind einen zweiten booleschen Wert bei
Abwesenheit des Abfragestroms haben, und ein das Ergebnis der durchgeführten Oberprüfungen
anzeigendes boolesches Signal erzeugt;
— eine zweite Prüfschaltung (CIR) zum Überprüfen des Betriebs der Abfragevorrichtung (IR),
wobei diese zweite Prüfschaltung überprüft, ob die von den mit keiner der Leitungen gekoppelten
Kernen, die zu dieser Spalte gehören, erzeugten Antworten alle den gäeia—. jooleschen
Wert haben, und ais ihr Aus^aagssignal
zu einem der Abgabe des Atisgangssignals von der ersten Prüfschaltung XCAS) folgenden
Zeitpunkt ausgangsseitiji ' ·ί>
das Ergebnis der durchgeführten Üfc-prüfdngen anzeigendes
boolesches Signa! erzeu?i;
— eine erste und eine zweite Speichervorrichtung (DMi, DM2), die für eine gegebene Anzahl
aufeinanderfolgender Abtastzyklen dei Matrix (MN) die von der ersten und der zweiten
Prüfschaltung (CAS, CIR) abgegebenen Signale speichert und ausgangsseitig ein Signal eines
ersten oder zweiten booleschen Werts in Abhängigkeit davon abgibt, ob oder ob nicht
das von der ersten oder der zweiten Prüfschaltung (CAS, CIR) ausgehende Signal für die
sämtlichen aufeinanderfolgenden Zyklen eine Fehlfunktion der geprüften Vorrichtungen
sinzsi'** wobei die S^sichervorrichtun^sii v?ei*
terhin im Fall eine- ' funktion eine entsprechende Alarmvoi .«ig (AL', AL") betätigen
können;
— eine Verknüpfungsschaltung (P), die die Ausgangssignale
der einen oder der anderen Speichervorrichtung (DM 1, DM2) zu Vorrichtungen
(MXt) der Lesevorrichtungen überträgt,
die die Einbeziehung dieser Signale in den serialisierten Rahmen der Kemantworten
durchführen (F i g. J).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT67326/76A IT1057184B (it) | 1976-02-13 | 1976-02-13 | Dispositivo per il rilevamento di criteri da circuiti elettrici appartenenti ad apparecchiature di telecomunicazione |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2705190A1 DE2705190A1 (de) | 1977-08-25 |
DE2705190B2 true DE2705190B2 (de) | 1980-02-21 |
DE2705190C3 DE2705190C3 (de) | 1980-10-30 |
Family
ID=11301466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2705190A Expired DE2705190C3 (de) | 1976-02-13 | 1977-02-08 | Schaltungsanordnung zur Überwachung von Signalleitungen in Fernmelde-, insbesondere Fernsprechanlagen |
Country Status (4)
Country | Link |
---|---|
US (1) | US4185189A (de) |
DE (1) | DE2705190C3 (de) |
GB (1) | GB1520857A (de) |
IT (1) | IT1057184B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6676014B2 (en) * | 2001-03-31 | 2004-01-13 | Koninklijke Philips Electronics N.V. | Machine readable label system with offline capture and processing |
IT1392354B1 (it) | 2008-12-19 | 2012-02-28 | Tommasino | Nuovi metodi ed apparati per il campionamento e la rivelazione del radon, dei suoi prodotti di decadimento e di altri radionuclidi presenti in atmosfera. |
US9836637B2 (en) * | 2014-01-15 | 2017-12-05 | Google Llc | Finger print state integration with non-application processor functions for power savings in an electronic device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3122725A (en) * | 1957-04-23 | 1964-02-25 | Romano Samuel | Magnetic variation storage device for navigational computer |
US3177468A (en) * | 1960-12-21 | 1965-04-06 | Ibm | Magnetic checking devices |
US3492645A (en) * | 1966-11-02 | 1970-01-27 | Bell Telephone Labor Inc | Monitoring circuit for line unit scanned on a time shared basis |
US3771131A (en) * | 1972-04-17 | 1973-11-06 | Xerox Corp | Operating condition monitoring in digital computers |
-
1976
- 1976-02-13 IT IT67326/76A patent/IT1057184B/it active
-
1977
- 1977-02-08 DE DE2705190A patent/DE2705190C3/de not_active Expired
- 1977-02-11 US US05/769,270 patent/US4185189A/en not_active Expired - Lifetime
- 1977-02-14 GB GB6079/77A patent/GB1520857A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2705190A1 (de) | 1977-08-25 |
US4185189A (en) | 1980-01-22 |
DE2705190C3 (de) | 1980-10-30 |
IT1057184B (it) | 1982-03-10 |
GB1520857A (en) | 1978-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3418622C2 (de) | ||
EP0007579B1 (de) | Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Strassenverkehrs-Lichtsignalanlagen | |
DE2423260A1 (de) | Verfahren und schaltungsanordnung zur pruefung von daten verarbeitenden anlagen, insbesondere fernsprechvermittlungsanlagen mit ueber ein busleitungssystem an eine steuerzentrale angeschlossenen peripheren einrichtungen | |
DE2131787C3 (de) | Schaltungsanordnung zur Fehlerfeststellung bei Datenverarbeitungssystemen | |
DE4017533C2 (de) | ||
DE69213505T2 (de) | Mehrfachadapter mit einer Schaltung zur Antwortssignaldetektion | |
DE2705190C3 (de) | Schaltungsanordnung zur Überwachung von Signalleitungen in Fernmelde-, insbesondere Fernsprechanlagen | |
DE2803424A1 (de) | Detektor-schaltung | |
DE1774991B1 (de) | Pruefschaltung fuer eine Auswahlschaltung | |
DE2736257C2 (de) | Verfahren zum Prüfen von Adressenleitungen und einer Meldeleitung eines zwischen einer zentralen Steuereinrichtung und mehreren dezentralen Steuereinruchtungen einer indirekt gesteuerten Vermittlungsanlage verlaufenden Leitungssystem | |
DE69120054T2 (de) | Ausgabeverwaltungskreis für speicherprogrammierbare steuerung | |
DE2233160C3 (de) | Koppelanordnung für eine Vermittlungsstelle | |
DE1762609A1 (de) | Elektronischer Abtaster | |
DE2525438A1 (de) | Ueberwachungsanordnung zur ueberwachung zentraler einrichtungen | |
EP0236818B1 (de) | Verfahren und Schaltungsanordnung zum Überwachen von mit einer Datenvermittlungs- bzw. Datenübertragungseinrichtung verbundenen Anschlussleitungen | |
DE2315285C3 (de) | Anordnung zur Steuerung der Abtastung in Vermittlungssystemen | |
DE2616186C3 (de) | Verfahren zur Prüfung des Speicherteiles einer Steuereinrichtung für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage | |
DE8814954U1 (de) | Lichtschranken-Sicherheitseinrichtung | |
DE2654146C2 (de) | Einrichtung für ein Prüfgerät | |
DE1020688B (de) | Schaltungsanordnung fuer Codiereinrichtungen zur UEberpruefung auf das gleichzeitigeVorhandensein von ªÃ Bedingungen | |
DE1199026B (de) | Datenverarbeitungsanlage | |
DE1562124C3 (de) | Verfahren und Schaltungsanordnung zur Feststellung von Schaltzustandsänderungen von Teilnehmeranschlüssen | |
DE2619608C2 (de) | Schaltungsanordnung zum Identifizieren und Adressieren | |
DE1549054C3 (de) | Schaltungsanordnung zur Ansteue rung von adressiert ansteuerbaren Speichern | |
DE2343586C3 (de) | Schaltungsanordnung zur Fehlerdiagnose in der Übertragungsablaufsteuerung einer programmgesteuerten Datenvermittlungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |