DE2705190C3

DE2705190C3 - Schaltungsanordnung zur Überwachung von Signalleitungen in Fernmelde-, insbesondere Fernsprechanlagen

Info

Publication number: DE2705190C3
Application number: DE2705190A
Authority: DE
Inventors: Spiridione De Turin Micheli (Italien)
Original assignee: CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Current assignee: Telecom Italia SpA
Priority date: 1976-02-13
Filing date: 1977-02-08
Publication date: 1980-10-30
Also published as: GB1520857A; DE2705190B2; DE2705190A1; US4185189A; IT1057184B

Description

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Prüfschaltung (CIR) durch das Ausgangssignal der ersten Prüfschaltung (CAS), wenn es eine Fehlfunktion anzeigt, gesperrt wird.

io

2»

J0

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1, also auf ¹^ eine Schaltungsanordnung zum Feststellen und Speichern von Daten, die durch die Anwesenheit oder Abwesenheit von Gleichströmen gegeben sind.

Bei modernen Fernmeldenetzen, bei denen Dokumentations-, Überprüfungs- ocr Gebührenerfassungs- ^w) vorgänge, Verkehrsmessungen usw. automatisch durchgeführt werden sollen, ergibt sich das Bedürfnis, Daten laufend festzustellen, die durch die Anwesenheit oder Abwesenheit von Gleichströmen in gegebenen, zumeist logischen Schaltungen bestimmt sind, und diese Daten <>"> beispielsweise an eine elektronische Rechenanlage zu liefern. Aus dem Nachweis des Gleichstroms ist beisDielsweise erkennbar, ob oder ob nicht Schleifenschluß vorliegt.

Zur korrekten Auswertung dieser Daten ist es zuerst notwendig, daß die vom elektrischen Standpunkt zueinander vollkommen unkorrelherten Gleichströme der verschiedenen Signalleitungen von der Schaltungsanordnung auf einen gegebenen Spannungswert bezogen werden können, so daß also ausgehende Signale nicht vom elektrischen Zustand der verschiedenen zu prüfenden Schaltungen abhängen.

Außerdem müssen diese Signale einen Pegel haben, der mit dem geforderten Pegel für den Betrieb von Verknüpfungsschaltungen und Rechensystemen vereinbar ist. Auch ist es unerläßlich, daß bei Ausfall nicht sämtliche überwachenden Schaltungsanordnungen den normalen Betrieb des Fernmeldenetzwerks beeinträchtigen.

Zum Nachweis der Gleichströme sind Schaltungsanordnungen bekannt, die als Sensoren für das Vorliegen oder Nichtvorliegen eines Stroms Magnetkerne mit rechteckiger Hystereseschleife verwenden, durch deren öffnung Leiter gezogen sind, von denen die Kriterien festzustellen sind, also Schreibwicklungen, und die mit Vorrichtungen verbunden sind, die die Abfragevorgänge und die Wiederherstellung des ursprünglichen Zustands dieser Kerne, also Nullsetzung oder Rückstellung, auf jede Abfragung hin durchführen.

Die Verwendung der Kerne erbringt im Vergleich mit anderen Systemen für die Kriterienfeststellung die Vorteile einer niedrigen Empfindlichkeit gegenüber elektrischen Störungen, die in den zu überprüfenden Schaltungen auftreten, und einer hohen elektrischen Entkopplung zwischen den Lese- und Schreibschaltungen und den Schreibwicklungen mit dem Ergebnis, daß selbst bei einem Ausfall keine Interferenzen oder Störungen im normalen Betrieb des gesteuerten Netzwerks auftreten. Auch erlaubt die Verwendung der Kerne in einfacher Weise eine Modifizierung der festzustellenden Stromschwelle.

Insbesondere für Fälle, in denen die Kriterien von einer großen Zahl von Leitungen festzustellen sind, ist es bekannt (DE-AS 12 64 524, 12 64 525), solche Kerne gruppenweise zur Bildung von Matrizen auf einer gemeinsamen Grundlage anzuordnen und sie zeitmultiplex zu lesen. Eine Lösung dieser Art ermöglicht die Reduktion der Schaltungskomplexität auf ein Mindestmaß.

Im Rahmen von Entwicklungen, die schließlich zur Erfindung geführt haben, sind Schaltungsanordnungen erprobt worden, bei denen die Abfrageleiter, die Leseleiter, die Abfragevorrichtungen und die Lesevorrichtungen dupliziert sind und jeweils nur eine der beiden Gruppen der duplizierten Vorrichtung in Betrieb ist, während die andere ständig auf Reserve gehalten wird und nur dann eingreif', wenn ein Fehler der ersten Gruppe auftritt. Dies hat jed~>ch den erheblichen Nachteil, daß eine unmittelbare Steuc. _ung der Reservevorrichtungen an der Leitung unmöglich ist, und als Folge hiervon können diese Vorrichtungen unter Umständen ihre Aufgabe nicht erfüllen, wenn sie für einen Ausfall der Hauptkette einsDringen sollen. In diesem Fall gehen sämtliche von der Schaltungsanordnung gesammelten Daten verloren, was nicht nur zu eini_-n Nachteil bei der normalen Steuerung des Fernmelde-Netzwerks führen kann, sondern auch zu schwerwiegenden wirtschaftlichen Verlusten für die betreibende Verwaltung, wenn sich solche Daten auf die Berechnungsvorgänge beziehen.

Ein weiterer Nachteil dieser Art von Vorrichtungen

beruht auf dem Vorgang des Überprüfens der Operation der verwendeten Gerätekette: zur Feststellung, ob Störungen der Abfragevorrichtungen oder den Lesevorrichtungen zuzuschreiben sind, müssen mehrere horizontale Zeilen und/oder vertikale Spalten von mit keiner der Leitungen gekoppelten Kernen verwendet werden. Ersichtlich können also die in Fehler verwickelten Vorrichtungen nur zum Schaden der Sammlungskapazität für die eigentlichen Daten festgestellt werden, die infolgedessen erhöht werden muß, was wiederum zu Raumproblemen in Bereichen wie Fernsprech-Vermittlungen führt, in denen bereits eine hohe Raumausnützung herrscht.

Ein weiterer Nachteil bekannter Matrizen beruht darauf, daß es keine Schaitungsanordnungen gibt, die einen Schutz gegen solche Ausfälle bieten, die, obwohl sie in nur einer der beiden Gruppen von Vorrichtungen der duplizierten Schaltungen auftreten, auch den Betrieb der anderen Gruppe von Schaltungen automatisch unmöglich machen, wie es beispielsweise auftritt, wenn eine Abfrageschaltung damit fortfährt, einen Abfragestrom in eine Zeile oder Spalte der Matrix einzuspeisen. Selbst wenn in diesem Fall der Betrieb auf die Reservevorrichtungen umgeschaltet wird, würden verschiedene Zeilen oder Spalten gleichzeitig befragt werden und deshalb die gesammelten Abtastungen nicht einer tatsächlichen Situation entsprechen.

Der Erfindung liegt die Aufgabe zugrunde, ausgehend von einer Schaltungsanordnung der eingangs genannten Art mit Verdoppelung der Abfrage- und Leseleiter und der Abfrage- und Lesevorrichtungen die Schaltungsanordnung so aufzubauen, daß eventuelle Fehler in den duplizierten Schaltungsteilen sogleich erkennbar werden.

Diese Aufgabe wird durch die im Anspruch 1 angegebenen Maßnahmen gelöst, durch die der Nachteil vermieden wird, daß eine Gruppe dauernd arbeitet, während die andere in dauernder Wartestellung verbleibt.

Das erfindungsgemäße System ist insbesondere anwendbar auf solche Überwachungsanordnungen, bei denen aufgrund von Kernen, die von den Leitungen unabhängig sind, von gegebenen Matrixstellen gegebene Signale erwartet werden müssen, so daß gemäß Anspruch 2 die Lesevorrichtungen jeweils an die Auswertevorrichtung übereinstimmende Signalrahmen mit den Überwachungsinformationen und den den korrekten Betrieb der Schaltungsanordnung betreffenden Informationen abgeben.

Die Maßnahme nach den Ansprüchen 3 bis 5 bewirken, daß ein eventueller fehlerhafter Betrieb der einen duplizierten Einrichtungen den Betrieb der anderen duplizierten Einrichtung nicht beeinträchtigen kann. Die Maßnahmen nach Anspruch 6 haben zur Folge, daß die erste Prüfschaltung die Antwort der nicht mit Leitungen gekoppelten Kerne einer Zeile und daß die zweite Prüfschaltung die Antwort der nicht mit Leitungen gekoppelten Kerne einer Spalte verarbeiten und hierdurch unterscheidbar wird, ob ein Fehler in der Abfrageinstallation oder in der Leseinstalltion vorliegt, und zwar für jede Hälfte der duplizierten Installation.

Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen und aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnungen. Es zeigt

Fig. 1 einen Übersichts-Schaltplan zur Darstellung des Anschlusses einer erfindungsgemäßen Detektorvorrichtung zwischen einem Fernmeldegerät und einer Vorrichtung, die von der Detektorvorrichtung ausgehende Daten verwendet,

F i g. 2 einen mehr ins einzelne gehenden Blockschaltplan einer insgesamt in F i g. 1 mit CMA bezeichneten Steuerschaltung einer Matrix,

F i g. 3 einen Blockschaltplan einer Überprüfungsschaltung CCin F i g. 2,

F i g. 4 ein Diagramm des Verlaufs von Signalen beim

ίο Betrieb der Schaltungen nach F i g. 2 und 3,

F i g. 5 einen Blockschaltplan einer bevorzugten Ausführung einer Abfrageschaltung IR in F i g. 2,

F i g. 6 ein Diagramm des Verlaufs von Signalen beim Betrieb der Elemente der Schaltung nach F i g. 5.

Die im folgenden beschriebenen Schailungsgruppeii sind wie in den Schaltplänen dargestellt miteinander verbunden.

Der Übersichtsschaltplan nach F i g. 1 zeigt eine allgemeine Schaltung A TmW elektrischen Stromkreisen C₁,..., C_n,..., c_m j,..., c_m._m in denen das Fließen oder das Nichtfließen eines Gleichstroms festgestellt werden muß. Die allgemeine Schaltung Λ Γ kann beispielsweise der Schaltungskomplex einer Fernsprechvermittlungsstelle sein. In diesem Fall zeigen die in den Stromkreisen

C₁J c_m,„ fließende Ströme beispielsweise Kriterien an.

die die Anzahl der Gespräche, die Anzahl der Gebührenimpulse und dergl. betreffen.

Eine Vielzahl von Magnetkernen N{\, 1), .., N{\,n) N(\,n+\), ..„ N(m, 1) N(m, n), N(m, n+\)

N(m+\, 1), ..„ N(m+\,n), N(m+\,n+\), die in m+1 Zeilen und n+ 1 Spalten angeordnet sind und jeweils eine rechteckige Hystereseschleife aufweisen, bilden gemäß ihrer Anordnung eine Matrix MN. Bei der Bezeichnung der einzelnen Magnetkerne gibt der erste der Zahlen- bzw. Buchstabenausdrücke in Klemmern die Zeile und der zweite Ausdruck die Spalte des jeweiligen einzelnen Magnetkerns an.

In der Matrix sind die zu den ersten m Zeilen gehörenden Kerne und die zu den ersten η Spalten gehörenden Kerne jeweils mit einem der Stromkreise

C₁J C_n „ verbunden, die die festzustellenden

Kriterien führen und die Schreibwicklungen für diese Kerne bilden. Die Kerne der verbleibenden Zeilen und Spalten dienen Überprüfungs- und Selbstdiagnoseoperationen, wie später im einzelnen beschrieben wird.

Zwei identische Steuerschaltungen CMA, CMt bilden duplizierte Vorrichtungen zum Abfragen und Lesen der Matrixkerne. Die Steuerschaltungen werden im einzelnen unter Bezugnahme auf die F i g. 2, 3 und 5 beschrieben. Sie senden durch die Kerne N Abfrage- und Rückstcüstrcmc, also Löschströme, über Verbindungen \A bzw. XB. Zur Vereinfachung sei im folgender angenommen, daß die Abfragung und Rückstellung sowie das Lesen zyklisch und sequentiell Zeile um Zeile erfolgen Hierbei handelt es sich jedoch nur um eine beispielsweise Annahme. Die Steuerschaltungen CMA CMB empfangen über Verbindungen 2A bzw. 2ß die von den Kernen in Antwort auf die Abfragung kommenden Signale und ^eben ausgangsseitig über einen Leiter 3.4 bzw. ZB C . serialisierten Abtastunger dieser Antworten ab. Im Fall von Fehlfunktionen sender sie Alarmsignale.

Das Senden der Abfrage- und Rückstellströme wird mit Hilfe von Signalen IN, RS gesteuert, deren Verlaul später unter Bezugnahme auf F i g. 4 beschrieben wird Das Lesen und Serialisieren der Antworten von den Kernen N wird durch eine Gruppe von Signalen CK zeitgesteuert und die Überprüfungsoperation für das

richtige Funktionieren werden durch eine weitere Gruppe von Signalen W zeitgesteuert. Die diese Gruppen bildenden Einzelsignale sind aus den Fig. 2 und 3 ersichtlich und ihr Verlauf wird später unter Bezugnahme auf Fig.4 beschrieben. Zunächst sei nur darauf hingewiesen, daß die Zeitsteuerung so erfolgt, daß die Abfrage- und Rückstellströme für einen Abtastzyklus der Matrix MN von der Steuerschaltung CMA gesendet werden und für den nachfolgenden Abtastzyklus von der Steuerschaltung CMB, während in jedem Abtastzyklus die Antworten von den Kernen gleichzeitig von CMA und CMB gesammelt werden.

Zur Vereinfachung zeigt Fig. 1 nicht die Verdrahtungen der Kerne N mit den Stromkreisen C], 1 c_m,„

und mit den Abfrage- und Leseleitern, die die Verbindungen 1-4, Iß und 2.4, 2ß bilden, da die Erstellung solcher Verdrahtungen in den üblichen Aufgabenbereich des Fachmanns fällt. Für das Verständnis der Erfindung muß nur darauf hingewiesen werden, daß jeder Magnetkern N von zwei Abfrageleitern, die zur ersten Verbindung \A bzw. zur zweiten Verbindung Iß gehören, und von zwei Leseleitern, die zur ersten Verbindung 2Λ bzw. zur zweiten Verbindung Ib gehören, gekreuzt wird.

Die Matrix MN und die Steuerschaltungen CMA. CMBbilden zusammen eine Detektorschaltung DR zum Feststellen der Kriterien der elektrischen Schaltung A T.

Eine Auswertvorrichtung DUsleUl eine Standard-Benutzer-Vorrichtung dar, die die von der Detektorvorrichtung DR über die Leiter 3A, 3ß kommenden jo serialisierten Abtastungen empfängt und beispielsweise deren Verarbeitung bewirkt und außerdem an die Steuerschaltungen CMA, CMBüber Verbindungen 12A, 12ß Überprüfungssignale über die soeben ablaufende Übertragung sendet. Die Auswertvorrichtung DU stellt js keinen Teil der Erfindung dar und braucht deshalb nicht im einzelnen beschrieben zu werden.

Ein Standard-Zeitgeber BT erzeugt die Signale IN, RS. CK und W, die für den Betrieb der Steuerschaltun gen CMA und CMB benötigt werden. Auch die Zeitgeber BT bildet keinen Teil der Erfindung und braucht deshalb hier nicht näher beschrieben zu werden.

Der Schaltplan nach Fig. 2 zeigt bereits im Zusammenhang mit F i g. 1 beschriebene Bauelemente, nämlich die Matrix MN, die Verbindungen \A und 2A und den Leiter 3/4 zur Auswertvorrichtung DU. Weiterhin enthält die dargestellte Schaltung CMA eine Abfrageschaltung IR, die auf den Empfang der Signale IN, RS hin zyklisch und sequentiell zu den verschiedenen Magnetkernzeüen der Matrix MN über die ;« Verbindung IA Abfrageströme und Lösch- oder Rückstellströme für die Rückstellung in den ursprünglichen Zustand des Kerns sendet. Die von der Abfrageschaltung IR durchgeführten Operationen werden mit Hilfe zweier Zeitsignale CKi, CK2 zeitgesteuert, die vom Zeitgeber ß7"(F i g. 1) kommen und von denen das erste den Betrieb bei alternierenden Zyklen von IR bewirkt, während das zweite die Zeit zum Verarbeiten der einzelnen Kernzeilen der Matrix MN festsetzt. Der Aufbau der Abfrageschaltung IR wird im einzelnen unter Bezugnahme auf F i g. 5 beschrieben.

Eine Verstärkervorrichtung AS empfängt parallel von der Matrix MN über η +1 Leiter der Verbindung 2A die von sämtlichen Kernen der einzelnen Zeilen abgegebenen Antwortsignale entsprechend dem Befehl, durch den sie abgefragt werden, und bringt diese Signale als Leseverstärker auf einen Pegel, wie er für den Betrieb der nachfolgenden Verknüpfungsschaltungen erforderlich ist. Weiterhin sperrt die Verstärkervorrichtung AS solche Signale, die von den Kernen in Antwort auf den Rückstellstrom abgegeben werden. Im einzelnen besteht die Verstärkervorrichtung AS aus einer Mehrzahl gleich aufgebauter Verstärkereinheiten ASl,

AS2 ASn, As(n+\), von denen jede mit einem

Leiter der Verbindung 2A verbunden ist und jeweils sequentiell Zeile um Zeile das von dem Kern, der zur Spalte mit dem gleichen Index gehört, abgegebene Signal empfängt. Die in der Technik als »Leseverstärker« bezeichneten Verstärkereinheiten ASl

AS(n+\) sind dem Fachmann an sich bekannt und brauchen hier nicht im einzelnen beschrieben zu werden.

Ein übliches Parallel/Parallel-Register tfPPempfängt die Antworten von den Kernen, die mit den

Stromkreisen C\,\ c_m. η (Fig. 1) verbunden sind.

Diese Antworten sind von den Verstärkereinheiten

ASl ASn (Fig.2) auf einen booleschen Pegel

gebracht worden und liegen an Ausgangsleitern 4( 1)

4(n) dieser Verstärkereinheiten. Das Register RPP häh

diese Antworten an seinen Ausgangsleitern 5(1) 5(n)

so lang fest, als dies für die Übertragungsoperation zur Auswertevorrichtung DU erforderlich ist. Die Signale

an den Ausgangsleitern 5(1) 5(/j) werden im

folgenden als »Informationssignale« bezeichnet. Die Zeitsteuerung dieser Operationen wird durch ein Zeitsignal CK 3 bewirkt, das vom Zeitgeber ß7"(Fig. 1) kommt.

Ein Standard-Multiplexer MX 1 überträgt parallel auf

Ausgangsieitern 6(1) 6(n) entweder die vom Register

RPP über die Leiter 5(1) 5(/?) kommenden

Informationssignale oder Überprüfungssignale, die den Multiplexer an zweiten Eingangsklemmen erreichen, die mit einer Verbindung 7 verbunden sind. Die Verbindung 7 weist sieben Leiter auf und sammelt Signale, die auf Leitern 9, 11, auf der Verbindung 12A und auf einer Verbindung 13 liegen. Von diesen Signalen sind die auf den Leitern 9 und 11 Selbstdiagnosesignale bzw. Paritätssignale; die von der Auswertevorriehlung DU auf der Verbindung 12A kommenden Signale führen beispielsweise Informationen, die sich auf mögliche Synchronismusfehler des Zeitgebers BT beziehen und für spezielle Situationen erforderlich sind. Die Leiter der Verbindung 13 sind so angeordnet, daß sie definierte boolesche Signale führen, die von der Auswertevorrichtung DU für die Überprüfung der Übertragungsgüte benötigt werden.

Der Multiplexer MX 1 ist solang auf die mit den Leitern 5(1 V ..., "»(n) verbundenen Eingänge gestellt, als die Abfrageschaltung IR Abfrageströme und Rückstellströme an die mit den Stromkreisen ci.i c_m._n

verbundenen Kerne sendet, also für die von IR zum Abfragen der ersten m Zeilen der Matrix benötigte Zeit, und ist solang auf die mit den Leitern der Verbindung 7 verbundenen Eingänge gestellt, als zum Abfragen und Lesen der (m-t-l)ten Zeile erforderlich ist, die, wie beschrieben, für Überprüfungs- und Selbstdiagnoseoperation dient. Der Befehl zum Stellen des Multiplexers MX 1 auf eine seiner Eingangsgruppen wird von einem Signal CK 4 gegeben, das vom Zeitgeber ß7~(Fig. 1) kommt.

Ein zweiter Multiplexer MX 2 von an sich bekannter Art serialisiert die ihn parallel über seine Eingangsleiter 6(1),.. , 6(n) erreichenden Signale und gibt ausgangsseitig über einen Leiter 8 die serialisierten Signale ab. Die Zeitsteuerung für diese Operationen wird durch ein Signal CK 5 bewirkt, das vom Zeitgeber STkommt.

Ein üblicher Pegelwandler TL empfängt die vom Multiplexer MX 2 abgegebenen Signale über den Leiter 8 und bringt sie auf einen hinsichtlich der Übertragungserfordernisse zur Auswertevorrichtung DU geeigneten Pegel, der insbesondere von der Art und Länge des Leiters 3Λ abhängt. Eine Überprüfungsschaltung CC umfaßt eine Anzahl von Einzelschaltungen für die Durchführung der Überprüfungs- und Selbstdiagnose-Operationen. Auf der Grundlage einer Zeitsteuerung durch die Gruppe von Signalen W empfängt die

Überprüfungsschaltung CC über Leiter 4(1), 4(2)

4(n), 4(n+\) die von den Verstärkereinheiten ASX, AS2 ASn. AS(n+ 1) ausgehenden Signale, identifiziert aus diesen Signalen mögliche Fehlfunktionen und stellt fest, ob diese Fehlfunktionen von den Verstärkereinheiten AS i AS(n+ I) oder von der Abirageschaltung IR verursacht werden, woraufhin sie ein das Ergebnis der durchgeführten Überprüfung anzeigendes Signal erzeugt. Dieses Signal wird zum zweiten Eingang des Multiplexers MX X über den Leiter 9 und die Verbindung 7 und außerdem über eine Verbindung 10 zu einer äußeren Alarmvorrichtung AL geleitet. Der Aufbau der Überprüfungsschaltung CC wird später im einzelnen unter Bezugnahme auf Fig. 3 und 4 beschrieben, von denen die F i g. 4 auch die die Gruppe von Signalen W zusammensetzenden einzelnen Spannungsverläufe veranschaulicht.

Ein Standard-Paritätsgenerator GP berechnet beispielsweise während der für die Behandlung der (m-t-l)ten Zeile der Matrix eingeräumten Zeit die Parität der vom Multiplexer MX 2 ausgehenden Informationssignale, die an GP über den Leiter 8 geliefert werden, und gibt ein die Parität anzeigendes Bit über den Leiter Ii und die Verbindung 7 an den zweiten Eingang des Multiplexers MXi ab. Die Zeitsteuerung für diese Operationen wird durch das gleiche Signal CK 4 durchgeführt, das den Multiplexer MX X steuert.

F i g. 4 zeigt den Spannungsverlauf der Signale CK 1 bis CK 5, die den zeitlichen Ablauf der Operation der Schaltungen IR, AS. RPP. MXX, MX2 und GPsteuern und zusammen die Gruppe von Signalen CK bilden, ferner die Spannungsverläufe der Signale /Λ/und RS.

Das Signal CK 1, das den alternierenden Betrieb der die Abfragung und Rückstellung bewirkenden Steuerschaltungen CMA und CMB steuert, hat einen Rechteckverlauf mit einer Periode gleich zwei Abtastzyklen der Matrix MN. Die halbe Zeit seiner Periode hat es den booleschen Pegel 1 und die restliche Zeit den booleschen Pegel 0. Als Beispiel sei angenommen, daß während der Halbperiode, zu der CK 1 den Pegel 1 hat. also während der in Fig.4 als Haibperiude A bezeichneten Zeit, die Abfragesciialtung IR der Steuerschaltung CMA zum Betrieb angesteuert ist, dieweil während der anderen Halbperiode, die der nur teilweise dargestellten Zeit B entspricht, die Abfrageschaltung IR der Steuerschaltung CMB zum Betrieb angesteuert ist. Die Abtastzyklen der Matrix, während derer die Abfrageschaltung von CMA in Betrieb ist, werden im folgenden als »Zyklus A« bezeichnet, und die anderen Zyklen als »Zyklus ß«. In der Zeichnung ist ein Zeitpunkt t_A als Startzeitpunkt des Zyklus A und ein Zeitpunkt f_flals Startzeitpunkt für den folgenden Zyklus B angegeben, also für den Pegelübergang von 0 nach 1 von CK X bzw. für den nachfolgenden Pegelübergang von 1 nach 0 von CK X.

Das Signal CK 2, das die Abtastung der verschiedenen Kernzeilen startet, besteht aus einer Gruppe von Signalbildern, die auf entsprechende Dekodierung hin die Adresse für die jeweilige Zeile liefern. Der Verlauf dieser Signale ist für das Verständnis der Erfindung nicht notwendig und und in Fig.4 sind nur die für die Behandlung der Zeilen 1, 2, ..., m, m+\ bestimmten Zeilenzeiten mit TR1, TR2, ..., TRm, TR(m+\) bezeichnet.

Das Signal /A/besteht aus einer Gruppe von Impulsen sehr kurzer Dauer im Vergleich zur Zeilenzeit. Die

ίο Impulse haben eine Wiederholungsfrequenz gleich der Abtastfrequenz der Zeilen. Das Signal IN steuert das Aussenden des Abfragestrorns durch die positive Front des Impulses. Die in der Figur dargestellte Dauer dieser Impulse hat nur Hinweischarakter. Die Figur zeigt die ansteigende Flanke des Signals CK 1 zum Zeitpunkt tA, die hinsichtlich der ansteigenden Flanke des entsprechenden Impulses des Signals IN ein wenig verzögert ist. Hierdurch wird die charakteristische Eigenschaft von Kernsensoren berücksichtigt, daß der kennzeichnende Zeitpunkt für die Feststellung des Kernzustands gegenüber dem Beginn des Abfragestrorns verzögert ist. Dennoch scheint es zwecks Kürze und leichterer Darstellung angemessen, den Startzeitpunkt jedes Zyklus und folglich den Startzeitpunkt jeder Zeilenzeit mit dem Feststellungszeitpunkt zusammenfallend darzustellen und somit den Pegelübergangszeitpunkt von IN vorwegzunehmen. Das in der Zeichnung gezeigte Maß dieser Vorwegnahme ist nur ein Näherungswert.
Das Signal RS gleicht in seiner Form dem Signal IN.

M Seine Impulse, die mit ihrer ansteigenden Flanke die Abgabe des Rückstellstroms in den einzelnen Zeilen steuern, erscheinen jedoch gegenüber dem Anfang der Zeilenzeit um eine ausreichende Zeitspanne verzögert, um sicherzustellen, daß der Impuls der Kernantwort beendet ist. Das in der Figur eingetragene Maß der Verzögerung von flShat nur Hinweischarakter.

Das Signal CK 3 besteht aus einer Rechteckspannung einer Periode gleich der Zeilenzeit, die vom booleschen Wert 0 zum booleschen Wert 1 zeitlich zusammenfallend mit dem Beginn jeder Zeilenzeit übergeht und am Wert 1 für eine gegebene Zeit verbleibt, die der Einfachheit halber als gleich der halben Zeilenzeit dargestellt ist. Bei jedem Übergang vom Wert 0 zum Wert 1 bewirkt das Signal CK 3 das Beladen des

« Registers RPP{? i g. 2) mit den zu diesem Zeitpunkt an

den Leitern 4(1) 4(/?) üegenHen Daten.

Das den Multiplexer MXX (Fig. 2) steuernde Signal CK 4 besteht aus einer Rechteckspannung, die zu Beginn jedes Abtastzyklus der Matrix vom booleschen

Vi Wert 0 zum booleschen Wert 1 übergeht und auf 1 bis zum Ende der Zeilenzeit TRm verbleibt, worauf es zum Weri 0 übergeni und während der gcSäinien ZcilcfiZcti TR(m+\) auf 0 bleibt. Der Multiplexer MXX steht auf seinen mit den Leitern 5(1), ..., 5(n) verbundenen Eingängen, solang CK 4 den Wert 1 hat, und steht auf seinen mit der Verbindung 7 verbundenen Eingängen, wenn CK 4 den Wert 0 hat. Außerdem wird während der Zeit, zu der CK 4 den Wert 0 hat, der Paritätsgenerator GPm Betrieb gesetzt.

bo Das Signal CK 5 bestimmt die Abtastung der η Eingänge des Multiplexers MX 2 für die Serienübertragung der Daten zur Auswertevorrichtung DU und hat somit eine Periode gleich der Zeilenzeit. Sein tatsächlicher Verlauf interessiert im vorliegenden Zuüammenhang nicht, so daß sich die Angaben in Fig.4 auf ii, r₂, ..., t„ für die Zeitspannen beschränken, die für die Verbindung mit den einzelnen Eingangsklemmen vorgesehen sind und für die ersten m Zeilen der Matrix

die für die Abfragung der mit einem Schreibleiter versehenen Kerne benötigte Zeit wiedergeben.

Die Überprüfungsschaltung CC enthält gemäß F i g. 3 eine Prüfschaltung CAS, deren Aufgabe es ist, den korrekten Betrieb der Verstärkereinheiten ASl AS(n+\) zu prüfen, indem sie während der für das Abtasten der letzten Zeile benötigten Zeit, also innerhalb der Zeilenzeit TR(m+ 1) (F i g. 4), feststellt, ob die Verstärkereinheiten ausgangsseitig über die Leiter 4(1), .... 4{n+l) ein Signal mit einem angemessenen to booleschen Pegel liefern und zwar sowohl, wenn die Kerne dieser Zeile einen Abfragestrom empfangen, als auch wenn sie nicht erregt sind. Die Prüfschaltung CAS gibt über einen Leiter 14 ein Ausgangssignal entweder des einen oder des anderen booleschen Pegels in Abhängigkeit davon ab, ob diese Prüfung eine Fehlfunktion ergeben hat oder nicht Zwecks Einfachheit der Beschreibung sei angenommen, daß dieses Signal im Fall des regulären Betriebs eine boolesche 0 und im Fall einer Fehlfunktion eine boolesche 1 ist.

Zur Erfüllung dieser Operationen empfängt die Prüfschaltung CAS ein Steuersignal Wl und ein Löschsignal W2, die zu W gehören (Fig. 1, 2) und später unter Bezugnahme auf Fig.4 im einzelnen beschrieben werden.

Die Darstellung von Schaltungen, die die Funktionen der Prüfschaltung CAS ausführen, kann dem Fachmann überlassen bleiben und braucht hier nicht im einzelnen beschrieben zu werden.

Eine Prüfschaltung ClR dient der Prüfung des JO korrekten Betriebs der Abfrageschaltung IR (Fig. 2). Sie empfängt zu jeder Zeilenzeit über den Leiter 4(7? +1) die Antworten der nicht mit Schreibleitern versehenen Magnetkerne der (n+\)len Spalte der Matrix MN, sie prüft, ob diese Antworten den gleichen booleschen Wert haben, und sie unterbricht den Vergleich, sobald eine von den vorhergehenden Antworten abweichende Antwort auftritt. Nach der für den Empfang der Antwort vom letzten Magnetkern der letzten Zeile bestimmten Zeit gibt die Prüfschaltung ClR ein Signal mit dem einen oder dem anderen booleschen Wert ab, je nachdem, ob eine oder ob keine Fehlfunktion der geprüften Schaltung festgestellt worden ist. Auch in diesem Fall sei angenommen, daß dieses Signal eine 0 ist, wenn alles korrekt abläuft, und eine 1 ist, wenn 4S irgendeine Fehlfunktion festgestellt worden ist.

Die Prüfschaltung CIR empfängt weiterhin über den Leiter 14 das von der Prüfschaltung CAS ausgehende Signal und wird von diesem gesperrt, falls es den Pegel 1 hat, also wenn die Prüfschaltung C45eine Fehlfunktion >o in einer der Einheiten der Verstärkungsvorrichtung AS (F i g. 2) iesigeSieiu hai. Die Sperrung der uic Abu agcschaltung IR überprüfenden Prüfschaltung ClR, wenn ein Fehler in der Verstärkungsvorrichtung AS festgestellt wird, berücksichtigt diese Tatsache derart, daß einerseits das Signalisieren eines Fehlers in AS keine Klarheit darüber gibt, welcher der Verstärkungseinheiten von AS dieser Fehler zuzuschreiben ist, und andererseits die Fehler der Abfrageschaltung IR durch die Fehlfunktion des Ausgangssignals der Verstärkereinheit AS(n+1) identifiziert werden. Das gleichzeitige Fehlersignalisieren sowohl durch die Prüfschaltung CASaIs auch durch die Prüfschaltung CIR bedeutet also nicht notwendigerweise, daß dieser Fehler der Abfrageschaltung IR betrifft, sondern kann sich auch einfach auf eine Fehlfunktion der Verstärkereinheit ASfn+1) beziehen. Da der Fehler in der Verstärkervorrichtung AS, wenn er nicht beseitigt wird, den Verlust von von der Detektorschaltung gelesenen Daten mit sich bringt und um Überprüfungsoperationen an einer korrekt arbeitenden Vorrichtung zu vermeiden, wird es als zweckmäßig erachtet, den Überprüfungen der Verstärkervorrichtung AS Priorität zu geben und die Prüfschaltung ClR zu sperren, sobald die Prüfschaltung CASeine abweichende Stellung signalisiert. Der Aufbau der Prüfschaltung CIR braucht nicht im einzelnen beschrieben zu werden, da die Darstellung der angegebenen Funktionen dem Fachmann überlassen werden kann.

Für den Betriebsbeginn muß die Prüfschaltung CIR zunächst ein Zeitsignal W3 empfangen, das das Laden der Antworten von den Magnetkernen bewirkt, ferner ein zweites Zeitsignal W4, das das Abgeben der Ausgangssigiiäie bewirkt, und ein Löschsignal W5. Diese Signale, die ebenfalls zur Gruppe von Signalen W gehören, werden später unter Bezugnahme auf Fig.4 im einzelnen behandelt.

Zwei gleich aufgebaute Speicherschaltungen DM1, DM2 von an sich bekannter Bauart speichern für mehrere aufeinanderfolgende Abtastzyklen der Matrix, beispielsweise für zwei Zyklen, die von den Prüfschaltungen CAS bzw. CIR ausgehenden Signale und geben ausgangsseitig über Leiter 16 bzw. 17 ein Signal ab, dessen boolescher Wert anzeigt, ob eine Fehlfunktion bei sämtlichen aufeinanderfolgenden Zyklen aufgetreten ist. Auch für diesen Fall wird angenommen, daß eine boolesche 0 auf den Leitern 16 und 17 vorliegt, solange sich keine Fehlfunktion in sämtlichen aufeinanderfolgenden geprüften Zyklen wiederholt, und im anderen Fall eine boolesche 1 vorliegt.

Die von den Speicherschaltungen DMl, DM2 ausgehenden Signale werden außerdem über Leiter 10', 10" Alarmvorrichtungen AL'. AL'zugeleitet.die ein die Verstärkervorrichtung .4S bzw. die Abfrageschaltung IR (F i g. 2) betreffendes Fehlersignal abgeben, wenn an diesen Leitern beispielsweise eine boolesche 1 auftritt. Die Leiter 10', 10" und die Alarmvorrichtungen AL'. AL" bilden die Verbindung 10 bzw. die Alarmvorrichtung AL gemäß F i g. 2. Die Steuerung und die Zeitgebung der Speicherschaltungen DMi. DM2 werden durch ein Signal VV 6 betrieben, das später unter Bezugnahme auf F i g. 4 beschrieben wird.

Eine übliche boolesche Verknüpfungsschaltung P empfängt eingangsseitig über die Leiter 16 und 17 die Ausgangssignale der Speicherschaltungen DMl und DM2 und stellt eine boolesche Summe her, so da.T sie über den Leiter 9 (F i g. 2, 3) ein über die Verbindung 7 zum Multiplexer MX 1 geleitetes Signal abgibt, das die Auswerteschaltung DU mit Daten über den Betrieb der Matrix versorgt. Unter den oben angegebenen Voraussetzungen ist dieses Signal eine boolesche 0. solang kein Signal von den Prüfschaln...?en CAS und CZR(F ig. 3) eintrifft das einen Fehler in mehreren aufeinanderfolgenden Zyklen anzeigen würde.

Der Verlauf der Signale IVl bis W 6. die für den Betrieb der Überprüfungsschaltung CC notwendig sind, wird im folgenden unter Bezugnahme auf Fig.4 beschrieben.

Das Signal H'l besteht aus einer Rechteckspannung einer Periode gleich einem Abtastzyklus der Matrix und hat einen ersten Übergang von 0 nach 1 zeitlich übereinstimmend mit dem Beginn der Zeilenzeit TR(m+\), wodurch die Prüfschaltung CAS(F ig. 3) in die Lage versetzt wird, den Betrieb der Verstärkereinheiten AS 1,.., AS(n+\) (F i g. 2) bei Anwesenheit von Kernabfragestrom zu überprüfen, und einen zweiten

Obergang von 0 nach 1 zu einem Zeitpunkt, der zum ersten Obergang derart verzögert ist, daß die Oberprüfung dieser Einheiten in ihrem stationären Zustand durchgeführt werden kann. Beispielsweise kann der Zeitpunkt des zweiten Übergangs in der Mitte der Zeilenzeit TR(m+\) liegen. Die Übergangszeitpunkte von 1 nach 0 sind für den Betrieb der Prüfschaltung CAS (F i g. 3) bedeutungslos und sind nur so gewählt, daß das Signal Wi leicht erzeugt werden kann. Beim gezeichneten Beispiel wurde angenommen, daß das Signal IVl nach dem zweiten Übergang nach 1 diesen Wert für den verbleibenden Teil der Zeilenzeit TR(m+1) und für den nachfolgenden Zyklus bis zu einem Zeitpunkt beibehält, der kurz vor dem Beginn der Zeilenzeit TR(m+1) liegt

Auch das Löschsignal W2 hat eine Periode gleich einem Abtastzyklus der Matrix. Es hat einen Übergang von 0 nach 1 zu einem unmittelbar vor dem Beginn der Zeilenzeit TR(m+\) liegenden Zeitpunkt und bewirkt als Konsequenz dieses Übergangs ein Löschen in der Prüfschaltung CAS. Auch in diesem Fall hat der Obergang von 1 nach 0 keinen Einfluß auf die Steuerung von C45und der Zeitpunkt dieses Übergangs wird nach dem Gesichtspunkt der leichten Erzeugung und/oder der Stabilität des Signals gewählt. Im gezeichneten Beispiel wurde angenommen, daß W2 auf 1 während des gesamten Zyklus verbleibt mit Ausnahme einer kurzen dem Übergang vorangehenden Zeitspanne. Die dargestellte Zeitspanne, zu der das Signal W2 auf 0 steht, hat nur Hinweischarakter.

Das Signal W3 bewirkt, daß die Prüfschaltung CIR (Fig.3) die Antworten der letzten Kerne jeder Zeile empfängt. Es hat eine Periode gleich einer Zeilenzeit und fällt mit dem Signal CK 3 zusammen, das das Laden der Daten in das Register RPP(F i g. 2) steuert.

Das Signal WA bewirkt die Ausgabe der Ausgangssignale der Prüfschaltung CIR (Fig. 3). Es hat eine Periode gleich dem Abtastzyklus der Matrix und einen Übergang von 0 nach 1 während der Zeilenzeit TR(m+\) zu einem bezüglich des zweiten Übergangs nach 1 des Signals W1 so verzögerten Zeitpunkt, daß hierdurch die Durchführung einer zweiten Überprüfung durch die Prüfschaltung CAS(F i g. 3) und das Eintreffen eines eventuellen Sperrsignals über den Leiter 14 ermöglicht wird. Für den Spannungsverlauf vor und nach dem Übergang von 0 nach 1 gilt für das Signal WA das gleiche wie für die beschriebenen Signale IVl und W 2.

Das Signal WS hat einen dem Signal W2 gleichenden Verlauf mit der Ausnahme, daß der Übergang nach 1 kurz vor Beginn jedes Zyklus stattfindet, da die Prüfschaltung CIR während des gesamten Abtastzyklus der Matrix und nicht nur während der Zeilenzeit TR(m+ 1) in Betrieb sein muß.

Das Signal W 6, das die Speicherschaltungen DMl und DM2 (Fig.3) zeitlich steuert, ist eine Rechteckspannung einer Periode gleich der Dauer eines Abtastzyklus der Matrix. Der Übergang von 0 nach 1 des Signals W% tritt zeitlich übereinstimmend mit dem Anfang jedes Abtastzyklus der Matrix auf. Dieser Übergang steuert die Abgabe des den systematischen Fehler anzeigenden Signals zur Verknüpfungsschaltung P. Wie gesagt, wird dieses Signal vom Multiplexer MX 1 (Fig. 2) während der Zeilenzeit TR(m+\) weitergegeben.

Die Überprüfungsschaltung CC arbeitet folgendermaßen, wobei beispielhaft der Zyklus A (Fig.4) betrachtet wird:

Beginnend vom Zeitpunkt t_A, zu dem der Zyklus anfängt, und anschließend zu sämtlichen Zeilenzeiten lädt die Prüfschaltung CIR die Antwort des letzten Magnetkerns der letzten abgetasteten Zeile bei Eintreffen der positiven Ranke des Signals W3. Da die letzten Kerne der einzelnen Zeilen nicht mit Schreibwicklungen versehen sind, müssen ihre sämtlichen Antworten den gleichen booleschen Wert haben und es sei als Beispiel angenommen, daß sie bei korrektem Betrieb der Abfrageschaltung IR und der Verstärkerein heit AS(n+1) am Leiter 4(n+1) den booleschen Wert I haben. Wie dargelegt, fährt die Prüfschaltung CIR dami fort, die am Leiter 4{/j+ 1) eintreffenden Anworten zu speichern, solang diese den booleschen Wert 1 haben, und ignoriert nach Feststellung einer 0 die nachfolgen den Antwortsignale bis zum Ende des Zyklus, an dem die Schaltung durch das Signal WS gelöscht wird.

Es sei nun angenommen, daß die Abfrageschaltung IR (F i g. 2) korrekt arbeitet und deshalb die Schaltung CIR (Fig.3) weiterhin die Kernantworten speichert Die Prüfschaltung ClR gibt jedoch noch keine Signale ab, die eine Information über den Zustand der Abfrage schaltung IR geben, da zunächst auch die von der Prüfschaltung CAS durchgeführten Überprüfungen abgewartet weruen müssen, um festzustellen, ob das Nichteintreffen einer Anwort am Leiter A(n +1 tatsächlich der Schaltung IR zuzuschreiben ist oder durch einen Fehler der Verstärkereinheit AS(n+\) für die letzte Kernspalte bewirkt worden ist
Während der Zeitspanne von 77? 1 bis TRm (F i g. 4 verbleibt die Prüfschaltung CAS durch das Signal IV1 gesperrt. Unmittelbar vor Beginn der Zeilenzei TR(m+\) wird die Prüfschaltung CAS gelöscht und dann für den Betrieb während der letzten Zeilenzei durch den Übergang des Signals VV2 nach 1 bereitgemacht Zu Beginn der Zeilenzeit TR(m+1 bewirkt der Übergang des Signals JVl nach 1, daß die Prüfschaltung C4Sden Betrieb der Verstärkereinheiten ASi, ..„ AS(n+\) (Fig.2) in Anwesenheit de: Abfragestroms prüft Diese Überprüfung, die sich, wie beschrieben, auf die Kerne der (m-t-l)ten Zeile stützt, die nicht mit Schreibwicklungen ausgestattet sind, muß wenn die Verstärkereinheiten von -45 normal arbeiten die gleiche Antwort für sämtliche Kerne der Zeile ergeben. Auch in diesem Fall wird angenommen, daß wenn der Betrieb korrekt abläuft, auf den Leitern 4(1) ..., A(n +1) eine boolesche 1 liegt Etwa zur halben Zeit von TR(m+\), also in ausreichendem zeitlichem Abstand vom Zeitpunkt zu dem die Abfrage- und Rückstellströme gesendet werden, und so, daß die Wirkungen dieser Ströme sicher vorbei sind, steuert der zweite Übergang des Signals »VI (Fig.4) nach 1 die Prüfschaltung CAS (F i g. 3) so an, daß sie den Betrieb der Verstärkereinheiten ASi, ..„ AS(n+ 1) (Fig. 2) im stationären Zustand der Kerne prüft. Laufen die Operationen korrekt, so müssen in diesem Zustand ar allen Leitern 4 boolesche 0 liegen. Hat die Prüfschaltung CASfestgestellt, daß alle Verstärkereinheiten ASi,... AS(n+ 1) in beiden Zuständen korrekt arbeiten, so gib sie, am Leiter 14 eine boolesche 0 ab. Erscheint die positive Flanke des ό als WA, so kann die Prüfschaltung CIR über den Leiter 15 ihr Ausgangssi gnal abgegeben, das ebenfalls unter Annahme eine« korrekten Betriebs der Abfrageschaltung IR eine boolesche 0 ist. Anschließend wird CIR durch die

bS ansteigende Flanke des Löschsignals WS (F i g. 4 gelöscht.

Die auf de:n Leitern 14 und 15 (F i g. 3) übermittelter Werte 0 werden in den Speicherschaltungen DM1 bzw

DM2 eingespeichert, die auf das Eintreffen der positiven Flanke des Signals W6 hin über die Leiter 16 und 17 eine boolesche 0 zur Verknüpfungsschaltung P abgeben, an deren Ausgangsleiter 9 eine 0 auftritt

Im folgenden wird die Situation untersucht daß die Prüfschaltungen CAS und/oder CIR eine Fehlfunktion in den überprüften Schaltungen feststellen.

Ein eine der Verstärkereinheiten ASX, ..„ AS(n+\) betreffender Fehler wird dadurch entdeckt, daß während der letzten Zeilenzeit geprüft wird, daß die Ausgangssignale dieser Verstärker für alle eine boolesche 1 ist, wenn in die Kerne ein Abfragestrom geschickt wird, und eine boolesche 0 ist wenn sich die Kerne in Ruhestellung befinden. Als Folge eines Fehlers kann es also geschehen, daß nach der ersten Überprüfung an einem der Leiter 4(1),.., 4(n+l) eine boolesche 0 auftritt oder nach der zweiten Überprüfung eine boolesche 1 auftritt Indem an einem seiner Eingänge nach dem einen oder nach dem anderen Übergang des Signals IV1 (F i g. 4) nach 1 eine Antwort empfangen wird, die sich von der an den anderen Eingängen anliegenden Antworten unterscheiden, gibt die Prüfschaltung CAS (F i g. 3) über den Leiter 14 eine boolesche 1 ab, die in der Speicherschaltung DMl beispielsweise während zweier aufeinanderfolgender Zyklen gespeichert wird und die gleichzeitig die Prüfschaltung CIR sperrt.

Unter der Annahme, daß diese boolesche 1 das erste die Speicherschaltung DMl erreichende Fehlersignal ist, gibt diese nach wie vor über den Leiter 16 eine boolesche 0 zur Verknüpfungsschaltung P. Da durch die boolesche 1 am Leiter 14 gleichzeitig die Prüfschaltung CIR gesperrt wird, liegt auf deren Ausgangsleiter 15 und infolgedessen am Ausgangsleiter 17 der Speicherschaltung DM2 ebenfalls eine 0, so daß das Ausgangssignal der Verknüpfungsschaltung P auf 0 verbleibt. Zeigen nach der Zeilenzeit TR(m+1) des nachfolgenden Zyklus nach der vom Signal W2 bewirkten Löschung die Überprüfungen der Prüfschaltung CAS(F i g. 3), daß der

Zustand der Verstärkereinheiten AS\ AS(n+\) to

(F i g. 2) normal geworden ist, so liegt wieder eine 0 am Leiter 14 (Fig.3), so daß die Prüfschaltung CIR ihre Prüfoperationen fortsetzen kann. Die Speicherschaltung DMl stellt fest, daß das neue Signal einen Normalzustand anzeigt, und gibt ausgangsseitig eine 0 ab. Da angenommen wird, daß die Abfrageschaltung IR (Fig. 2) nicht durch Fehler beeinträchtigt ist, laufen die Operationen der Überprüfungsschaltung CC normal weiter.

Stellt umgedreht die Prüfschaltung CAS weiterhin eine Fehlfunktion bei den Antworten der Verstärkereinheiten AS 1 AS(n+ 1) fest, so sendet sie erneut über

den Leiter 14 eine boolesche 1, die nach wie vor die Prüfschaltung CIR sperrt und die von der Speicherschaltung DMl als zweites aufeinanderfolgendes Fehlersignal, das von CAS abgegeben wird, erkannt wird. Unter der Voraussetzung, daß die Speicherschaltung DM1 das Vorliegen des Fehlers anzeigt, nachdem er in zwei aufeinanderfolgenden Abtastzyklen der Matrix MN aufgetreten ist, erscheint nun am Leiter 16 eine μ> boolesche 1, die durch die Verknüpfungsschaltung P zum Leiter 9 läuft und in der Auswerteschaltung DLJ (Fig. 1) den Fehler meldet. Gleichzeitig wird über den Leiter 10' (Fig.3) ein Signal gesendet, das die auf die Verstärkervorrichtung AS(F i g. 2) bezogene Alarmvor- ^ richtung AL'm Gang setzt.

Die Vorgänge in der Überprüfungsschaltung CC im Fall eines Fehlers in der Abfrageschaltung IR sind ähnlich: wenn die Prüfschaltung ClR (Fig.3) einen Unterschied zwischen den Antworten der Kerne der (n+ l)ten Spalte erkennt wird der Empfang der Signale vom Leiter 4{n+l) beendet und das Überprüfungsergebnis der Prüfschaltung CAS, das über den Leiter 14 zur Prüfschaltung CIR kommt, abgewartet Unter der Annahme, daß der Fehler nur die Abfrageschaltung IR betrifft und somit kein Fehlersignal von der Prüfschaltung CAS kommt wird zum Zeitpunkt zu dem das Signal WA vom Wert 0 zum Wert 1 übergeht eine boolesche 1 über den Leiter 15 abgegeben und in ::wei aufeinanderfolgenden Zyklen in der Speicherschaltung DM2 gespeichert Nach dem ersten Zyklus gibt zum Zeitpunkt des Übergangs von IV6 nach 1 die Speicherschaltung DM2 über den Leiter 17 noch eine boolesche 0 ab. Wird der Fehler in IR nicht behoben, so liegt nach dem zweiten Zyklus am Leiter 15 immer noch der Wert 1, was auch auf dem Ausgangsleiter 17 der Speicherschaltung DM2 und infolgedessen am Ausgangsleiter 9 der Verknüpfungsschaltung P zum booleschen Wert 1 führt. Gleichzeitig tritt am Leiter 10" ein Betriebssignal für die sich auf die Abfrageschaltung IR(F i g. 2) beziehende Alarmvorrichtung AL "auf.

Der Zustand, daß gleichzeitig in der Verstärkervorrichtung AS und in der Abfrageschaltung IR Fehler auftreten, wird jedoch als solcher nicht signalisiert, da die in diesem Fall von der Prüfschaltung CAS zur Prüfschaltung CIR über den Leiter 14 gesendete boolesche 1 die Signalabgabe von CIR auf den Leiter 15 sperrt. Erst später, nachdem die Prüfschaltung CAS die Wiederherstellung des normalen Betriebs der Einheiten von AS angezeigt hat, wird auch der Fehler in der Abfrageschaltung IR angezeigt.

In der den Betrieb der Abfrageschaltung veranschaulichen F i g. 5 ist wiederum die Kernmatrix MN dargestellt, in der aus im folgenden beschriebenen Gründen die Abfrageleiter so gruppiert sind, daß die einzelnen Leiter jeder Gruppe von ρ Leitern mit einem Ende am selben Leiterpaar 19-1, 19-2, ... bzw. X9-q angeschlossen sind und daß das andere Ende der einzelnen Leiter, die in den verschiedenen Gruppen die gleiche Stellung haben, am selben Leiterpaar 20-1,20-2, ... bzw. 20-p angeschlossen ist. Es sind q derartige Gruppen vorhanden.

Gemäß F i g. 5 umfaßt die Abfrageschaltung IR einen ersten Dekoder DG von an sich bekannter Bauart, der bei Empfang des der Zeilenadressierung dienenden Zeitsignals CK 2 ausgangsseitig über eine Verbindung 21 zu alternierenden Zyklen eine Mehrzahl von

Signalen Wl, H2 Hq in einer Menge abgibt, die

gleich der Zahl q der Gruppen von je ρ Zeilen der Matrix ist, und der diese Gruppen sequentiell und zyklisch so arrangiert, daß sie die Abfrage- und Rückstellströme empfangen. Das Zeitsignal CK1 bewirkt, daß der Dekoder DG zu alternierenden Zyklen arbeitet.

Wie F i g. 6 zeigt, bestehen diese Signale Hi,..., Hq jeweils aus einer Rechteckspannung mit einer Periode gleich der Dauer eines Abtastzyklus der Matrix. Sie haben den booleschen Wert 1 für ρ Zeilenzeiten, während derer sie die betreffende Gruppe von Zeilen zur Operation bereitmachen, und haben den booleschen Wert 0 für die verbleibende Zeit der Periode. Im einzelnen hat das Signal Hl den Wert 1 für die Zeilenzeiten von TRX bis TRp, das Signal H 2 für die Zeilenzeiten von TR(p+\) bis TR(2p) usw. bis zum Signal Hq, das den Wert 1 für die ρ letzten Zeilenzeiten jedes Zyklus, von TR (m - ρ + 2) bis TR(m + 1), hat.

Die AbfrageschaJtung IR enthält weiterhin eine Schallvorrichtung AC(FIg. 5), die in eine Vielzahl von Abschnitten in Form von Schaltgliedern AG 1, AG 2,.., AGq unterteilt ist, deren Zahl gleich der Zahl q der Gruppen von Matrixzeilen ist jedes Schaltglied verbindet den einen oder den anderen Leiter des Leiterpaars 19-1, 19-2,.., 19-g, mit dem es verbunden ist, in Abhängigkeit vom Signal IN bzw. RS mit der Stromquelle bzw. mit Erde. Die Schaltglieder AGl, AG2, .., AGq der Schaltvorrichtung AG werden für die zyklische bzw. die sequentielle Operation durch die Signale H1, H 2,.., Hq angesteuert Die schaltungsmäßige Verwirklichung der Darstellung der Funktionen der Schaltglieder AG 1,.., AGq kann dem Fachmann Oberlassen bleiben und braucht hier nicht im einzelnen beschrieben zu werden.

Fig.5 zeigt weiterhin Diodengruppen Dl, D2, ..., Dq, die zwischen die Abfrageleitcr der verschiedenen Gruppen und die Leiterpaare 19-1, 19-2, ..„ 19g eingeschaltet sind und die Aufgabe haben, die elektrische Verbindung zwischen den Abfrageleitern und dem einen oder dem anderen Leiter des Leiterpaars in Abhängigkeit davon herzustellen, ob ein Abfragestrom oder ein Rückstellstrom fließen soll. Während der Zeit, zu der kein Strom fließen darf, haben die Diodengruppen die Aufgabe, die Gruppen der Abfrageleiter und die Abfrageleiter jeder Gruppe zu trennen.

Die Abfrageschaltung IR enthält weiterhin einen zweiten Dekoder DR von an sich bekanntem Aufbau, der durch das Signal CX1 für einen Betrieb zu alternierenden Zyklen gleichzeitig mit dem Dekoder DG angesteuert wird. Beim Empfang des der Zeilenadressierung dienenden Signals CK 2 gibt der zweite Dekoder DR ausgangsseitig über eine Verbindung 22 eine Mehrzahl von Signalen Ki, K2, ..., Kp in einer Anzahl gleich der Zahl ρ der Zeilen jeder Gruppe ab, die einen zyklischen und sequentiellen Betrieb derjenigen Zeilen bewirken, die die gleiche Stellung in jeder Gruppe haben, so daß sie Abfrage- und Rückstellströme empfangen können.

Gemäß Fig.6 sind die Signale Ki, K2 Kp

Rechteckspannungen einer Diode gleich ρ Zeilenzeiten; jedes Signal hat den booleschen Wert 1 für eine der ρ Zeilenzeiten, während der es die entsprechende Zeile jeder Gruppe in Betrieb hält, und hat den booleschen Wert 0 für den verbleibenden Teil seiner Periode. Im einzelnen weist das Signal K 1 den Wert 1 während der Zeilenzeiten TRi, TR(p+\), ... auf, das Signal K2 während der Zeilenzeiten TR2, TR(p+2), ... usw. bis zum Signal Kp, das den Wert 1 während der Zeilenzeiten TRp, TR{2p) TR(m+1) aufweist.

Eine zweite Schaltvorrichtung AR (Fig.5) enthält eine Mehrzahl von Abschnitten in Form von Schaltgliedern AR 1, AR 2,..., ARp in einer Anzahl der Zahl ρ der Zeilen jeder Gruppe. Jedes Schaltglied verbindet den einen oder den anderen der Leiter des Leiterpaars 20-1, 20-2, ... bzw. 20-p, mit dem es vemunden ist, zeitlich übereinstimmend mit den Signalen IN bzw. RSmH Erde oder mit der Stromquelle. Die Schaltglieder AR 1, AR 2, .., ARp werden zyklisch und sequentiell durch die Signale K 1, K 2,... bzw. Kp angesteuert.

Den Diodengruppen Dl, D2 Dq entsprechen

Diodengruppen D'l, D'2 D'p mit der Aufgabe, die

Abfrage- und Rückstellströme auf den einen bzw. auf den anderen Leiter des jeweiligen Leiterpaars 20-1, 20-2 20p zu verteilen.

Die beschriebene Abfrageschaltung arbeitet folgendermaßen, wobei nur auf den Zyklus A Bezug genommen wird:

Zum Zeitpunkt /,, (F i g. 6), also am Anfang des Zyklus, wechseln die Signale H\ und Ki gleichzeitig nach i und steuern damit das Schaltglied AG 1 der Schaltvorrichtung AG und das Schaltglied AR 1 der Schaltvorrichtung AR an (Fig.5). Diese sind damit bereit, den Strom zum Abfragen und/oder Rückstellen der Matrixzeilen zu empfangen, die mit dem Leiterpaar 19-1 verbunden sind, also die erste Zeilengruppe, bzw. die mit ίο dem Leiterpaar 20-1 verbunden sind, also die erste Zeile jeder Gruppe. Die positive Flanke des ersten Impulses des Signals IN verbindet einen der Leiter des Leiterpaars 19-1 mit der Stromquelle und den entsprechenden Leiter des Leiterpaars 20-1 mit Erde. Der Stromkreis für den Abfragestrom ist somit nur für die erste Zeile von Kernen geschlossen, die den Abfragestrom solang empfangen können, als das Signal IN auf 1 bleibt Während dieser Zeit verhindern die Dioden der Gruppen D1, D 2,.., Dq, daß dieser Strom in andere Leiter der Gruppe oder in andere Gruppen über gemeinsame Punkte fließt.

Bei Empfang der positiven Flanke des Signals RS wird der zweite Leiter des Leiterpaars 19-1 geerdet und der zweite Leiter des Leiterpaars 20-1 mit der Stromquelle verbunden. Solang also RS auf 1 bleibt, kann der Rückstellstrom in einer Richtung entgegengesetzt der vorherigen fließen.

Zu Beginn der Zeilenzeiten 77? 2, TO 3,... bzw. TRp (Fig.6) wechseln die Signale K2, K3, ..„ Kp aufeinanderfolgend nach 1, während das Signal Wl auf 1 bleibt, wodurch die Abfragung der Kerne der zweiten Zeile, der dritten Zeile ... bis zur p-ten Zeile der ersten Gruppe ermöglicht wird. Zu Beginn der Zeilenzeit TR(p+\) wechselt das Signal H2 nach 1, wodurch das Schaltglied AG 2 (Fig. 5) der Schaltvorrichtung AG angesteuert wird, und die Signale K 1,..., Kp wechseln wiederum nacheinander nach 1, wodurch die Schaltglieder ARi, ..., ARp aufeinanderfolgend angesteuert werden. Auf diese Weise werden die Kerne der Zeilen der zweiten Gruppe abgefragt.

Die gleichen Vorgänge wiederholen sich für die anderen Gruppen von Zeilen bis zur q-ten Gruppe.

Eine derartige Anordnung schließt die Möglichkeit aus, daß infolge eines Fehlers während des Abtastzyklus, in dem die Abfrageschaltung IR (Fig. 2) von einer der beiden Steuerschaltungen aktiviert ist, ein Abfrageoder Rückstellstrom auftritt, der von der Schaltung stammt, die in diesem selben Zyklus vom Signal CK 1 gesperrt wird. Tatsächlich bewirkt die Anwesenheit oder Abwesenheit eines Abfragestroms in einer der Zeilen das gleichzeitige Ansteuern durch ein Signal H oder ein Signal K sowohl eines Schaltglieds der Schaltvorrichtung AG als auch eines Schaltglieds der Schaltvorrichtung AR. Liegt jedoch der Ansteuerungszustand nur an einem einzigen Schaltglied der Schaltvorrichtungen AG oder AR vor, so wird der aus den Leiterpaaren 19 und 20 zusammengesetzte Stromkreis elektrisch nicht geschlossen und es kann kein Abfragestrom fließen.

Die Trennung der Elemente der Abfrageschaltung IR in die beiden Teile, die gleichzeitig angesteuert werden müssen, damit IR funktionieren kann, kann auch ohne die Gruppierung der Kernzeilen gemäß F i g. 5 erhalten werden. In diesem Fall enthalten die Schaltvorrichtun-6' gen AG und AR jeweils soviele Schaltglieder, als Zeilen von Kernen vorhanden sind, und es gibt soviele Signale H und K wie Zeilen. Im Vergleich zu der in der Zeichnung dargestellten Lösung würde jedoch eine

solche Ausführung zu einer komplizierteren Schaltung der Abfrageschaltung IR führen.

Im folgenden wird unter Bezugnahme auf die Zeichnung der gesamte Betrieb der Detektorvorrichtung unter Beschränkung auf einen Zyklus allein beschrieben, beispielsweise auf den Zyklus Λ da die auf den Zyklus B bezogenen Operationen den im Zyklus A durchgeführten Operationen genau gleichen.

Da sich außerdem die ersten m Zeilen der Matrix gleichen, bezieht sich die Beschreibung nur auf eine von ihnen, beispielsweise auf die erste, und dann auf die (m+ l)te Zeile, die für die Überprüfung dient Unmittelbar vor dem Zeitpunkt Ia, der den Start des Zyklus angibt (F i g. 4), gibt die Abfragevorrichtung IR (F i g. 2) der Steuerschaltung CMA (Fig. 1), sobald sie vom Zeitgeber BT das Signal /N empfängt, über die erste Zeile der Matrix den Abfragestrom an. Der Vorgang der Ansteuerung dieser Zeile zum Empfangen dieses Stroms wurde unter Bezugnahme auf F i g. 5 beschrieben. Als Antwort auf den Abfragestrom geben alle Kerne Λζΐ,ΐ), .., N{\,n+\) (Fig. 1) der abgefragten Zeile gleichzeitig über den betreffenden Leiter sowohl der Verbindung 2A als auch der Verbindung 2B ein Antwortsignal ab, dessen Form vom Zustand des Kerns selbst abhängt, nämlich vom Vorliegen oder Nichtvorliegen eines Stroms in den Stromkreisen C\,\,.., ei, „, zu denen die Schreibwicklungen dieser Kerne gehören. Im folgenden wird nur auf diejenigen Signale Bezug genommen, die in der Serie von mit der Verbindung IA verbundenen Vorrichtungen gehandhabt werden, da die von der Verbindung 2ß empfangenen Signale in ger.au gleicher Weise gehandhabt werden.

Unter diesen Voraussetzungen werden die von allen Kernen der Zeile abgegebenen Antworten von den entsprechenden Verstärkereinheiten AS 1,.., ASjfn+1) (Fig.2) verstärkt und auf einen booleschen Wert gebracht Zu dem durch den Übergang von CK 3 (F i g. 4) nach 1 definierten Zeitpunkt werden die auf die Kerne N(\, 1),.., Λ^Ι, π) (F i g. 1) bezogenen Antworten in das Parallel-Parallel-Register RPP(Fig.2) geladen, das diese Signale während der gesamten Zeilenzeit festhält Die auf dem Kern /V[I, n+1) (F i g. 1) bezogene Antwort wird stattdessen in die Prüfschaltung CIR (F i g. 3) geladen.

Zu einem dem Übergang des Signals CK3 (Fig.4) von 0 nach 1 folgenden Zeitpunkt wird der Rückstellstrom, der keine Signale auf den Leitern 4( 1),.., 4(n+ 1) (Fig.2) erzeugt in die Kerne /M[I₁I), ..., N(\,n+\) (Fig. 1) geleitet In dieser Phase steht das Signal CK4 auf 1, so daß der Multiplexer MX 1 (F i g. 2) auf seine mit den Leitern 5(1),.., 5(n) verbundenen Eingänge gestellt ist und die sich auf die Kerne der ersten Zeile der Matrix beziehenden Datensignale parallel über die Leiter 6(1), .... 6(n) zum Multiplexer MX2 überträgt. Der Multiplexer MX2 tastet seine Eingänge mit Hilfe des Signals CK 5 aufeinanderfolgend ab und gibt so die von den Kernen N(X, 1),..., Λ^Ι, η) abgegebenen Antworten, also die Abtastung der Kriterien auf den Stromkreisen ci.i· ■ ■ ι Q.» über den Leiter 8 serialisiert ab.

Diese Abtastungen werden im Paritätsgenerator GP (F i g. 2) gespeichert und g¹: ■(.-!■.;e;tig zum Pegelwandler TL für die geforderte Pegelwandlung geleitet Diese Vorgänge werden in identischer Weise bei jedem Zyklus für die nächsten (m—1) Kernzeilen, die mit Schreibwicklungen versehen sind, wiederholt, so daß am es Ende der Zeilenzeit TRm (Fig.4) die serialisierten Abtastungen der Kriterien an den abzufragenden Stromkreisen auf der Verbindung 3A (F i g. 2) in einer Form vorliegen, die von der Auswerteschaltung DU unmittelbar verwertbar ist

Zu Beginn der Zeilenzeit TR(m+\) stellt der Übergang des Signals CK 4 nach 0 den Multiplexer MX 1 (F i g. 2) auf die an die Verbindung 7 angeschlossenen Eingänge. Es können also nicht mehr die von den Verstärkereinheiten -451, ..., AS(n+l) abgegebenen Signale über das Register RPP und den Multiplexer MX 1 zur Auswertevorrichtung DU übertragen werden, die stattdessen der Prüfschaltung CAS (F i g. 3) eingespeist werden. Das Ausgangssignal der Verstärkervorrichtung AS(n+\) wird wie in den vorherigen Zyklen weiter der Prüfschaltung CIR eingespeist Zur Zeilenzeit TR(m+1) führen die Prüfschaltungen C4Sund CIR die Überprüfungen in der unter Bezugnahme auf Fig.3 beschriebenen Weise aus und das Ergebnis dieser Überprüfungen wird dann über den Leiter 9 am Ende des Zyklus abgegeben.

Der Übergang des Signals CK 4 nach 0 steuert den Paritätsgenerator GP(FIg. 2) so an, daß er die Parität der Informationssignale berechnet, die er bis zu diesem Zeitpunkt empfangen hat, und über den Leiter 11 ein die Parität anzeigendes Bit abgibt.

Während CK 4 0 ist gibt der Multiplexer MX 1 an MX2 folgende Signale ab: das Paritätsbit a.n Leiter 11, das sich auf die im betrachteten Zyklus an die Auswertevorrichtung DU gesendeten Informationssignale bezieht; die Signale mit dem festgelegten booleschen Wert auf der Verbindung 13, die von der Auswertevorrichtung DU zum Beurteilen der Übertragungsqualität der Verbindung 3/4 benötigt werden; die von der Auswertevorrichtung DU über die Verbindung 12/4 zurückgesendeten Signale; und schließlich das Bit das das Ergebnis der von der Überprüfungsschaltung CC während der vorhergehenden Zyklen durchgeführten Überprüfungen anzeigt und zu Beginn des Zyklus aufgrund des Übergangs des Signals Wb nach 1 am Leiter 9 liegt.

Im Zyklus A empfängt also die Auswertevorrichtung DU über die Verbindungen 3/4 und 3ß ein seriell gesendetes Wort, das aus einem ersten Teil von π ■ m Informationsbits besteht, von denen jedes einem der abzutastenden Stromkreise entspricht sowie aus einem zweiten Teil von m Überprüfungs- und Selbstdiagnosebits.

Zum Zeitpunkt t_B (F i g. 4) wechselt das Signal CK 1 von 1 nach 0. Damit wird die Abfrage- und Rückstellschaltung IR (Fig.2) der Steuerschaltung CMA gesperrt und die entsprechende Schaltung der Steuerschaltung CMB in Gang gesetzt während sämtliche anderen Einzelschaltungen von CMA und CMßweiterhin gleichzeitig in Betrieb sind.

Aus dem Gesagten wird klar, daß keine Einheit der duplizierten Verknüpfungsschaltungen der Detektorvorrichtung DR ständig in Reservestellung gehalten wird und somit eine kontinuierlich*. Vberprüfung des Betriebs dieser Detektorvorrichtungen ermöglicht ist. Außerdem ermöglicht es die Serialisierung der von den Sensoren ausgehenden Daten, aufgrund derer es genügt nur einen Leiter zum Senden der Daten zu den Verarbeitungseinheiten zu verwenden, die Detektorvorrichtung am für die Kriterienfeststellungsoperationen zweckmäßigsten Ort anzuordnen, ohne daß es erforderlich ist, die diese Kriterien führenden Stromkreise bis zu einem Punkt in der Nähe der Auswertevorrichtung zu verlängern oder die Detektorvorrijhtung mit der Auswertevorrichtung über verschiedene Leitergruppen zu verbunden.

Hierzu 6 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Überwachung von Signalleitungen in Fernmelde-, insbesondere Fernsprechanlagen, in bezug auf Kriterien der Signalisierung auf den Leitungen, mit in Matrixform angeordneten Magnetkernen mit rechteckiger Hystereseschleife, die als Sensoren zum Feststellen des Vorliegens oder Nichtvorliegens eines die Kriterien darstellenden Gleichstroms in diesen Leitungen dienen, jeweils einerseits mit einer der Leitungen, die die Schreibwicklung dieses Kerns bildet, gekoppelt sind und andererseits in jeder entlang einer ersten Koordinate der Matrix verlaufenden Reihe jeweils mit einem ersten und einem zweiten Abfrageleiter gekoppelt sind, die mit einer ersten bzw. einer zweiten Abfragevorrichtung verbunden sind, welche zyklisch und aufeinanderfolgend in die Kernzeilen Abfrageströme und Rückstellströme abgeben, und in jeder entlang einer zweiten Koordinate der Matrix verlaufenden Reihe jeweils mit einem ersten und einem zweiten Leseleiter gekoppelt sind, die mit einer ersten bzw. einer zweiten Lesevorrichtung verbunden sind, welche die von den Kernen erzeugten Antworten feststellen, verstärken, auf einen booleschen Pegel bringen und sie einer Verarbeitungsvorrichtung einspeisen, und mit einem Zeitgeber, der die Zeitsteuersignale für die das Abfragen, Lesen und Überprüfen durchführenden Vorrichtungen erzeugt, dadurch gekennzeichnet, daß die Abfragevorrichtungen (IR) entsprechend der Steuerung durch den Zeitgeber (BT) die Abfrage- und Rückstellströme auf dem jeweiligen Abfrageleiter in alternierenden Zyklen abgeben und daß die erste und die zweite Lesevorrichtung (AS, RPP, MX 1, MX 2 in CMA bzw. in CMB)entsprechend der Steuerung durch den Zeitgeber (BT) gleichzeitig die bei jeder Abfragung an den beiden Leseleitern (2A, 2B) de& abgefragten Kerns auftretenden Antworten erfassen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Matrix (MN) auch einige Kerne enthält, die mit keiner der zu überwachenden Leitungen (ci.i, c„,,„) gekoppelt sind, und deren Leseleiter an eine Überprüfvorrichtung (CC) angelegt sind, die zur Überprüfung des Matrixbetriebs die vorgeschriebenen Antworten dieser Kerne überprüft und ausgangsseitig eine auf das Überprüfungsergebnis bezogene Information abgibt, und daß die beiden Lesevorrichtungen (AS, RPP, MX 1, MX 2 in CMA bzw. CMB) die aus den Antworten der Kerne von den Leseleitern erhaltenen, aus booleschen Pegeln bestehenden Signale in Rahmen serialisieren und in den serialisierten Rahmen der Signale zeitlich übereinstimmend mit den Abtastzeiten wenigstens einiger der mit keiner der Lc'^'ngen gekoppelten Kerne (N) zusätzliche Signale einführen, die ebenfalls serialisiert sind, den korrekten Betrieb der Schaltungsanordnung (DR) und die Übcrtragungsqualität zur Verarbeitungsvorrichtung (DU) anzeigen und von der Überprüfvorriehtung (CC, GP) und der Verarbeitungsvorrichtung (DU)kommen.

3. Schaltungsanordnung nach Anspruch I oder 2, dadurch gekennzeichnet, daß die Abfragevorrichtungen (IR) jeweils eine erste Gruppe von Schaltungen (DG, AG) enthalten, die während der zum Abtasten jeder Zeile der Matrix bestimmten Zeit ein Ende des auf diese Zeile bezogenen Abfrageleiters an eine Stromquelle oder an Erde legen, in Abhängigkeit davon, ob vom Zeitgeber (BT) ein Abfragesignal (IN) oder ein Rückstellsignal (RS) eintrifft, sowie eine zweite Gruppe von Schaltungen (DR, AR) enthalten, die das andere Ende dieses Abfrageleiters an Erde oder an die Stromquelle in Abhängigkeit davon legen, ob vom Zeitgeber (BT) das auf das Aussenden des Abfragestroms bezogene Steuersignal oder das auf ίο das Aussenden des Rückstellstroms bezogene Steuersignal eintrifft (F i g. 5).

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die jeder der Abfragevorrichtungen (IR) zugeordneten Abfrageleiter in Gruppen geordnet sind, von denen jede die gleiche Zahl (p) von Leitern aufweist und die Leiter jeder Gruppe an ihrem einen Ende mit einem von ersten Leiterpaaren (19-1, 19-2, ..., \%q), die an die erste Gruppe von Schaltungen (AG, DG) angeschlossen sind, verbunden sind und die Leiter gleicher Ordnung in allen Gruppen an ihrem anderen Ende mit einem von

zweiten Leiterpaaren (20-1, 20-2 20-p), die

ihrerseits an die zweite Gruppe von Schaltungen (AR, DR) angeschlossen sind, verbunden sind; und

:■> daß die erste Gruppe von Schaltungen (AG, DG) und die zweite Gruppe von Schaltungen (AR, DR) mit der Stromquelle einen Leiter des ersten Paars (19 ...) bzw. mit Erde einen entsprechenden Leiter des zweiten Paars (20 ...) verbunden, wenn vom

in Zeitgeber (BT) das Steuersignal (IN) zum Senden des Abfragestroms eintrifft, und den zweiten Leiter des ersten Paars mit Erde und den entsprechenden Leiter des zweiten Paars mit der Stromquelle verbinden, wenn vom Zeitgeber (BT) das Steuersi-

r> gnal (RS) zum Senden des Rückstellstroms eintrifft, und die Verbindung der Leiter der ersten Leiterpaare (19 ...) mit der Stromquelle bzw. mit Erde aufeinanderfolgend für alle Gruppen durchgeführt wird und die Verbindung der Leiter der zweiten

■in Leiterpaare (20 ...) mit Erde bzw. mit der Stromquelle aufeinanderfolgend für alle Leiter der Gruppem durchgeführt wird.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß jede Gruppe von Abfragelei-

ί ) tern Entkoppelvorrichtungen (D 1, D2 Dq; D'\,

D'2,..., D'p)zum Trennen der Verbindung zwischen den verschiedenen Gruppen und zwischen den verschiedenen Leitern jeder Gruppe zum Zeitpunkt, da kein Strom auf den Abfrageleitern fließen darf,

■>(i zugeordnet sind und daß den Leitern, die die gleiche Stellung in den Gruppen haben, Einrichtungen

(ARi, AR2 ARp) zugeordnet sind, die die

Abfrage- und Rückstellströme auf den einen oder den anderen Leiter des zweiten Leiterpaars (20-1,

ν; 20-2, ...,2OpJ leiten können.

6. Sc¹IaItUt _Osanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die mit keiner der Leitungen gekoppelten Kerne (N) in einer einzigen Spalte (n+ 1) und in einer einzigen Zeile (m+1) der Matrix

mi (MN) angeordnet sind, und daß jede der Überprüfvorriehtung (CC, F i g. 3) folgende Einzelschaltungen enthält:

— eine erste Prüfschaltung (CAS)zum Überprüfen des Betriebs der Verstärkervorrichtung (AS), die die Antworten der Kerne verstärkt und auf einen booleschen Pegel bringt, wobei diese erste Prüfschaltung während der für das

Abfragen und Lesen der mit keiner der Leitungen gekoppelten und zu dieser Zeile gehörenden Kerne bestimmten Zeit überprüft, ob alle Antworten dieser Kerne einen ersten booleschen Wert bei Anwesenheit des Abfrage-Stroms und einen zweiten booleschen Wert bei Abwesenheit des Abfragestroms haben, und ein das Ergebnis der durchgeführten Überprüfungen anzeigendes boolesches Signal erzeugt;

— eine zweite Prüfschaltung (ClR) zum Überprüfen des Betriebs der Abfragevorrichtung (IR), wobei diese zweite Prüfschaltung überprüft, ob die von den mit keiner der Leitungen gekoppelten Kernen, die zu dieser Spalte gehören, erzeugten Antworten alle den gleichen boolesehen Wert haben, und als ihr Ausgangssignal zu einem der Abgabe des Ausgangssignals von der ersten Prüfschaltung (CA?) folgenden Zeitpunkt ausgangsseitig ein das Ergebnis der durchgeführten Überprüfungen anzeigendes boolesches Signal erzeugt;

— eine erste und eine zweite Speichervorrichtung (DMi, DM2), die für eine gegebene Anzahl aufeinanderfolgender Abtastzyklen der Matrix (MN) die von der ersten und der zweiten Prüfschaltung (CAS, CIR) abgegebenen Signale speichert und ausgangsseitig ein Signal eines ersten oder zweiten booleschen Werts in Abhängigkeit davon abgibt, ob oder ob nicht das von der ersten oder der zweiten Prüfsciialtung (CAS, CIR) ausgehende Signal für die sämtlichen aufeinanderfolgenden Zyklen eine Fehlfunktion der geprüften Vorrichtungen anzeigt, wobei die Speichervorrichtungen weiterhin im Fall einer Fehlfunktion eine entsprechende Alarmvorrichtung (AL', AL") betätigen können;

— eine Verknüpfungsschaltung (P), die die Ausgangssignale der einen oder der anderen Speichervorrichtung (DMi, DM2) zu Vorrichtungen (MXi) der Lesevorrichtungen überträgt, die die Einbeziehung dieser Signale in den serialisierten Rahmen der Kernantworten durchführen (F i g. 3).