DE2423260A1 - Verfahren und schaltungsanordnung zur pruefung von daten verarbeitenden anlagen, insbesondere fernsprechvermittlungsanlagen mit ueber ein busleitungssystem an eine steuerzentrale angeschlossenen peripheren einrichtungen - Google Patents

Verfahren und schaltungsanordnung zur pruefung von daten verarbeitenden anlagen, insbesondere fernsprechvermittlungsanlagen mit ueber ein busleitungssystem an eine steuerzentrale angeschlossenen peripheren einrichtungen

Info

Publication number
DE2423260A1
DE2423260A1 DE2423260A DE2423260A DE2423260A1 DE 2423260 A1 DE2423260 A1 DE 2423260A1 DE 2423260 A DE2423260 A DE 2423260A DE 2423260 A DE2423260 A DE 2423260A DE 2423260 A1 DE2423260 A1 DE 2423260A1
Authority
DE
Germany
Prior art keywords
address
message
control center
test
places
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2423260A
Other languages
English (en)
Inventor
Hugo Sternat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2423260A priority Critical patent/DE2423260A1/de
Priority to AT215775A priority patent/AT337263B/de
Priority to CH482275A priority patent/CH589893A5/xx
Priority to GB19076/75A priority patent/GB1509805A/en
Priority to IT23191/75A priority patent/IT1038003B/it
Priority to FR7514672A priority patent/FR2271613B1/fr
Priority to JP50056676A priority patent/JPS50156839A/ja
Priority to US05/577,447 priority patent/US4017829A/en
Priority to SE7505540A priority patent/SE7505540L/xx
Publication of DE2423260A1 publication Critical patent/DE2423260A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1497Details of time redundant execution on a single processing unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575Software application
    • H04Q3/54591Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis

Description

Verfahren und Schaltungsanordnung zur Prüfung von Daten verarbeitenden Anlagen, insbesondere Fernsprechvermittlungsanlagen mit über ein Busleitungssystem an eine Steuerzentrale angeschlossenen peripheren Einrichtungen. _j
Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Prüfung von Daten verarbeitenden Anlagen, insbe- · sondere Fernsprechvermittlungsanlagen mit über ein Busleitungssystem· an eine Steuerzentrale angeschlossenen peripheren Einrichtungen.
Im Bereich der Vermittlungstechnik werden in zunehmendem Maße programmgesteuerte Anlagen mit zentralen elektronischen Steuerwerken eingesetzt. Bekannte Ausführungsformen solcher zentralen Steuerwerke bestehen aus mehreren einzelnen Einrichtungen, die hierarchisch angeordnet sind. Dabei spricht man von zentralen und peripheren Einrichtungen. Es ist üblich, solche peripheren Einrichtungen über ein Busleitungssystem mit der zentralen Sirrichtung zu verbinden. An ein solches Busleitungssystem sind die peripheren Einrichtungen alle gleichartig angeschlossen. Zur Auswahl und Aktivierung einer von mehreren peripheren Einrichtungen bedient man sich digitaler Adressen, die von der zentralen Einrichtung über das Busleitungssystem an die Adresseneingänge aller peripheren Einrichtungen gelangen. Mit Hilfe sogenannter Adressen-Decoder, die jeder peripheren Einrichtung individuell zugehören, kann der Informationsinhalt eines bestimmten gesendeten Adressen-Codes ausgesiebt werden, so daß
VPA 9/610/2181 Pap/Plr
509847/0654
nur eine von mehreren peripheren Einrichtungen anspricht.
Aus Gründen der Betriebssicherheit und im Interesse möglichst kleiner Ausfallzeiten ist es nun üblich, alle wichtigen Einrichtungen und Teile eines zentralen elektronischen Steuerwerks zumindest routinemäßig zu überprüfen. Überprüfungen des erwähnten Busleitungssystems und der individuellen Adressendecodier-Einrichtungen in den peripheren Einrichtungen sind dabei besonders wichtig, da ein Fehler in diesem Bereich das gesamte zentrale Steuerwerk funktionsunfähig machen kann.
Es ist bereits bekannt (siehe z.B. deutsche Auslegeschrift 2 048 670), zur Überprüfung einer Datenverarbeitungsanlage mit einem zentralen Verarbeiter und einer Vielzahl von Speichereinheiten, die über eine gemeinsame Sammelleitung adressierbar sind, festzustellen, ob eine adressierte oder eine nichtadressierte Speichereinheit eine fehlerhafte Antwort auf einen von dem Verarbeiter über die gemeinsame Sammelleitung gelieferten Speicherlesebefehle gibt. Dazu wird von dem zentralen Verarbeiter über die gemeinsame Sammelleitung ein Lesebefehl zur Gewinnung eines vorbestimmten, an einer vorbestimmten Speicherstelle der adressierten Speichereinheit gespeicherten Bitmusters übertragen, das der adressierten Speichereinheit individuell zugeordnet ist. In dem Verarbeiter wird ein der adressierten Speichereinheit besonders zugeordnetes Bitmuster mit dem durch diesen Verarbeiter über die Sammelleitung gewonnenen Bitmuster zv.r Ableitung eines Fehlermusters verglichen. Mit diesem Verfahren kann festgestellt werden, ob das über die Sammelleitung gewonnene Bitmuster Bits enthält, die zu anderen Speichereinheiten besonders zugeordneten Identifizierungs-Bitmustern gehören. Das Verfahren erlaubt also das Erkennen von Adressierungsfehlern.
Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren zu schaffen, das so gestaltet ist, daß Doppeladressierungen in der Peripherie des Busleitungssystems festgestellt
VPA 9/610/218t ' - 3 -
509847/0654
werden können. Mit Hilfe einer weiteren Ausbildung dieses Verfahrens soll mit dem Verfahren der Ort eines festgestellten Adressierungsfehlers, nämlich mit Hilfe der Adresse der peripheren Einrichtung, bei der eine fehlerhafte Adressierung z.B. durch einen Defekt in dem betreffenden Adressen-Decoder erfolgt, ermittelt werden. Die Lösung dieser Aufgabe soll ermöglichen, zu bestimmen, ob fehlerhafte Rückmeldung aus der Peripherie als Reaktion auf Prüfbefehle durch eine fälschlich aktivierte Einrichtung oder durch Fehler in der adressierten Einrichtung oder im Busleitungssystem zustande kommen. Ferner soll das Vorhandensein andersartiger Fehler erkannt werden. Das Prüfverfahren soll im übrigen vollautomatisch ohne Beeinträchtigung der normalen Arbeitsweise des· zentralen Steuerwerks abgewickelt werden.
Das Verfahren soll darüber hinaus so beschaffen sein, daß die Vergabe von Adressen-Codes keinerlei Beschränkung unterworfen ist, was eine optimale Ausnutzung der Adressenleitung des Busleitungssystems und Freizügigkeit in der Planung Daten verarbeitender Anlagen erlaubt.
Wie bereits erläutert, bezieht sich die Erfindung auf ein Verfahren zur Prüfung von Daten verarbeitenden Anlagen, insbesondere Fernsprechvermittlungsanlagen mit über ein Busleitungssystem an eine Steuerzentrale angeschlossenen peripheren Einrichtungen, bei dem über die Busleitung Prüfbefehle zur Gewinnung vorbestimmter Rückmeldungen gesendet werden und die Rückmeldungen geprüft werden. Dieses Verfahren ist dadurch gekennzeichnet, daß zur Prüfung der ordnungsgemäßen Adressendecodierung in den peripheren Einrichtungen, ein erster Prüfbefehl und die Adresse einer peripheren Einrichtung von der Steuerzentrale ausgesendet wird, daß diese periphere Einrichtung ihre Adresse an die Steuerzentrale zurückzumelden hat, daß diese empfangene erste Meldung in der Steuerzentrale mit der gesendeten Adresse verglichen wird, daß danach ein zweiter
VPA 9/610/2181 - 4 -
509847/0654
Prüfbefehl und die Adresse von der Steuerzentrale ausgesendet wird, daß die periphere Einrichtung ihre invertierte Adresse an die Steuerzentrale zurückzumelden hat, daß die empfangene zweite Meldung in der Steuerzentrale mit der zuletzt gesendeten Adresse verarbeitet wird, daß bei Ungleichheit der ersten empfangenen Meldung und der gesendeten Adresse und/oder Ungleichheit der zweiten empfangenen Meldung und dem invertierten Wert der Adresse mittels weitergehender Datenverarbeitung ein Fehler bestimmt wird, daß hierbei die Meldungen stellenweise mit der gesendeten Adresse und der gesendeten invertierten Adresse verknüpft werden, daß die Gleichheit bzw. Ungleichheit der Stellen jeweils derselben Verknüpfungsergebnisse überprüft wird, daß der fehlerhafte Bestandteil einer Meldung ermittelt wird, worauf dieser Bestandteil zur Ermittlung der Adresse der fehlerhaften Meldung verursachenden Adressendecodierung mit den Adressen aller übrigen peripheren Einrichtungen verglichen wird.
Zweckmäßigerweise wird ein Prüfablauf nach dem erfindungsgemäßen Verfahren derart abgewickelt, daß bei der weitergehenden Datenverarbeitung eine erste stellenweise Verknüpfung des in der Steuerzentrale erzeugten invertierten Werts der Adresse mit der ersten Meldung ausgeführt wird und die Stellen des ersten Verknüpfungsergebnisses miteinander verglichen werden, daß bei Gleichheit der Stellen des ersten Verknüpfungsergebnisses eine zweite stellenweise Verknüpfung der Adresse mit der zweiten Meldung ausgeführt wird und die Stellen des zweiten Verknüpfungsergebnisses miteinander verglichen werden, daß bei Gleichheit der Stellen des zweiten Verknüpfungsergebnisses auf das Vorhandensein eines durch andere Verfahren zu bestimmenden Fehlers zu schließen ist, daß bei Ungleichheit der Stellen des ersten und/ oder des zweiten Verknüpfungsergebnisses eine dritte stellenweise Verknüpfung der Adresse mit dem invertierten Wert der ersten Meldung ausgeführt wird, und die Stellen des dritten Verknüpfungsergebnisses miteinander verglichen werden, daß bei
VPA 9/610/2181 509847/0654 _ -5-
Ungleichheit der Stellen des dritten Verknupfungsergebnisses eine vierte stellenweise Verknüpfung des invertierten Werts der Adresse mit der zweiten Meldung ausgeführt wird und die Stellen des vierten Verknüpfungsergebnisses miteinander verglichen werden, daß bei Ungleichheit der Stellen des vierten Verknüpfungsergebnisses ebenfalls auf das Vorhandensein eines durch andere Verfahren zu bestimmenden Fehlers zu schließen ist, daß bei Gleichheit der Stellen des dritten und/oder des vierten Verknüpfungsergebnisses eine weitergehende Datenverarbeitung durchzuführen ist, daß bei dieser weitergehenden Datenverarbeitung durch eine stellenweise Verknüpfung der Adresse, der ersten Meldung und der zweiten Meldung der zumindest eine fehlerhafte Meldung verursachende Bestandteil einer solchen fehlerhaften Meldung e'rmittelt. wird, daß ein Vergleich dieses Bestandteils mit allen Adressen der übrigen an das Busleitungssystem angeschlossenen peripheren Einrichtungen durchgeführt wird, daß bei fehlender Gleichheit des die fehlerhaften Meldungen verursachenden Bestandteils mit einer der Adressen wiederum auf das Vorhandensein eines durch andere Verfahren, zu bestimmenden Fehlers geschlossen wird und daß bei Gleichheit mit einer der Adressen die die fehlerhaften Meldungen verursachende periphere Einrichtung "ermittelt ist.
Das erfindungsgemäße Verfahren läßt sich besonders bequem abwickeln, wenn Prüfbefehle und Meldungen mittels getrennter Datenkanäle innerhalb des Busleitungssystems parallel mit binären Zeichenelementen übertragen werden. Bei einer Schaltungsanordnung zur Durchführung des Verfahrens ist zweckmäßigerweise das die Steuerzentrale mit den peripheren Einrichtungen verbindende Busleitungssystem in mehrere Leitungen, nämlich eine Adressenleitung mit mehreren Adern, eine Befehlsleitung mit mehreren Adern und eine Meldeleitung mit mehreren Adern unterteilt.
Die vorliegende Erfindung beschränkt sich nicht auf die An-
VPA 9/610/2181 - 6 -
509847/0654
wendung in Daten verarbeitende Anlagen, bei denen nur eine zentrale Einrichtung über nur ein Busleitungssystem mit mehreren peripheren Einrichtungen verbunden ist. Vielmehr ist das Verfahren mit entsprechend ausgelegten Schaltungsanordnungen auch auf größere Anlagen mit mehreren zentralen Einrichtungen und mehreren Busleitungssystemen, die gleichartig an eine gemeinsame Gruppe von peripheren Einrichtungen angeschlossen sind, anwendbar. Darüber hinaus ist das Verfahren nicht darauf beschränkt, daß die mit dem Busleitungssystem zu übertragenden Daten aus binären Zeichenelementen zusammengesetzt sind. So ist z.B. die Anwendung auf aus ternären Zeichenelementen aufgebauten Daten möglich.
Das Vorteilhafte der vorliegenden Erfindung ist darin zu sehen, daß Art und Ort eines Fehlers im Bereich der Adressen-Decodierung der an ein Busleitungssystein angeschlossenen peripheren Einrichtungen automatisch bestimmt werden können. Das bedeutet, daß bei Vorliegen eines Defekts in einer während eines Prüfablaufs nicht adressierten Einrichtung, z.B. in deren Adressen-Decoder, die Tatsache einer sich daraus ergebenden Doppeladressierung, also der Aktivierung der gewollt adressierten und der fälschlich adressierten Einrichtung erkannt und die Adresse dieser Einrichtung ermittelt wird. Dies wird durch die Erfindung ermöglicht, obwohl ein Busleitungssystem, wie es in dem weiter unten erläuterten Ausführungsbeispiel benutzt wird, den Nachteil hat, daß verschiedene gleichzeitig angelegte Meldedaten durch eine Oder-Verknüpfung vermischt werden. Vorteilhaft ist außerdem, daß die Vergabe von Adressen-Codes keinerlei Beschränkungen unterliegt, was zu einer optimalen Ausnutzung der Adressenleitung des Busleitungssystems und zu Freizügigkeit in der Planung von Daten verarbeitenden Anlagen führt.
Das im folgenden beschriebene Ausführungsbeispiel bezieht sich auf eine Daten verarbeitende Anlage, die eine Steuerzentrale ent-
VPA 9/610/2181 ' - 7 -
503847/0654
hält, an die über ein Busleitungssystem mehrere periphere Einrichtungen parallel angeschlossen sind. Jede dieser peripheren Einrichtungen hat einen Adressen-Decoder, dessen Fehlerfreiheit durch das beschriebene Verfahren geprüft v/erden soll.
Das Ausführungsbeispiel wird anhand der Fig. 1 bis 4 erläutert:
Fig. 1 zeigt das Blockschaltbild einer Daten verarbeitenden Anlage DVA, in dem mehrere ihrer Elemente dargestellt sind, nämlich
- die Steuerzentrale Z
- das Busleitungssystem L
- die peripheren Einrichtungen A, B... .C.
Fig. 2 zeigt in ausführlicherer Form wiederum in Form eines ■Blockschaltbildes
- die Steuerzentrale Z mit den für die Erfindung notwendigen Einzelheiten, nämlich der Sende-Einheit SZ
der Empfangs-Einheit EZ dem Prüfschritt-Generator PS der Verarbeitungs-Einheit VZ und dem Ergebnis-Sender ES, sowie
- dem inneren Aufbau einer peripheren Einrichtung (A) mit den für die Erfindung notwendigen Einzelheiten, nämlich
dem Adressen-Decoder AD
dem Befehls-Decoder BD
der Empfangs-Einheit EP
der Verarbeitungs-Einheit VP und
der Sende-Einheit SP sowie
- dem die peripheren Einrichtungen A, B...C mit der Steuerzentrale Z verbindenden Busleitungssystem L mit
VPA 9/610/2181 ' - 8 -
-50984770654
der Adressenleitung LA, bestehend aus
den Adern AO, A1...An
der Befehlsleitung LB, bestehend aus
den Adern BO, B1...Bn
der- Meldeleitung, bestehend aus
den Adern MO, M1...Mn.
Fig. 3 zeigt ein vereinfachtes Flußdiagramm, das ein Verfahren ,zum Auffinden und Bestimmen von Fehlern angibt.
Fig. 4 zeigt zur Erläuterung angenommener Fehlerfälle
- das Bitmuster der Adresse A der peripheren Einrichtung A
- das Bitmuster der Adresse B der peripheren Einrichtung B
- die sich aus verschiedenen Datenverarbeitungsvorgängen ergebenden Bitmuster mit ihren in Fig. 3 verwendeten symbolische: Bezeichnungen.
Wie schon erläutert, zeigt die Fig. 1 das Blockschaltbild einer Daten verarbeitenden Anlage DVA, in dem mehrere ihrer Elemente dargestellt sind.
Es wurde bereits erwähnt, daß die peripheren Einrichtungen alle gleichartig an dieses Busleitungssystem angeschlossen sind. Zur Auswahl und Aktivierung einer von mehreren peripheren Einrichtungen wird von der Steuerzentrale Z ein der betreffenden peripheren Einrichtung zugeordneter Adressen-Code über das Busleitungssystem zu allen peripheren Einrichtungen gesendet. Bei dem beschriebenen Ausführungsbeispiel wird davon ausgegangen, daß alle mit dem Busleitungssystem zu übertragenden Daten, also auch die Adressen-Codes jeweils aus mehreren Binärzeichen zusammengesetzt sind. .·
VPA 9/610/2181 " 9 "
509847/0654
Aus Fig. 2 ist zu erkennen, daß das Busleitungssystem L in drei Leitungen, nämlich, eine Adressenleitung LA mit ihren Adern AO,-Al...An, eine Befehlsleitung LB mit ihren Adern BO, B1...Bn und eine Meldeleitung LM mit ihren Adern MO, M1...Mn unterteilt ist. Alle Adern der beschriebenen drei Leitungen dieses Busleitungssystems sind mit allen peripheren Einrichtungen gleichartig verbunden, wie aus den in der Figur eingetragenen Vielfachzeichen zu erkennen ist. Als Beispiel für alle peripheren Einrichtungen wird im oberen Teil der Figur der innere Aufbau der Einrichtung A gezeigt. Die Adern der Adressenleitung sind mit den entsprechenden Eingängen des Adressen-Decoders AD, die Adern der Befehlsleitung sind mit den entsprechenden Eingängen des Befehls-Decoders BD und die Adern der Meldeleitung sind mit den entsprechenden Ausgängen der Sende-Einheit SD der peripheren Einrichtung verbunden. Einer aus den Ausgängen des Adressen-Decoders, nämlich derjenige, der der individuellen Adresse der peripheren Einrichtung entspricht, ist mit einem Eingang der Empfangs-Einheit verbunden. Die Ausgänge des Befehls-Decoders sind ebenfalls an entsprechende Eingänge der Empfangs-Einheit angeschlossen. Über eine Verbindung zv/ischen der Empfangs-Einheit und der Verarbeitungs-Einheit VP der peripheren Einrichtung gelangen von der Steuerzentrale ausgesendete Befehle in der adressierten und damit aktivierten peripheren Einrichtung zu der erwähnten Verarbeitungs-Einheit. Nach einer Verarbeitung entstandene Daten werden über eine Verbindung zwischen der Verarbeitungs-Einheit und der Sende-Einheit SP der peripheren Einrichtung dieser zugeführt. Die Sende-Einheit legt die Binärzeichen der jeweils zu übertragenden Daten an die Adern der Meldeleitung, die ihrerseits mit den entsprechenden Eingängen der Empfangs-Einheit EZ der Steuerzentrale verbunden sind. Die Ausgänge der Empfangs-Einheit sind mit den Eingängen der Verarbeitungs-Einheit VZ verbunden. In dieser Vera^beitungs-Einheit werden alle mit dem der Erfindung zugrunde liegenden Verfahren zusammenhängenden Datenverarbeitungen, wie Ver-
VPA 9/610/2181 - 10 -
5098A7/0654
knüpfungen, Vergleiche, Bewertungen usw. durchgeführt. Zusammen mit dem Prüfschritt-Generator PS bestimmt die Verarbeitungs-Einheit, welche Adressen-Codes und Prüfbefehl-Codes von der Sende-Einheit SZ der Steuerzentrale über die Adressenleitung LA und die Befehlsleitung LB auszusenden sind. Der Ergebnis-Sender ES gibt die sich am Ende eines Prüfablaufs einstellenden Ergebnis-Daten an ein externes Gerät ab.
Zur Prüfung der ordnungsgemäßen Adressen-Decodierung innerhalb einer peripheren Einrichtung und zur gegebenenfalls erforderlichen Fehlerbestimmung nach Art und Ort werden nun für alle peripheren Einrichtungen nacheinander Prüfablaufe abgewickelt. Die Fig. 3 zeigt ein vereinfachtes Flußdiagramm für einen, solchen Prüfablauf, in dem als Beispiel die Adresse der peripheren Einrichtung A benutzt ist. Zur Erläuterung der notwendigen Datenverarbeitungen sind in Fig. 4 verschiedene aus den Binärstellen ZO, Z1...Z4 zusammengesetzte Daten gezeigt. Sie werden im folgenden bei Erläuterung des Verfahrens anhand einiger Beispiele erklärt.
Bei einem Busleitungssystem, wie es in dem Ausführungsbeispiel benutzt wird, besteht die Schwierigkeit, daß bei Übertragung ordnungsgemäßer Meldedaten und - durch einen Fehlerfall verursacht - gleichzeitiger Übertragung beliebiger Daten aus einer anderen Quelle eine stellenweise Oder-Verknüpfung der Binärzeichen dieser Daten zustande kommt. So würde z.B. ein an eine Ader angelegtes Binärzeichen 1 durch ein ebenfalls an diese Ader angelegtes Binärzeichen 0 unterdrückt werden, weil das ein Binärzeichen 1 vertretende Spannungspotential durch das ein Binärzeichen 0 vertretendes abgesenkt würde.
Durch diese sich ergebende stellenweise Oder-Verknüpfung der Binärzeichen ist es nicht möglich, Meldedaten aus einer unbekannten Quelle, die gleichzeitig mit Meldedaten aus einer aktivierten peripheren Einrichtung an die Meldeleitung eines Busleitungssystems abgegeben werden, unmittelbar zu identifizieren.
VPA 9/610/2181 509847/0654
Aufgabe der Erfindung ist jedoch u.a., die Quelle solcher unbekannten Meldedaten, nämlich z.B. eine fälschlich adressierte und damit aktivierte periphere Einrichtung zu bestimmen.
Im folgenden werden anhand der Fig. 2, 3 und 4 einige Prüfabläufe für mögliche Beispiele erläutert. Dabei soll die Wirkungsweise des Verfahrens axt den drei Fällen
1. Gut-Zustand
. 2. Nichtbestimmbarer Fehlerzustand· 3. Doppeladressierung
erklärt werden. '
Nach Start des Prüfablaufs wird von der Steuerzentrale Z die Adresse A der peripheren Einrichtung A über die Adern Ao, A1... An der Adressenleitung LA des Busleitungssystems L ausgesendet. Gleichzeitig wird der Prüfbefehl PB:A an die Adern BO, B1...Bn der Befehlsleitung LB gelegt. Der Adressen-Decoder AD der peripheren Einrichtung A gibt ein Aktivierungssignal an die Empfangs-Einheit EP dieser peripheren Einrichtung ab, so daß der decodierte Prüfbefehl, der am Ausgang des Befehls-Decoders BD anliegt, in der Empfangs-Einheit EP v/irksam werden kann. Der Auftrag, der mit diesem Prüfbefehl enthalten wird, lautet: »MELDE ADRESSE ZURÜCK". Die Verarbeitungs-Einheit VP führt diesen Prüfbefehl aus und legt dem Verarbeitungsergebnis entsprechende. Signale an die Eingänge der Sende-EinLeit SP. Diese sendet nun eine Meldung über die Adern MO, M1...Mn der Meldeleitung LM des Busleitungssystems L an die Empfangs-Einheit EZ der Steuerzentrale Z. Die Meldung wird in der Empfangs-Einheit VZ verarbeitet. Im Flußdiagramm, das in Fig. 3 gezeigt ist, ist an entsprechender Stelle ein Verzweigungspunkt dargestellt, in dem
VPA 9/610/2181 - 12 -
.509847/0654
gefragt wird, ob die empfangene Meldung M gleich der ausgesendeten Adresse A ist. Bei dem dafür erforderlichen Datenverarbeitungsvorgang werden die Binärzeichen der beiden Daten stellenweise miteinander verglichen. Bei Gleichheit der beiden Daten wird die periphere Einrichtung A erneut adressiert und ein Prüfbefehl PB:A ausgesendet. Der Auftrag dieses Prüfbefehls lautet: »MELDE INVERTIERTE ADRESSE ZURÜCK". In bereits beschriebener Weise gelangt eine Meldung über die Meldeleitung LM an die Empfangs-Einheit EZ der Steuerzentrale Z. Anschließend wird geprüft, ob die empfangene Meldung M gleich ist mit dem invertierten Wert A der Adresse A. Wenn dies der Fall ist, wird die Entscheidung
Gutzustand G
getroffen. Danach wird der Prüfablauf gestoppt.
2.1 Nach Start des Prüfablaufs wird, wie bereits beschrieben, die Adresse A und der Prüfbefehl PB:A ausgesendet. Nach Empfang der Meldung M wird diese mit der gesendeten Adresse verglichen. In dem angenommenen Beispiel sollen diese beiden Daten nicht gleich sein, so daß der Prüfablauf über den Konnektor K fortgesetzt wird. Es folgt nun ein neuer Verzweigungspunkt, in dem geprüft wird, ob die stellenweise ODER-Verknüpfung des invertierten Werts A mit der ersten fehlerhaften Meldung Q ein Verknüpfungsergebnis mit uneinheitlichen Zeichen in den Binärstellen ZO, Z1...Z4 ergibt. In Fig. 4 ist für die Adresse A das Beispiel "eines Bitmusters mit der Form 00111 angegeben. Wie bereits erwähnt, kommt bei gleichzeitigem Auftreten mehrerer Meldungen an den Adern der Meldeleitung des Busleitungssystems eine stellenweise ODER-Verknüpfung der Binärzeichen dieser Meldungen zustande.
Nachdem nun die empfangene Meldung M nicht mit der ausgesendeten Adresse A übereinstimmt, muß auf das Vorhandensein einer Daten-
VPA 9/610/2181 - 13 -
509847/0654
quelle, die ebenfalls eine Meldung abgegeben hat, oder eines anders gearteten Fehlers geschlossen werden. Die Ziffer 1 in dem gerade beschriebenen und den folgenden Verzweigungspunkten ist als einfaches -Symbol für die Einheitlichkeit der Binärstellen von Verknüpfungsergebnissen gewählt worden.
Für den Fall, daß die Binärstellen des ersten Verknüpfungsergebnisses uneinheitlich, also ungleich 1 sind, wird in den Prüfablauf eine weitere Verzweigungsstelle eingefügt. Hier wird geprüft, ob eine stellenweise OBER-Verknüpfung der Adresse A mit dem invertierten Wert Q der fehlerhaften Meldung Q ein Ergebnis mit einheitlichen Zeichen in den Binärstellen ZO, Z1...Z4 ergibt. Wenn dies der Fall ist, kann die Vorentscheidung: DA/F getroffen werden, was bedeutet, daß entweder eine Doppeladressierung oder ein nicht zu bestimmender Fehler vorliegt. Anschließend wird versucht, den die fehlerhafte Meldung verursachenden Bestandteil X durch den angegebenen Verarbeitungsvorgang zu bestimmen. Das ist in diesem Fall nicht möglich, weil eine zweite fehlerhafte Heidung R, die für diesen Verarbeitungsvorgang erforderlich ist, nicht empfangen wurde. Die in dem folgenden Verzweigungspunkt vorzunehmenden Vergleiche zwischen dem die fehlerhafte Meldung verursachenden Bestandteil X und allen in der Daten verarbeitenden Anlage benutzten peripheren Adressen B...C müssen demzufolge negativ verlaufen. Daraufhin kann die Entscheidung
nicht bestimmbarer Fehler F
getroffen werden. Anschließend wird der Prüfablauf gestoppt.
2..Z. In diesem Beispiel soll angenommen werden, daß der Datenvergleich zwischen erster empfangener Meldung und gesendeter Adresse positiv verläuft. Es folgt das nochmalige Aussenden der Adresse der peripheren Einrichtung A und des Prüfbefehis PB:Ä. Die empfangene Meldung M wird in dem anschließenden Verzweigungs-
VPA 9/610/2181 - 14 -
509847/0654
punkt mit dem invertierten Wert A der Adresse A verglichen. Die beiden Daten sollen in diesem Beispiel ungleich sein, so daß der Prüfablauf über den Konnektor K fortgesetzt wird. Die Prüfung auf Uneinheitlichkeit der Stellen des Verknüpfungsergebnisses soll im nächsten Verzweigungspunkt negativ verlaufen, d.h. die Zeichen in den Binärstellen ZO, Z1...Z4 sollen gleich sein. Damit schließt sich ein. weiterer Verzweigungspunkt an, in dem das Ergebnis der stellenweise ODER-Verknüpfung der Adresse A mit der zweiten fehlerhaften Meldung R auf ihre Uneinheitlichkeit in den Binärstellen geprüft wird. Falls diese Uneinheitlichkeit nicht gegeben ist, also Einheitlichkeit der Zeichen der 5 Binärstellen vorliegt, kann wiederum die Entscheidung
nicht bestimmbarer Fehler F getroffen werden. Danach wird der Prüfablauf gestoppt.
2.3 Bei diesem Beispiel laufen zunächst alle Vorgänge ab, wie es unter 2.2 beschrieben ist. Unterschiedlich ist jedoch, daß nun die Prüfung auf Ungleichheit der Zeichen in den Binärstellen ZO, Z1...Z4 des Ergebnisses der stellenweise ODER-Verknüpfung der Adresse A mit der zweiten fehlerhaften Meldung R positiv verläuft. In den Prüfablauf wird nun ein weiterer Verzweigungspunkt eingefügt, in dem nach der* Einheitlichkeit der Binärzeichen des Ergebnissed aus der stellenweisen ODER-Verknüpfung der Adresse A mit dem invertierten Wert Q der ersten fehlerhaften Meldung Q gefragt wird. Wenn die Antwort negativ ausfällt, wird in dem folgenden Verzweigungspunkt nach der Einheitlichkeit der Zeichen in den Binärstellen des Ergebnisses der stellenweisen ODER-Verknüpfung des invertierten Werts A der Adresse A mit der zweiten fehlerhaften Meldung R gefragt. Fällt die Antwort ebenfalls negativ aus, so muß die Entscheidung
nicht bestimmbarer Fehler F
VPA 9/610/2181 - 15
509847/0654
getroffen werden. Danach wird der Prüfablauf gestoppt. Zu 5.:
In diesem Beispiel sei der Fall einer Doppeladressierung angenommen. In Fig. 4 sind wie bereits erläutert, verschiedene aus den Binärstellen ZO, Z1...Z4 zusammengesetzte Daten gezeigt. Für die Adresse A der gezielt adressierten peripheren Einrichtung A ist ein Bit-Muster mit der Form 00111 eingetragen. Die Adresse der fälschlich mit ansprechenden peripheren Einrichtung B soll das Bit-Muster 01111 haben. Die Gründe für das Zustandekommen einer stellenweise ODER-Verknüpfung mehrerer Daten, die gleichzeitig an eine Leitung eines Busleitungssystems angelegt werden, wurden eingangs erläutert. Dabei wurde ausgeführt, daß ein das Binärzeichen 0 vertretendes Spannungspotentis ein das Binärzeichen 1 vertretendes absenkt. Nach den Regeln der Bool1sehen Algebra .ist eine solche stellenweise Verknüpfung als Ünd-Verknüpfung darzustellen.
In Fig. 4 ist nun gezeigt, wie sich bei gleichzeitigem Anlegen einer Meldung, die den Informationsinhalt der Adresse A hat und einer Meldung, die den Informationsinhalt der Adresse B hat, das Bit-Muster für die fehlerhafte Meldung Q, nämlich in diesem Beispiel 00111 ergibt. Die gleiche Überlegung gilt auch für eine gegebenenfalls zweite fehlerhafte Meldung R, die bei dem angenommenen Beispiel das Bit-Muster 10000 hat. Für die Daten A, B, Q und R sind in Fig. 4 auch deren invertierten Werte, nänlich A", B, Q und R eingetragen. Nach diesen Ausführungen sind alle in dem folgenden Prüfablauf beschriebenen Prüfschritte verständlich.
Nach Start des Prüfablaufs wird der Prüfbefehl PB:A an die · Peripherie ausgesendet. Die empfangene Meldung M wird in dem ersten Verzweigungspunkt des Prüfablaufs mit der ausgesendeten Adresse A verglichen. Nach den Voraussetzungen für dieses Bei-
VPA 9/610/2181 " - 16 -
509847/0854
spiel soll eine weitere, zunächst unbekannte periphere Einrichtung durch einen Defekt im Bereich ihrer Adressendecodierung ebenfalls mit der Adresse A aktiviert worden sein, so daß sie ebenfalls eine Meldung mit dem Informationsinhalt ihrer Adresse an das Busleitungssystem abgibt. Dabei ergibt sich für diese ersten fehlerhafte Meldung, die im folgenden mit Q bezeichnet wird, aus den Bit-Mustern 00111 für die Adresse A und 01111 für die Adresse B das Bitmuster 00111. Ein Vergleich der empfangenen Meldung M mit der gesendeten Adresse A verläuft demnach positiv.
Nun wird mit der Adresse A ein zweiter Prüfbefehl PB:A ausgesendet, auf den voraussetzungsgemäß ebenfalls von beiden peripheren Einrichtungen, nämlich A und B Meldungen zurückgegeben werden. Der Auftrag dieses zweiten Prüfbefehls lautet: "MELDE INVERTIERTE ADRESSE ZURÜCK". Aus Fig. 4 ist ebenfalls zu entnehmen, wie aus dem Bit-Muster 11000 der invertierten Adresse Ä und dem Bit-Muster 10000 der invertierten Adresse B das Bit-Muster 10000 für die zweite fehlerhafte Meldung R zustande kommt.
Der im Prüfablauf folgende Vergleich zwischen der eingegangenen Meldung M und der invertierten Adresse A muß negativ verlaufen, weil sich die beiden Bit-Muster in der Binärstelle Z1 unterscheiden. Über den Konnektor K setzt sich der Prüfablauf zu einen weiteren Verzweigungspunkt fort. Hier wird nach der Uneinheitlichkeit der Binärstellen des Ergebnisses der stellenweisen ODER-Verknüpfung von invertierter Adresse A mit der ersten fehlerhaften Meldung Q gefragt. Aus Fig. 4 ist zu entnehmen, daß das Bit-Muster dieser ODER-Verknüpfung die Form 11111 hat. Damit ist also eine Uneinheitlichkeit der Binärstellen nicht gegeben.
In dem folgenden Verzweigungspunkt wird gefragt, ob eine Uneinheitlichkeit der Binärstellen des Ergebnisses der stellenweisen ODER-Verknüpfung der Adresse A mit der zweiten fehlerhaften Meldung R gegeben ist. Aus Fig. 4 geht hervor, daß das Bit-Muster
VPA 9/610/2181 - 17 -
509847/0654
dieser Verknüpfung die Form 10111 hat. Es liegt also Uneinheitlichkeit vor, so daß im weiteren Verlauf nach der Einheitlichkeit der Binärstellen des Ergebnisses einer ODER-Verknüpfung der Adresse A mit dem invertierten Wert Q der ersten fehlerhaften Meldung vorliegt. Die entsprechende Darstellung in Fig. 4 bestätigt dies. Daraufhin kann die Vorentscheidung DA/F getroffen v/erden. Das bedeutet, daß auf das Vorhandensein einer Doppeladressierung DA oder eines nicht bestimmbaren Fehlers F geschlossen wird.
Um nun bestimmen zu können, ob die fehlerhaften Meldungen tatsächlich durch eine Doppeladressierung DA zustande gekommen ist. muß zunächst durch weitere Datenverarbeitungen der fehlerhafte Bestandteil X der Meldungen bestimmt werden. Die dafür erforderlichen Operationen sind aus Fig. 4 ebenfalls zu erkennen. In dem letzten. Verzweigungspunkt wird nun der so gewonnene Bestandteil X der fehlerhaften.Meldungen nacheinander mit allen übrigen vorhandenen Adressen in der Peripherie der Daten verarbeitenden Anlage B...C verglichen. Bei Übereinstimmung des Bestandteils X mit einer dieser Adressen, in diesem Beispiel die Adresse B, kann die Entscheidung- DA, nämlich Doppeladressierung getroffen werden. Außerdem ist, wie aus Fig. 4 zu entnehmen ist, die Adresse B der fehlerhaft mitaktivierten peripheren Einrichtung 3 bestimmt. Danach wird der Prüfablauf gestoppt.
8 Patentansprüche
4 Figuren
VPA 9/610/21S1 509 847/065 4 - 18 -

Claims (8)

Patentansprüche
1./Verfahren zur Prüfung von Daten verarbeitenden Anlagen, insbesondere Fernsprechvermittlungsanlagen mit über ein Busleitungssystem an eine Steuerzentrale angeschlossenen peripheren Einrichtungen, bei dem über die Busleitung Prüfbefehle zur Gewinnung vorbestimmter Rückmeldungen gesendet werden und die Rückmeldungen geprüft werden, dadurch gekennzeichnet , daß zur Prüfung der ordnungsgemäßen Adressendecodierung in den peripheren Einrichtungen (A, B...C) ein erster Prüfbefehl (PB:A) und die Adresse (z.B. A) einer peripheren Einrichtung (z.B. A) von der Steuerzentrale (Z) ausgesendet wird, daß diese periphere Einrichtung (A) ihre Adresse (A) an die Steuerzentrale (Z) zurückzumelden hat, daß diese empfangene erste Meldung (M) in der Steuerzentrale (Z) mit der gesendeten Adresse (A) verglichen wird, daß danach ein zweiter Prüfbefehl (PB:A) und die Adresse (A) von der Steuerzentrale (Z) ausgesendet wird, daß die periphere Einrichtung (A) ihre invertierte Adresse (A) an die Steuerzentrale (Z) zurückzumelden hat, daß die empfangene zweite Heidung (M") in der Steuerzentrale (Z) mit der zuletzt gesendeten Adresse (A) verarbeitet wird5 daß bei Ungleichheit der ersten empfangenen Meldung (M) und der gesendeten Adresse (A) und/oder Ungleichheit der zweiten empfangenen Meldung (M) und dem invertierten Wert (A) der Adresse (A) mittels weitergehender Datenverarbeitung ein Fehler bestimmt wird, daß hierbei die Meldungen (M) stellenweise mit der gesendeten Adresse (A) und der gesendeten invertierten Adresse (A) verknüpft v/erden, daß die Gleichheit bzw. Ungleichheit der Stellen jeweils derselben Verknüpfungsergebnisse überprüft wird, daß der fehlerhafte Bestandteil (X) einer Meldung (M) ermittelt wird, worauf dieser Bestandteil (X) zur Ermittlung der Adresse der fehlerhafte Meldungen verursachenden Adressendecodierung mit den Adressen (B...C) aller übrigen peripheren Einrichtungen (B...C) verglichen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß bei der weitergehenden Datenverarbeitung eine erste
VPA 9/610/2181 - 19 -
S03847/0854
stellenweise Verknüpfung des in der Steuerzentrale (Z) erzeugter. invertierten Werts (A) der Adresse (A) mit der ersten Meldung (Q] ausgeführt wird und die Stellen des ersten Verknüpfungsergebniss=£ miteinander verglichen werden, daß bei Gleichheit der Stellen des ersten Verknüpfungsergebnisses eine zweite stellenweise Verknüpfung der Adresse (A) mit der zweiten Meldung (R) ausgeführt wird und die Stellen des zweiten Verknüpfungsergebnisses miteinander verglichen werden, daß bei Gleichheit der Stellen des zweiten Verknüpfungsergebnisses auf das Vorhandensein eines durch, andere Verfahren zu bestimmenden Fehlers (F) zu schließen ist, daß bei Ungleichheit der Stellen des ersten und/oder des zweiten Verknüpfungsergebnisses eine dritte stellenweise Verknüpfung der Adresse (A) mit dem invertierten Wert (Q) der ersten Meldung (G) ausgeführt wird und die Stellen des dritten Verknüpfungsergebnis~ί miteinander verglichen werden, daß bei Ungleichheit der Stellen des dritten Verknüpfungsergebnisses eine vierte stellenweise Verknüpfung des invertierten Werts (A) der Adresse (A) mit der zwei~i Meldung (R) ausgeführt wird und die Stellen des vierten Verknüpfungsergebnisses miteinander verglichen v/erden, daß bei Ungleichheit der Stellen des vierten Verknüpfungsergebnisses ebenfalls auf das Vorhandensein eines durch andere Verfahren zu bestimmenden Fehlers (F) zu schließen ist, daß bei Gleichheit der Stellen des dritten und/oder des vierten Verknüpfungsergebnisses eine weitergehende Datenverarbeitung durchzuführen ist, daß bei dieser weitergehenden Datem^erarbeitung durch eine stellenweise Verknüpfung der Adresse (A), der ersten Meldung (Q) -und der zweiten Meldung (R) der zumindest eine fehlerhafte Meldung verursachende Bestandteil (X) einer solchen fehlerhaften Meldung ermittelt wird, daß ein Vergleich dieses Bestandteils (X) mit alier-Adressen (B...C) der übrigen an das Busleitungssystem (L) angeschlossenen peripheren Einrichtungen (B...C) durchgeführt v/ird, daß bei fehlender Gleichheit des die fehlerhaften Meldungen verursachenden Bestandteils (X) mit einer der Adressen (B*..C) wiederum auf das Vorhandensein eines' durch andere Verfahren zu bestimmenden Fehlers (F) geschlossen v/ird und daß bei Gleichheit
VPA 9/610/2181 . - 20 -
509847/0654
mit einer der Adressen (B...C) die die fehlerhaften Meldungen (Q, R) verursachende periphere Einrichtung (B...C) ermittelt ist.
oder 2
3. Verfahren nach Anspruch Λζ~ dadurch gekennzeichnet , daß die zur Prüfung der ordnungsgemäßen Adressendecodierung in den peripheren Einrichtungen (A, B...C) erforderlichen Prüfbefehle (PB:A, PB:A) und die Adressen dieser peripheren Einrichtungen (A, B...C) in zyklischer Reihenfolge von der Steuerzentrale (Z) ausgesendet v/erden und daß alle erforderlichen Datenverarbeitungen individuell für jede der peripheren Einrichtungen (A, B...C) durchgeführt werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die zur Prüfung erforderlichen Prüfschritte und Datenverarbeitungen innerhalb eines Prüfablaufs automatisch abgewickelt werden.
5. Verfahren nach einem der vorhergehenden Ansj>rüche, dadurch gekennzeichnet , daß zur Prüfung erforderliche Daten, nämlich Prüfbefehle (PB:A, PB:A) und Meldungen (K) mittels getrennter Datenkanäle innerhalb eines Busleitungssystems (L) übertragen werden und daß Prüfbefehle (PBcA, PB:A") und Meldungen (Μ) parallel mit binären Zeichenelementen angelegt werden.
6. Schaltungsanordnung zur Durchführung des Verfahrens nach einen der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß das die Steuerzentrale (Z) mit den peripheren Einrichtungen (A, B...C) verbindende Busleitungssysten (L) in mehrere Leitungen, nämlich eine Adressenleitung (LA) mit mehreren Adern (AO, A1...An), eine Befehlsleitung (LB) mit mehrere: Adern (BO, B1...Bn) und eine Meldeleitung (LM) mit mehreren Adern (MO, M1...Mn) unterteilt ist.
7. Schaltungsanordnung zur Durchführung des Verfahrens nach einem
VPA 9/610/2181 - 21 -
509847/0654
-_ 21 -
der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Steuerzentrale (Z) einen Prüfschrittgenerator (PS) hat, der nach Start eines Prüfablaufs von der Verarbeitungseinheit (VZ) der Steuerzentrale (Z) Steuerbefehle erhält, daß der Prüfschrittgenerator· (PS) diesen Steuerbefehlen ent Sprecher.: bestimmte Adressen (A, B...C) und Prüfbefehle (PB:A, P3:A) an die Sendeeinheit (SZ) der Steuerzentrale (Z) abgibt, daß die Sendeeir.-heit (SZ) Binärzeichen für Adressen (A, B...C) parallel an die : Adern (AO, A1...An) der Adressenleitung (LA) und Binärzeichen für Prüfbefehle (PB:A, PB:A) parallel an die Adern (BO, B1...Bn) der Befehlsleitung (LB) legt, daß die Adern (MO, M1...Mn) der Meldeleitung (LM) an eine Empfangseinheit (EZ) der Steuerzentrale (Z) angeschlossen sind, daß die Empfangseinheit (EZ) die empfangenen Meldungen (M) an die Verarbeitungseinheit (VZ) weitergibt und daider Prüfschrittgenerator (PS) nach Ende eines Prüfablaufs das Prüfergebnis an den Ergebnissender (ES) der Steuerzentrale (Z) abgibt.
8. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die peripheren Einrichtungen (A, B...C) einer Daterverarbeitenden Anlage an die Adressenleitung (LA) des Busleitung~- systems (L) mit einem Adressendecoder (AD) und an die Befehlsleitung (LB) des Busleitungssystems (L) mit einem Befehlsdecoder (BD) angeschlossen sind, daß die Ausgänge von Adressendecoder (aT) und Befehlsdecoder (BD) mit einer Empfangseinrichtung (SP) verbunden sind, daß die Ausgänge der Empfangseinrichtung (ΞΡ) mit de-n Eingängen- einer Verarbeitungseinheit (VP) verbunden sind, daß die Ausgänge der Verarbeitungseinheit (VP) mit den Eingängen einer Sendeeinheit (SP) verbunden sind und daß die Ausgänge dieser Ser.iseinheit (SP) an die Adern (MO, M1...Mn) der Meldeleitung (LM) des Busleitungssystems (L) angeschlossen sind.
VPA 9/610/2181 S09847/0654
Leerseite
DE2423260A 1974-05-14 1974-05-14 Verfahren und schaltungsanordnung zur pruefung von daten verarbeitenden anlagen, insbesondere fernsprechvermittlungsanlagen mit ueber ein busleitungssystem an eine steuerzentrale angeschlossenen peripheren einrichtungen Pending DE2423260A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE2423260A DE2423260A1 (de) 1974-05-14 1974-05-14 Verfahren und schaltungsanordnung zur pruefung von daten verarbeitenden anlagen, insbesondere fernsprechvermittlungsanlagen mit ueber ein busleitungssystem an eine steuerzentrale angeschlossenen peripheren einrichtungen
AT215775A AT337263B (de) 1974-05-14 1975-03-20 Datenverarbeitende anlage, insbesondere fernsprechvermittlungsanlage, bei welcher anlage an eine steuerzentrale eine mehrzahl adresscodiert ansteuerbarer peripherer einrichtungen uber gemeinsame busleitungen angeschlossen sind
CH482275A CH589893A5 (de) 1974-05-14 1975-04-16
GB19076/75A GB1509805A (en) 1974-05-14 1975-05-07 Data processing systems
IT23191/75A IT1038003B (it) 1974-05-14 1975-05-12 Dispositivo per provare impianti elaboratori di dati specie impianti di commutazione telefonica aventi apparecchi periferici che tramite un sistema di linee bus so no allacciati ad una centrale di comando
FR7514672A FR2271613B1 (de) 1974-05-14 1975-05-12
JP50056676A JPS50156839A (de) 1974-05-14 1975-05-13
US05/577,447 US4017829A (en) 1974-05-14 1975-05-14 Method and circuit arrangement for testing data processors
SE7505540A SE7505540L (sv) 1974-05-14 1975-05-14 Sett och anordning for att prova databearbetande anleggningar, serskilt telefonvexlar med over samlingsledningar till en styrcentral anslutna perifera anordningar

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2423260A DE2423260A1 (de) 1974-05-14 1974-05-14 Verfahren und schaltungsanordnung zur pruefung von daten verarbeitenden anlagen, insbesondere fernsprechvermittlungsanlagen mit ueber ein busleitungssystem an eine steuerzentrale angeschlossenen peripheren einrichtungen

Publications (1)

Publication Number Publication Date
DE2423260A1 true DE2423260A1 (de) 1975-11-20

Family

ID=5915463

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2423260A Pending DE2423260A1 (de) 1974-05-14 1974-05-14 Verfahren und schaltungsanordnung zur pruefung von daten verarbeitenden anlagen, insbesondere fernsprechvermittlungsanlagen mit ueber ein busleitungssystem an eine steuerzentrale angeschlossenen peripheren einrichtungen

Country Status (9)

Country Link
US (1) US4017829A (de)
JP (1) JPS50156839A (de)
AT (1) AT337263B (de)
CH (1) CH589893A5 (de)
DE (1) DE2423260A1 (de)
FR (1) FR2271613B1 (de)
GB (1) GB1509805A (de)
IT (1) IT1038003B (de)
SE (1) SE7505540L (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0013739A1 (de) * 1979-01-02 1980-08-06 International Business Machines Corporation Übertragungssteuervorrichtung in einem Datenverarbeitungssystem
EP0075310A1 (de) * 1981-09-23 1983-03-30 Siemens Aktiengesellschaft Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Einrichtungen zur Sicherung der Übertragung codierter Signale
EP0624843A2 (de) * 1993-05-11 1994-11-17 Siemens Aktiengesellschaft Adressierfehlererkennungsverfahren für ein elektrisches Gerät
US7042984B2 (en) 2000-06-14 2006-05-09 Siemens Aktiengesellschaft Method for inspecting transmission channels in a communications system having peripheral modules

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5075707A (de) * 1973-11-07 1975-06-21
JPS5394742A (en) * 1977-01-31 1978-08-19 Hitachi Ltd Trouble detection equipment
US4159534A (en) * 1977-08-04 1979-06-26 Honeywell Information Systems Inc. Firmware/hardware system for testing interface logic of a data processing system
GB1599869A (en) * 1977-08-30 1981-10-07 Xerox Corp Copy reproduction machine with controller self check system
US4227244A (en) * 1978-11-30 1980-10-07 Sperry Corporation Closed loop address
US4308579A (en) * 1979-02-21 1981-12-29 Pitney Bowes Inc. Multiprocessor parcel postage metering system having serial data bus
US4939643A (en) * 1981-10-01 1990-07-03 Stratus Computer, Inc. Fault tolerant digital data processor with improved bus protocol
FR2520896B1 (fr) * 1982-02-01 1987-06-05 Merlin Gerin Dispositif d'adressage des cartes d'un automate programmable pour la securite des echanges sur le bus
SE430199B (sv) * 1982-02-12 1983-10-24 Ellemtel Utvecklings Ab Sett och anordning for att ge identitet at och utpeka en av ett antal funktionsenheter
JPS6089993A (ja) * 1983-10-21 1985-05-20 日立電線株式会社 プリント基板の異常検出方法
GB2186103A (en) * 1986-01-30 1987-08-05 Secr Defence A fault finding aid for a computer system
AR241362A1 (es) * 1987-03-18 1992-05-29 Siemens Ag Disposicion de circuito para disposiciones de telecomunicacion.
GB2288953B (en) * 1994-03-21 1998-08-05 Peter Wolstenholme Self-testing secure-transaction computer input-output bus
US9934117B2 (en) * 2015-03-24 2018-04-03 Honeywell International Inc. Apparatus and method for fault detection to ensure device independence on a bus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3252138A (en) * 1960-12-20 1966-05-17 Dresser Ind Self-checking digital telemetering system
US3344353A (en) * 1963-12-24 1967-09-26 Philco Ford Corp Error free data transmission system
US3384873A (en) * 1965-01-22 1968-05-21 Collins Radio Co Selective calling system
US3624603A (en) * 1969-09-16 1971-11-30 Gen Electric Digital data communications system with means for improving system security
US3735351A (en) * 1971-06-29 1973-05-22 Hydril Co Remote station address verification using address conditioned encoding
JPS4943541A (de) * 1972-08-30 1974-04-24
US3868633A (en) * 1973-12-17 1975-02-25 Us Navy Block coded communication system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0013739A1 (de) * 1979-01-02 1980-08-06 International Business Machines Corporation Übertragungssteuervorrichtung in einem Datenverarbeitungssystem
EP0075310A1 (de) * 1981-09-23 1983-03-30 Siemens Aktiengesellschaft Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Einrichtungen zur Sicherung der Übertragung codierter Signale
DE3137904A1 (de) * 1981-09-23 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung fuer fernmeldevermittlungsanlagen, insbesondere fernsprechvermittlungsanlagen, mit einrichtungen zur sicherung der uebertragung codierter signale
EP0624843A2 (de) * 1993-05-11 1994-11-17 Siemens Aktiengesellschaft Adressierfehlererkennungsverfahren für ein elektrisches Gerät
EP0624843A3 (de) * 1993-05-11 1995-11-29 Siemens Ag Adressierfehlererkennungsverfahren für ein elektrisches Gerät.
US5590278A (en) * 1993-05-11 1996-12-31 Siemens Aktiengesellschaft Method for detecting addressing errors in an electrical unit
US7042984B2 (en) 2000-06-14 2006-05-09 Siemens Aktiengesellschaft Method for inspecting transmission channels in a communications system having peripheral modules

Also Published As

Publication number Publication date
JPS50156839A (de) 1975-12-18
CH589893A5 (de) 1977-07-29
US4017829A (en) 1977-04-12
SE7505540L (sv) 1976-01-09
GB1509805A (en) 1978-05-04
ATA215775A (de) 1976-10-15
IT1038003B (it) 1979-11-20
FR2271613B1 (de) 1977-11-18
FR2271613A1 (de) 1975-12-12
AT337263B (de) 1977-06-27

Similar Documents

Publication Publication Date Title
DE2423260A1 (de) Verfahren und schaltungsanordnung zur pruefung von daten verarbeitenden anlagen, insbesondere fernsprechvermittlungsanlagen mit ueber ein busleitungssystem an eine steuerzentrale angeschlossenen peripheren einrichtungen
DE3222692A1 (de) Elektrisches stromversorgungssystem
DE2048670A1 (de) Speicherwartungsanordnung fur Daten verarbeitungsanlagen
DE2400064A1 (de) Speicherpruefanordnung und diese verwendendes endgeraetsystem in einem datenverarbeitungssystem
DE3411015C2 (de)
EP0059789B1 (de) Einrichtung zur Funktionsprüfung eines Mehrrechnersystems
DE1937259C3 (de) Selbstprüf ende Fehlererkennungsschaltung
DE2222350B2 (de) Fehlerdiagnoseeinrichtung fuer eine zeichenerkennungsmaschine und verfahren zu deren betrieb
DE2527888C3 (de) Schaltungsanordnung zur Bestimmung von Fehlern in Daten verarbeitenden Anlagen, insbesondere Fernsprechvermittlungsanlagen
EP0840229B1 (de) Vorrichtung und Verfahren zur Selektion von Adressenwörtern
DE3404782A1 (de) Verfahren und schaltungsanordnung zum pruefen eines programms in datenverarbeitungsanlagen
EP0353660A2 (de) Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen
DE10214356A1 (de) Messsteuerungsvorrichtung
DE1020688B (de) Schaltungsanordnung fuer Codiereinrichtungen zur UEberpruefung auf das gleichzeitigeVorhandensein von ªÃ Bedingungen
WO2022161683A1 (de) Fehleranfälligkeit einer build-pipeline
DE2705190B2 (de) Schaltungsanordnung zur Überwachung von Signalleitungen in Fernmelde-, insbesondere Fernsprechanlagen
DE102015214133A1 (de) Integrierter Schaltkreis zum Betreiben an einem Bus und Verfahren zum Betreiben des integrierten Schaltkreises
EP0645920B1 (de) Verfahren zur einkanaligen Übertragung von Datentelegrammen und Einrichtung zur Durchführung des Verfahrens
DE2646081C2 (de) Verfahren mit einem binären Logik- oder Verdrahtungs-Testgerät, zur seriellen Zustandsabfrage der jeweils noch nicht aktiviert gewesenen Anschlüsse eines Prüflings
DE10252109A1 (de) Verfahren zur Parametrierung
DE2019795B2 (de) Schaltungsanordnung zur ueberpruefung von ein-ausgabeeinrichtungen
DE2130917C3 (de) Schaltungsanordnung von Impulszählern zum Prüfen eines Eingabe-Musgabe-Steuerwerks in einem Rechner-Steuersystem
DE2654146C2 (de) Einrichtung für ein Prüfgerät
DE3928787C2 (de)
DE1926502C (de) Codeumsetzer mit Selbstuberwachung

Legal Events

Date Code Title Description
OHW Rejection