DE19522335A1 - Verfahren zum Einstellen von Eingabe/Ausgabe-Basisadressen und Vorrichtung für jumperfreie Konfiguration - Google Patents
Verfahren zum Einstellen von Eingabe/Ausgabe-Basisadressen und Vorrichtung für jumperfreie KonfigurationInfo
- Publication number
- DE19522335A1 DE19522335A1 DE19522335A DE19522335A DE19522335A1 DE 19522335 A1 DE19522335 A1 DE 19522335A1 DE 19522335 A DE19522335 A DE 19522335A DE 19522335 A DE19522335 A DE 19522335A DE 19522335 A1 DE19522335 A1 DE 19522335A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- input
- output
- addresses
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
- G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft jumperfreie Konfigurationen und spe
zieller betrifft sie ein Verfahren zum Einstellen von Ein
gabe/Ausgabe-Basisadressen sowie eine Vorrichtung mit jum
perfreier Konfiguration, die zum Einstellen von Eingabe/Aus
gabe-Basisadressen geeignet ist.
Bei einer herkömmlichen Vorgehensweise, wie sie in Fig. 1
veranschaulicht ist, wird die Konfiguration eines Systemele
ments oder einer Karte unter Verwendung eines Jumpers 13 an
der Außenseite eines Controllers an der Karte eingestellt.
In diesem Fall ist innerhalb eines Chips 11 ein Funktions
teil wie ein Konfigurationsregister 12 vorhanden, und Jum
perleitungen werden entsprechend einer gewünschten Funktion
kontaktiert, um die Konfiguration einzustellen. Wenn so viele
5 Karten wie erforderlich eingesetzt werden, wird an jeder Karte außen am Controller ein Jumper gesetzt. Dies bedeutet, daß ein Benutzer Daten extern in das Konfigurationsregister 12 eingeben muß, um die Karten jeweils auswählen zu können. Bei einer solchen Vorgehensweise muß der Benutzer jedoch die gesamte Information des Konfigurationsregisters 12 und der Karten kennen und die Information mühsam eingeben. Da die Anzahl von Jumpern und die Anzahl von Registern in den Chips 11 abhängig von einer Erhöhung der Anzahl von Karten zuneh men, besteht der Nachteil, daß das Gesamtsystem kompliziert ist und der Benutzer dadurch belastet ist, daß er Informa tionen zu Daten und Karten kennen muß.
5 Karten wie erforderlich eingesetzt werden, wird an jeder Karte außen am Controller ein Jumper gesetzt. Dies bedeutet, daß ein Benutzer Daten extern in das Konfigurationsregister 12 eingeben muß, um die Karten jeweils auswählen zu können. Bei einer solchen Vorgehensweise muß der Benutzer jedoch die gesamte Information des Konfigurationsregisters 12 und der Karten kennen und die Information mühsam eingeben. Da die Anzahl von Jumpern und die Anzahl von Registern in den Chips 11 abhängig von einer Erhöhung der Anzahl von Karten zuneh men, besteht der Nachteil, daß das Gesamtsystem kompliziert ist und der Benutzer dadurch belastet ist, daß er Informa tionen zu Daten und Karten kennen muß.
Fig. 2 zeigt ein Verfahren unter Verwendung eines seriellen
EEPROM 15, bei dem es sich um ein nichtflüchtiges Speicher
bauteil handelt, das hinsichtlich eines Controllers
Schreib-/Lesevorgänge ohne Verwendung eines Jumpers ausfüh
ren kann, so daß Konfigurationsdaten, bei denen es sich um
die für den Controller erforderliche Information handelt,
vorab in ein Konfigurationsregister 12 eingeschrieben wer
den, um die Konfiguration einzustellen. Diese Daten können
auch abhängig vom Benutzerwunsch verändert werden. In diesem
Fall sind ein Konfigurationsregister 12 und eine EEPROM-
Schnittstellenlogik 14, die die Schnittstelle zwischen dem
Konfigurationsregister 12 und dem seriellen EEPROM bildet,
erforderlich. Außerdem ist Software zum Auswählen der Karte
erforderlich. Die Vorgehensweise gemäß Fig. 2 wird vielfach
für Controller verwendet, die viele Konfigurationseinstel
lungen benötigen. Insbesondere bei Kommunikationskarten, wo
Kennungsdaten für jede Karte erforderlich sind, wird ein
EPROM oder EEPROM zum Anpassen jeder Karte verwendet. Im
Fall einer LAN(örtliches Netzwerk)-Karte müssen notwendiger
weise Kennungsdaten mit 6 Bytes verwendet werden, und zum
Betreiben der Karte müssen eine Eingabe/Ausgabe-Basisadres
se, eine Interruptnummer, eine Speicherbasisadresse usw.
durch eine Vorgehensweise mit oder ohne Jumper festgelegt
werden.
Nachfolgend wird die erforderliche Konfiguration für den
seriellen EEPROM 15 erläutert, wobei insbesondere angegeben
ist, welche Adresse als Basisadresse für die Eingabe/Ausgabe
(IO-Adresse) zu verwenden ist, um die Daten im Konfigura
tionsregisterteil 12 innerhalb des Controllers empfangen zu
können.
Die IO-Basisadresse wird dazu verwendet, Daten aus dem Kon
figurationsregisterteil 12 im Controller auszulesen oder
solche in ihn einzuschreiben, und es wird für jede Karte
eine andere Eingabe/Ausgabe-Basisadresse verwendet, um die
Karten eindeutig unterscheiden zu können. Wenn die Konfigu
ration mittels eines Jumpers eingestellt wird, ändert der
Benutzer die Jumpereinstellung dadurch, daß er von Hand eine
Eingabe/Ausgabe-Basisadresse einstellt, die von keiner ande
ren Karte verwendet wird. Wenn jedoch die Konfiguration un
ter Verwendung eines seriellen EEPROM 15 eingestellt wird,
ist es möglich, direkt auf Daten im seriellen EEPROM 15 in
der Karte zuzugreifen, nachdem die Eingabe/Ausgabe-Basis
adresse bestimmt wurde. Um diese Schwierigkeit zu überwin
den, setzt eine bekannte Vorrichtung die Eingabe/Ausgabe-
Basisadresse so, wie es durch das Flußdiagramm in Fig. 3 zu
einer Softwareroutine veranschaulicht ist.
Gemäß Fig. 3 wird vor dem Durchlaufen des dort dargestellten
Flußdiagramms die Eingabe/Ausgabe-Basisadresse, die nach dem
Einschalten der Spannung als Vorgabeadresse eingestellt
wird, in einem Software-Einstellzustand gehalten, nachdem
Daten vom seriellen EEPROM 15 in Hardware geladen sind, um
es zu ermöglichen, den Schritt im Flußdiagramm auszuführen,
in dem ermittelt wird, ob das Bit [2 : 0] des Konfigurations
registers 12 in Fig. 3 den Wert 100 hat oder nicht. Im Fall
z. B. einer durch Software eingestellten Eingabe/Ausgabe-
Basisadresse 100 führt ein Druckerdatenport 278h kontinuier
lich viermal einen Schreibvorgang aus und beim vierten Mal
wird der Wert des Bits [2 : 0] als 100 eingetragen. Jedoch be
steht geringe Wahrscheinlichkeit, daß viermaliges kontinuierli
ches Einschreiben auftritt. Wenn der Port 278h kontinuier
lich viermal einem Schreibvorgang unterzogen wird, wird der
Wert des Bits [2 : 0] in die Hardware eingetragen. Wenn der
Wert nicht 100 ist, wird die der im relevanten Fall gültigen
Adresse entsprechende Karte durch in den EEPROM eingetragene
Software aktiviert. Beim herkömmlichen Verfahren sollte ein
Benutzer vorab die Jumperstellung und die Eingabe/Ausgabe-
Basisadresse kennen, um Einstellmaßnahmen gemäß den Fig. 1
bzw. 3 vorzunehmen, und in Fig. 3 muß eine zusätzliche Soft
wareroutine bereitstehen, was ungeschickt ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und
eine Vorrichtung für jumperfreie Konfiguration zu schaffen,
mit denen Eingabe/Ausgabe-Basisadressen eingestellt werden
können. Diese Aufgabe ist hinsichtlich des Verfahrens durch
die Lehre von Anspruch 1 und hinsichtlich der Vorrichtung
durch die Lehre von Anspruch 2 gelöst.
Die vorstehend genannte Aufgabe hinsichtlich der Erfindung
wie auch Vorteile derselben werden aus der folgenden Be
schreibung eines bevorzugten Ausführungsbeispiels derselben
unter Bezugnahme auf die beigefügten Zeichnungen deutlicher.
Fig. 1 ist eine Ansicht, die eine Konfigurationseinstell-
Vorgehensweise unter Verwendung eines Jumpers veranschau
licht;
Fig. 2 ist eine Ansicht, die eine Konfigurationseinstell-
Vorgehensweise ohne Jumper unter Verwendung eines seriellen
EEPROM-Speicherbauteils veranschaulicht;
Fig. 3 ist ein Flußdiagramm zum Erläutern der Funktion einer
bekannten Vorrichtung;
Fig. 4 ist eine Ansicht, die den Aufbau einer erfindungsge
mäßen Vorrichtung veranschaulicht, und
Fig. 5A und 5B sind Zeitablaufdiagramme zur Erfindung.
Gemäß Fig. 4 besteht eine erfindungsgemäße Vorrichtung aus
einem Blindregister 16 zum Zwischenspeichern der seriellen
Daten eines EEPROM in Registern, einer Steuerungs-/Adressen
generator-Anordnung 17 zum Empfangen eines Signals wie eines
Signals MASTERN, eines Eingabe/Ausgabe-Lesenegierungssignals
(IORN), einer Systemadresse und eines Freigabesignals EN-CAN
sowie zum Ausgeben eines Lesesignals, einen Komparator 18,
dessen Ausgangssignal abhängig vom Ausgangssignal des Blind
registers 16 und eines Puffers mit drei Zuständen bestimmt
wird, und einem Konfigurationsregister 19. Fig. 5 ist ein
zeitbezogenes Funktionsdiagramm.
Wenn das System eingeschaltet wird, wird ein dadurch ausge
löster Rücksetzvorgang aktiv. Nach dem Rücksetzvorgang beim
Einschalten lädt das Blindregister 16 Daten aus dem externen
seriellen EEPROM, wenn ein Schreibzeitpunktsignal auf Hoch
geht, wobei das Laden mit jedem Schreibsignal erfolgt. Dabei
sind Datenwerte A, B, C und D in Fig. 4, die der Adresse
einer Karte entsprechen und vorab eingestellt sind, in den
seriellen EEPROM eingeschrieben. Nachdem Daten aus dem se
riellen EEPROM geladen wurden, wird jeder Datenwert A, B, C
und D erneut in die Register A, B, C und D des Blindregi
sters 16 eingeschrieben. Jeder Datenwert wird in den Ur
sprungsdatenport des Komparators 18 eingegeben, und abhängig
vom Ein-/Auszustand des Puffers mit drei Zuständen wird das
Eingangssignal mit Systemdaten [7 : 0] zusammengesetzt, wenn
der Puffer auf Ein steht. Wenn die zwei Signale übereinstim
men, wird die Systemadresse in den Lesedatenport eingegeben,
aber wenn sie nicht genau übereinstimmen, wird eine Null
adresse in den Port eingegeben. Der Komparator 18 gibt die
Registerdaten des Blindregisters 16 abhängig von dem von der
Steuerungs-/Adressengenerator-Anordnung 17 erzeugten Lesesi
gnal aus, wenn der Puffer mit drei Zuständen auf Ein steht.
Auch setzt der Komparator die Ausgangsdaten mit Systemdaten
[7 : 0] zusammen, die aus einer anderen Karte ausgelesen wer
den können, und er gibt sie in den Lesedatenport ein. Dann
vergleicht der Komparator den eingegebenen Datenwert mit
jedem Ursprungsdatenwert aus dem Blindregister 16. Wenn die
verglichenen vier Datenwerte alle mit dem jeweiligen gelese
nen Datenwert übereinstimmen, geht ein Übereinstimmungssi
gnal auf Hoch, um ein Schreibfreigabesignal für das Konfigu
rationsregister 19 zu aktivieren. Bei diesem Vorgang gibt
der Komparator auch den Ergebnisdatenwert [2 : 0] der Steue
rungs-/Adressgenerator-Anordnung 17 an das Konfigurationsre
gister aus.
Die Steuerungs-/Adressengenerator-Anordnung 17 gibt die
gelesenen Signale A, B, C und D und den Ergebnisdatenwert an
den Puffer mit drei Zuständen und das Konfigurationsregister
19 aus, und sie empfängt auch die Systemadresse [9 : 0], das
Signal IOPN und das Signal MASTERN. Die Steuerungs-/Adres
sengenerator-Anordnung aktiviert das Signal MASTERN, nachdem
Daten aus dem seriellen EEPROM geladen sind, um einen Ein
gabe/Ausgabe-Lesevorgang aus dem System bzw. in dieses aus
zuführen. Der zeitliche Ablauf gemäß Fig. 5B wird wieder
holt, bis das Übereinstimmungssignal auf Hoch geht, von der
IO-Basisadresse 0 bis zur IO-Basisadresse 7.
Hierbei kann die Anzahl von IO-Basisadressen dadurch bis auf
N erhöht werden, daß die Anzahl von Blindregister(16)-Regi
stern und die Anzahl von Konfigurationsregistern(19)-Bits
erhöht wird, so daß das System entsprechend der Anzahl N von
Karten konfiguriert werden kann, die auswählbar sein sollen.
Gemäß Fig. 5 wird nach dem Rücksetzvorgang nach dem Ein
schalten ein beliebiger Datenwert aus dem seriellen EEPROM
ausgelesen und in ein Register im Blindregister 16 einge
schrieben. Hierbei muß der beliebige Datenwert als Adresse
der ausgewählten Karte vorliegen, wie im seriellen EEPROM
abgespeichert. Das heißt, daß die Adresse des seriellen
EEPROM durch Übereinstimmung zwischen diesem und dem Con
troller ausgewählt werden sollte.
Nachdem der Einschreibprozeß beendet ist, wird ein zeitli
cher Ablauf, wie er durch Fig. 5B veranschaulicht ist, von
der Steuerungs-/Adressengenerator-Anordnung 17 erzeugt, da
mit Daten, die zur IO-Basisadresse passen, aus allen Karten
ausgelesen werden, die mit einem 8-Bit-System[7 : 0]-Bus ver
bunden sind. Das heißt, daß es dann, wenn das Signal MASTERN
auf Nieder geht, möglich ist, das Eingabe/Ausgabe-Lesenegie
rungssignal nicht von einem Mikroprozessor, sondern von der
Karte auszugeben. Das heißt, daß der gemäß der Erfindung
realisierte Controller das Signal IORN und die IO-Basis
adresse gemäß der Systemadresse [9 : 0] an alle anderen Karten
gibt, so daß erkannt wird, ob die IO-Basisadresse verwendet
wird.
Die IO-Basisadresse wird sequentiell von 0 bis 7 erzeugt und
beendet die Funktion des Komparators 18, wenn das Kompara
torausgangssignal auf Hoch geht. Der Komparator 18 ver
gleicht die ursprünglich aus dem EEPROM ausgelesenen Daten
im Blindregister 16 und die aus einer andere Karte ausgele
senen Daten, für die einen IO-Lesevorgang ausgeführt wurde,
für jede IO-Basisadresse. Wenn die verglichenen Daten die
selben sind, geht das Übereinstimmungssignal auf Hoch, und
der Codewert der IO-Basisadresse wird in ein Konfigurations
register(19)-Bit [2 : 0] eingeschrieben. Hierbei bedeutet die
Tatsache, daß ein gelesener Codewert von dem einer anderen
Karte verschieben ist, daß der Vergleichswert verschieden
von demjenigen Wert ist, der aus dem Leseport des Blindregi
sters 16 ausgelesen wurde, was bedeutet, daß die andere
Karte eine IO-Basisadresse verwendet, die einen Lesevorgang
ausführt.
In diesem Fall geht das Übereinstimmungssignal auf Nieder,
und von der Steuerungs-/Adressengenerator-Anordnung 17 wird
eine IO-Basisadresse erzeugt, damit der IO-Leseprozeß erneut
ausgeführt wird.
Wie vorstehend beschrieben, sind bei der Erfindung keine zu
sätzliche Softwareroutine und kein Einschreiben von Soft
ware hierfür erforderlich, um die IO-Basisadresse bei einer
jumperfreien Konfiguration einzustellen. Daher stellt die
Erfindung ein vollautomatisches Konfigurationsverfahren für
die IO-Basisadresse dar, das keinen zusätzlichen Benutzer
aufwand erfordert.
Auch dient das erfindungsgemäße Verfahren zu einer jumper
freien Einstellung der IO-Basisadresse mit erweiterter Ver
wendbarkeit, da der Adressenbereich, wie er durch Erweitern
der Anzahl einzustellender IO-Basisadressen zur Verfügung zu
stellen ist, viel größer wird als unter Verwendung von Jum
pern erreichbar. Außerdem kann die Kartenanzahl dadurch er
höht werden, daß die Anzahl von Registern im Blindregister
16 und die Anzahl der Bits der Konfigurationsregisters 19
erhöht werden.
Claims (4)
1. Einstellverfahren für eine Eingabe/Ausgabe-Basisadresse
bei jumperfreier Konfiguration, gekennzeichnet durch die
folgenden Schritte:
- - Aufzeichnen mehrerer Eingabe/Ausgabe-Basisadressen in einem Speicher;
- - Einschreiben der Eingabe/Ausgabe-Basisadressen jeweils einzeln mit beliebiger Reihenfolge in Systemelemente, die mit derselben Anzahl wie Eingabe/Ausgabe-Basisadressen vor liegen;
- - Auslesen der in den Speicher eingeschriebenen Eingabe/Aus gabe-Basisadressen jeweils einzeln mit beliebiger Reihenfol ge, wobei auch die Adresse des Speichers und die in den Systemelementen aufgezeichneten Adressen jeweils einzeln in beliebiger Reihenfolge gelesen werden;
- - Vergleichen der beiden Adressen;
- - Erstellen von Kennungsnummerdaten mit einer Anzahl, die der Anzahl von Adressen entspricht; und
- - Zuordnen der Kennungsnummerdaten der Reihenfolge nach zu einem jeweiligen Systemelement nur dann, wenn die zwei gele senen Adressen im Vergleichsschritt übereinstimmen.
2. Einstellvorrichtung für Eingabe/Ausgabe-Basisadressen,
gekennzeichnet durch
- - ein Blindregister (16) zum Einspeichern mehrerer Eingabe/ Ausgabe-Basisadressen in einen Speicher und zum Ausgeben einer Übereinstimmungsadresse, wenn eine abgespeicherte Adresse und eine in jedem Systemelement aufgezeichnete Adresse übereinstimmen;
- - eine Steuerungs-/Adressengenerator-Anordnung (17) zum Em pfangen eines Eingabe/Ausgabe-Lesenegierungssignals, eines Mastersignals von einer Systemsteuereinrichtung oder den Systemelementen, und einer Systemadresse, zum Steuern der Ausgabeinformation des Blindregisters und zum Ausgeben eines Ergebnisdatenwerts, der die Eingabe/Ausgabe-Basisadresse be stimmt;
- - einen Komparator (18) zum Ausgeben eines Auswahlsignals unter Steuerung durch die Steuerungs-/Adressengenerator-An ordnung, wenn die vom Speicher ausgegebene Adresse und die in einem Systemelement aufgezeichnete Adresse übereinstim men, und
- - ein Konfigurationsregister (19) zum Eingeben des Ergebnis datenwerts, wenn das Auswahlsignal vom Komparator ausgegeben wird, und zum Ausgeben einer Adresse, die das zugehörige Systemelement auswählt, abhängig vom Ergebnisdatenwert.
3. Vorrichtung nach Anspruch 2, gekennzeichnet durch eine
einzelne Hardwareeinrichtung, die das Mastersignal vom Spei
cher ohne zusätzliche Software liefert.
4. Vorrichtung nach einem der Ansprüche 2 oder 3, dadurch
gekennzeichnet, daß das Blindregister (16) mit einer einzel
nen Hardwareeinrichtung versehen ist, so daß keine zusätz
liche Software erforderlich ist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/466,997 US5781796A (en) | 1995-06-06 | 1995-06-06 | System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device |
DE19522335A DE19522335A1 (de) | 1995-06-06 | 1995-06-20 | Verfahren zum Einstellen von Eingabe/Ausgabe-Basisadressen und Vorrichtung für jumperfreie Konfiguration |
JP8340392A JPH10177537A (ja) | 1995-06-06 | 1996-12-06 | コンピューターの入/出力コンフィギュレーションセッティングシステム及び方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/466,997 US5781796A (en) | 1995-06-06 | 1995-06-06 | System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device |
DE19522335A DE19522335A1 (de) | 1995-06-06 | 1995-06-20 | Verfahren zum Einstellen von Eingabe/Ausgabe-Basisadressen und Vorrichtung für jumperfreie Konfiguration |
JP8340392A JPH10177537A (ja) | 1995-06-06 | 1996-12-06 | コンピューターの入/出力コンフィギュレーションセッティングシステム及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19522335A1 true DE19522335A1 (de) | 1997-01-02 |
Family
ID=27215208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19522335A Ceased DE19522335A1 (de) | 1995-06-06 | 1995-06-20 | Verfahren zum Einstellen von Eingabe/Ausgabe-Basisadressen und Vorrichtung für jumperfreie Konfiguration |
Country Status (3)
Country | Link |
---|---|
US (1) | US5781796A (de) |
JP (1) | JPH10177537A (de) |
DE (1) | DE19522335A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015214133A1 (de) * | 2015-07-27 | 2017-02-02 | Continental Automotive Gmbh | Integrierter Schaltkreis zum Betreiben an einem Bus und Verfahren zum Betreiben des integrierten Schaltkreises |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6205497B1 (en) * | 1994-09-07 | 2001-03-20 | Hewlett-Packard Company | System for configuring and input/output board in a computer |
US6167459A (en) * | 1998-10-07 | 2000-12-26 | International Business Machines Corporation | System for reassigning alias addresses to an input/output device |
FR2797967A1 (fr) * | 1999-08-26 | 2001-03-02 | Canon Europa Nv | Dispositif et procede de decouverte de peripheriques connectes a un reseau informatique |
DE19954258A1 (de) * | 1999-11-11 | 2001-05-17 | Truetzschler Gmbh & Co Kg | Vorrichtung zur elektronischen Steuerung von Spinnereimaschinen, insbesondere Spinnereivorbereitungsmaschinen |
US6754750B2 (en) * | 2001-05-17 | 2004-06-22 | Chaparral Network Storage Inc. | Method for automatically detecting and correcting duplicate controller SCSI ids |
US20030167347A1 (en) * | 2002-02-11 | 2003-09-04 | Combs James Lee | Home network printer adapter |
US6816918B2 (en) * | 2002-04-10 | 2004-11-09 | Broadcom Corporation | Flexible apparatus for setting configurations using an EEPROM |
US6738833B2 (en) * | 2002-04-10 | 2004-05-18 | Broadcom Corporation | Network device having a flexible EEPROM for setting configuration settings |
US7831748B2 (en) * | 2004-08-10 | 2010-11-09 | Microsoft Corporation | Extended USB protocol with selective broadcast mechanism |
JP4881938B2 (ja) * | 2008-11-12 | 2012-02-22 | 株式会社日立製作所 | 記憶制御装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0044949B1 (de) * | 1980-07-30 | 1984-09-26 | International Business Machines Corporation | Dynamisches Terminal-Adressen-Zuweisungsverfahren und Vorrichtung |
DE3347357A1 (de) * | 1983-12-28 | 1985-07-11 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum vergeben von adressen an steckbare baugruppen |
EP0187453B1 (de) * | 1985-01-03 | 1989-10-18 | Nortel Networks Corporation | Programmzuweisbare E/A-Adressen für einen Rechner |
US5301276A (en) * | 1990-06-29 | 1994-04-05 | Sanyo Electric Co., Ltd. | Method and device for assigning I/O address in data processing apparatus |
DE9411950U1 (de) * | 1994-07-26 | 1995-01-05 | Gude, Michael, Dr., 50668 Köln | Adreß-Selktionsschaltung für PC-Karten |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4912627A (en) * | 1985-08-14 | 1990-03-27 | Apple Computer, Inc. | Method for storing a second number as a command address of a first peripheral device and a third number as a command address of a second peripheral device |
US5450570A (en) * | 1988-09-09 | 1995-09-12 | Compaq Computer Corp. | Computer implemented method and apparatus for dynamic configuration of a computer system and circuit boards including computer resource allocation conflict resolution |
US5163145A (en) * | 1989-04-25 | 1992-11-10 | Dell Usa L.P. | Circuit for determining between a first or second type CPU at reset by examining upper M bits of initial memory reference |
US5367640A (en) * | 1991-04-30 | 1994-11-22 | Hewlett-Packard Company | System for configuring an input/output board in a computer |
US5428748A (en) * | 1992-09-24 | 1995-06-27 | National Semiconductor Corporation | Method and apparatus for automatically configuring a computer peripheral |
US5530895A (en) * | 1993-02-25 | 1996-06-25 | Microsoft Corporation | System and method for computer interface board identification by serially comparing identification address bits and asserting complementary logic patterns for each match |
US5553245A (en) * | 1994-05-11 | 1996-09-03 | Macronix International Co., Ltd. | Automatic configuration of multiple peripheral interface subsystems in a computer system |
-
1995
- 1995-06-06 US US08/466,997 patent/US5781796A/en not_active Expired - Lifetime
- 1995-06-20 DE DE19522335A patent/DE19522335A1/de not_active Ceased
-
1996
- 1996-12-06 JP JP8340392A patent/JPH10177537A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0044949B1 (de) * | 1980-07-30 | 1984-09-26 | International Business Machines Corporation | Dynamisches Terminal-Adressen-Zuweisungsverfahren und Vorrichtung |
DE3347357A1 (de) * | 1983-12-28 | 1985-07-11 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum vergeben von adressen an steckbare baugruppen |
EP0187453B1 (de) * | 1985-01-03 | 1989-10-18 | Nortel Networks Corporation | Programmzuweisbare E/A-Adressen für einen Rechner |
US5301276A (en) * | 1990-06-29 | 1994-04-05 | Sanyo Electric Co., Ltd. | Method and device for assigning I/O address in data processing apparatus |
DE9411950U1 (de) * | 1994-07-26 | 1995-01-05 | Gude, Michael, Dr., 50668 Köln | Adreß-Selktionsschaltung für PC-Karten |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015214133A1 (de) * | 2015-07-27 | 2017-02-02 | Continental Automotive Gmbh | Integrierter Schaltkreis zum Betreiben an einem Bus und Verfahren zum Betreiben des integrierten Schaltkreises |
CN107851082A (zh) * | 2015-07-27 | 2018-03-27 | 大陆汽车有限公司 | 用于在总线处运行的集成电路和用于运行该集成电路的方法 |
US10394748B2 (en) | 2015-07-27 | 2019-08-27 | Cpt Group Gmbh | Integrated circuit for operating on a bus, and method for operating the integrated circuit |
CN107851082B (zh) * | 2015-07-27 | 2021-03-30 | 大陆汽车有限公司 | 用于在总线处运行的集成电路和用于运行该集成电路的方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH10177537A (ja) | 1998-06-30 |
US5781796A (en) | 1998-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69209538T2 (de) | Automatische Konfiguration einer Einheit für koppelbare Rechner | |
DE3876780T2 (de) | Mikrorechner mit eingebauter chipauswahl und programmierbarer busdehnung. | |
DE69124170T2 (de) | Automatisches Prüfausrüstungssystem, das eine Stiftscheibenarchitektur verwendet | |
DE19882486B4 (de) | Synchroner, nicht-flüchtiger Seitenmodus-Speicher | |
DE2918053C2 (de) | ||
EP1097460B1 (de) | Integrierte schaltung mit einer selbsttesteinrichtung zur durchführung eines selbsttests der integrierten schaltung | |
DE69724463T2 (de) | Verfahren und gerät um einen gleichzeitigen zugriff von mehreren agenten auf einem gemeinsamen speicher zu gewährleisten | |
DE3300260C2 (de) | ||
DE3687787T2 (de) | Speicherzugriff-steuerungsschaltung. | |
DE2812344A1 (de) | Verfahren und vorrichtung zum pruefen von schaltungsplatten | |
DE2847575A1 (de) | Schablonen-mikrospeicher | |
DE4017902A1 (de) | Zusatzkarte mit automatischer anpassung an die schlitzposition | |
DE19522335A1 (de) | Verfahren zum Einstellen von Eingabe/Ausgabe-Basisadressen und Vorrichtung für jumperfreie Konfiguration | |
DE10034405A1 (de) | Verfahren und System zum Programmieren von FPGAs auf PC-Karten ohne zusätzliche Hardware | |
DE69119149T2 (de) | Struktur zur direkten Speicher-zu-Speicher-Übertragung | |
DE2131443B2 (de) | ||
DE19743707A1 (de) | Speichertestvorrichtung | |
DE69735907T2 (de) | Verfahren zur Identifizierung eines Peripheriegerätes in einem Halbleitergerät | |
DE10110567A1 (de) | Datenverarbeitungssystem mit einstellbaren Takten für unterteilte synchrone Schnittstellen | |
DE2847479A1 (de) | Schablonenfamilien-schnittstelleneinrichtung | |
DE3885935T2 (de) | Digitaler In-Circuit-Prüfer mit Kanalspeicherlöschschutz. | |
DE19581540C2 (de) | Hochgeschwindigkeits- Testmusterübertragungsvorrichtung für eine Halbleitertestvorrichtung | |
DE3426902A1 (de) | Schaltungsanordnung zum konfigurieren von peripherieeinheiten in einer datenverarbeitungsanlage | |
DE69629542T2 (de) | Adressierbares serielles prüfsystem | |
DE68928074T2 (de) | Entwicklungsverfahren für ein Datenverarbeitungssystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |