DE19581540C2 - Hochgeschwindigkeits- Testmusterübertragungsvorrichtung für eine Halbleitertestvorrichtung - Google Patents

Hochgeschwindigkeits- Testmusterübertragungsvorrichtung für eine Halbleitertestvorrichtung

Info

Publication number
DE19581540C2
DE19581540C2 DE19581540T DE19581540T DE19581540C2 DE 19581540 C2 DE19581540 C2 DE 19581540C2 DE 19581540 T DE19581540 T DE 19581540T DE 19581540 T DE19581540 T DE 19581540T DE 19581540 C2 DE19581540 C2 DE 19581540C2
Authority
DE
Germany
Prior art keywords
memory
test
ews
buffer memory
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19581540T
Other languages
English (en)
Other versions
DE19581540T1 (de
Inventor
Yoshiaki Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE19581540T1 publication Critical patent/DE19581540T1/de
Application granted granted Critical
Publication of DE19581540C2 publication Critical patent/DE19581540C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

Die vorliegende Erfindung dient dazu, den Durchsatz eines Halbleitertesters durch Vereinfachung der Übertragungswege zur Übertragung von Testmustern zu vereinfachen, um somit die Zeit zur Datenübertragung zu verkürzen. Die vorliegende Erfindung umfaßt eine Schnittstelle 13a, die in der Prüfsteuerung 13 vorgesehen ist, wobei zuerst ein Testmuster 100 in einer Workstation EWS 12 direkt durch eine Schnittstelle 14a über die Schnittstelle 13a in Verbindung tritt und dann die Datenübertragung durch die Prüfsteuerung 13 erfolgt.

Description

Die Erfindung bezieht sich auf eine Hochgeschwindigkeits- Testmusterübertragungsvorrichtung für eine Halbleiter-Testvorrichtung.
Bei einer Halbleiter-Testvorrichtung wird eine große Menge von Testmustern zur Verwendung zum Testen von Halbleitern von einem Plattenspeicher einer Workstation ausgelesen und zu einem Musterspeicher immer dann übertragen, wenn die Testgegenstände für eine hochintegrierte Schaltung (LSI) geändert werden.
Ein herkömmliches Verfahren, das bei einer solchen Halbleiter-Testvorrichtung zur Übertragung von Testmustern von dem Plattenspeicher der Workstation zu dem Musterspeicher in einem Pufferspeicher verwendet wird, wird im folgenden anhand der Fig. 3 bis 5 beschrieben.
Wie in Fig. 3 gezeigt ist, weist die herkömmliche Halbleiter-Testvorrichtung einen Ingenieurs-Arbeitsplatzrechner (Workstation) 12, eine Prüfsteuerung 13 und einen Pufferspeicher 14 auf. Diese drei Komponenten sind mit gewissen Abständen voneinander angeordnet und durch Bus-Kabel mit Schnittstellen miteinander verbunden.
Die Workstation EWS 12 wird hauptsächlich als Host-Computer zur Erzeugung von Testmustern und Ausführung einer Fehlersuche verwendet. Die EWS 12 weist einen Plattenspeicher 11 auf, der ein Speichermedium hoher Kapazität ist, um die durch die EWS 12 erzeugten Testmuster zu speichern.
Die Prüfsteuerung 13 ist ein Steuerprozessor, der die Halbleiter-Testvorrichtung selbst steuert.
Ein Musterspeicher 14b ist ein Hochgeschwindigkeitsspeicher, der ein Testmuster 100 zum Testen eines hochintegrierten Schaltkreises LSI speichert, welches durch die EWS 12 erzeugt wird. Der Musterspeicher 14b liefert das Testmuster 100 einem zu testenden Bauelement.
Die Bezugszeichen 12c, 13c, 13d und 14a sind Schnittstellenschaltungen, die mit den Unterschieden des Formates oder der Geschwindigkeit der Daten zwischen den Bus- Kabeln befaßt sind, in denen die Daten übertragen werden. Die EWS 12 weist einen temporären Pufferspeicher 12b auf. Die Prüfsteuerung 13 weist einen temporären Pufferspeicher 13b auf.
Das Testmuster 100 wird von dem Plattenspeicher 11 in der EWS 12 zu einem Musterspeicher 14b des Pufferspeichers 14 über die im folgenden beschriebenen Übertragungswege übertragen.
Insbesondere wird das in dem Plattenspeicher 11 gespeicherte Testmuster 100 einem Speicher 12b in der EWS 12 über den Übertragungsweg 15 mittels der Schnittstelle 12a übertragen.
Dann wird das Testmuster 100 mittels des Übertragungsweges 42 von dem Speicher 12b zu dem Speicher 13b in der Prüfsteuerung 13 über die Schnittstellen 12c und 13c übertragen.
Anschließend wird das Testmuster 100 von dem Speicher 13b über den Übertragungsweg 43 zu dem Speicher 14b in dem Pufferspeicher 14 mittels der Schnittstellen 13d und 14a übertragen.
Der Datentransfer mittels des Übertragungsweges 15 umfaßt das Auslesen des Speichers von dem Plattenspeicher 11 in den Speicher 12b über die Schnittstelle 12a.
Es gibt zwei Wege, die Daten durch Lesen und Schreiben in den Speicher 12b der EWS 12 zu dem Speicher 13b der Prüfsteuerung 13 über den Übertragungsweg 42 wie folgt zu übertragen:
  • a) Datenübertragung mittels einer Programm-Eingabe/Ausgabe in der EWS 12;
  • b) Datenübertragung von der EWS 12 zu der Prüfsteuerung 13 mittels einer DMA(Direktspeicherzugriffs)-Hardware.
Fig. 4 erläutert den Hardware-Aufbau bezüglich der beschriebenen Datenübertragungswege (i) und (ii).
Im Falle (i) wird ein Speicherregister 13f zum Datentransfer verwendet, der durch Programm-Eingabe/Ausgabe ausgeführt wird. Das Speicherregister 13f hält einen Offset- Wert bezüglich des Speichers 13b der Prüfsteuerung 13 aus der Sicht eines Zentralrechners (CPU) 12d der EWS 12. Wenn man auf den Speicher 13b der Prüfsteuerung 13 durch die CPU 12d der EWS 12 zugreift, wird dieser Offset-Wert zu einer Adresse, die von der EWS-Seite kommt, hinzuaddiert und zu dem Adreßbus B übertragen und anschließend werden die Daten im Speicher 12b zu dem Speicher 13b übertragen.
Im Falle (ii) des Direktspeicherzugriffs werden ein DMA-Adreßzähler 12e und ein DMA- Adreßzähler 13e zum Datentransfer verwendet.
Der DMA-Adreßzähler 12e wird zum Auslese- und Schreibezugriff zum Speicher 12b verwendet. Bevor der Direktspeicherzugriff stattfindet, speichert die CPU 12d eine oberste Adresse des Speichers 12b in dem DMA-Adreßzähler 12e über den Datenbus A und bestimmt die Anzahl der zu übertragenden Wörter. Wenn die CPU 12d den Direktspeicherzugriff ermöglicht, inkrementiert der DMA-Adreßzähler 12e einen Adreßwert, der der Anzahl der Wörter pro einer Zeiteinheit entspricht, für den Adreßbus A jedesmal, wenn ein Zyklus des DMA-Transfers abgeschlossen ist. Dieser Inkrementierungsvorgang wird fortgeführt, bis die Übertragung für alle der festgelegten Anzahl von Wörtern beendet ist. Nachdem die Übertragung der festgelegten Anzahl von Wörtern ausgeführt ist, wird die Datenübertragung mittels der DMA-Übertragung durch Unterbrechung der CPU 12d beendet und die Beendigung des Verfahrens mitgeteilt.
Der DMA-Adreßzähler 13e wird zum Auslese- und Schreibezugriff zum Speicher 13b der Prüfsteuerung 13 verwendet. Die CPU 12d der EWS 12 speichert eine oberste Adresse des Speichers 13b in dem DMA-Adreßzähler 13e über den Datenbus A bevor der Direktspeicherzugriff begonnen wird. Wenn die CPU 12d der EWS 12 den Direktspeicherzugriff in Gang setzt, inkrementiert der DMA-Adreßzähler 12e einen Adreßwert für den Adressenbus A immer dann, wenn ein Zyklus der DMA-Übertragung beendet ist, synchron mit dem DMA-Adreßzähler 12e, wobei der Adreßwert der jeweiligen Anzahl von Wörtern pro Zeit entspricht. Der Unterschied zu dem DMA-Adreßzähler 12e ist, daß keine Voreinstellung der Datengröße besteht. So wird die Datenübertragung mittels der DMA-Übertragung durch ein von dem DMA-Adreßzähler 12e übertragenes Steuersignal beendet.
In Fig. 3 gibt es zwei Wege des Lese- und Schreibezugriffs zum Speicher 14b des Pufferspeichers 14 mittels des Speichers 13b der Teststeuerung 13 über den Übertragungsweg 43 wie folgt:
  • a) Datenübertragung mittels einer Programm-Eingabe/Ausgabe in der Teststeuerung 13;
  • b) Datenübertragung zwischen der Teststeuerung 13 und dem Pufferspeicher 14 mittels DMA-Hardware.
Fig. 5 erläutert die Hardwarestruktur bezüglich der Möglichkeiten (iii) und (iv).
Im Fall (iii) arbeitet ein Speicherregister 13j auf ähnliche Weise wie der Speicherregister 13f in Fig. 4, wobei die Datenübertragung mittels Programm-Eingabe/Ausgabe erfolgt.
Im Falle (iv) arbeiten ein Adreßzähler 13g und ein DMA-Adreßzähler 13h auf ähnliche Weise wie der DMA-Adreßzähler 12e und der DMA-Adreßzähler 13e in Fig. 4, wobei der Datentransfer mittels DMA erfolgt.
Wie oben wird das Testmuster 100 auf dem Plattenspeicher 11 durch den Speicher 12b der EWS 12 ausgelesen und zu dem Speicher 13b in der Prüfsteuerung 13 übertragen, anschließend wird das Testmuster zu dem Musterspeicher 14b des Pufferspeichers 14 übertragen. Wenn die Größe des Testmusters klein ist, ist die Datenübertragungszeit im Vergleich mit der Prüfzeit der hochintegrierten Schaltung kurz. So wird die Zugriffszeit für den Lese- und Schreibeprozeß nicht durch die Datenübertragung beeinträchtigt. Der Umfang des Testmusters hat jedoch mit der jüngsten Zunahme der Dichte hochintegrierter Schaltungen deutlich zugenommen. Entsprechend hat sich die Lese- und Schreibezugriffszeit der Übertragungszeit relativ zu der Testzeit der hochintegrierten Schaltung stark vergrößert, woraus ein geringerer Durchsatz resultiert.
Daher ist es Aufgabe der vorliegenden Erfindung, die Datenübertragungszeit durch Minimierung des Übertragungsweges für die Testmuster zu verkürzen, um den Durchsatz der Halbleiter-Testvorrichtung zu verbessern.
Diese Aufgabe wird mit einer Hochgeschwindigkeits-Testmusterübertragungsvorrichtung nach Anspruch 1 gelöst.
Die vorliegende Erfindung schafft eine Hochgeschwindigkeits-Testmuster- Übertragungsvorrichtung, die in einem Halbleiter-Testsystem verwendet wird. Die Testmuster-Übertragungsvorrichtung weist auf eine Workstation EWS; eine Prüfsteuerung 13; einen Pufferspeicher 14; eine in der EWS zur Verbindung mit der Prüfsteuerung 13 vorgesehene Schnittstelle 12c; eine in dem Pufferspeicher 14 zur Verbindung mit der Prüfsteuerung 13 vorgesehene Schnittstelle 14a, wobei die Daten in dem Speicher 12b direkt zu dem Musterspeicher 14b zwischen dem in dem Plattenspeicher 11 in der EWS 12 gespeicherten Testmuster und dem Pufferspeicher 14 übertragen werden können, ohne die Daten vorübergehend zu dem Speicher 13b zu übertragen.
Die Schnittstelle 13a besteht aus: einem Zuteiler 13k, der den gleichzeitigen Zugriff und den Datenfluß steuert; Multiplexern MUXA 13n und MUXB 13p; DMA-Adreßzählern 13e, 13g und 13h und Speicherregistern 13f und 13j, die die in dem Speicher 12b der EWS 12 gespeicherten Daten zu dem Speicher 13b der Prüfsteuerung 13 überträgt und ferner die Daten in dem Speicher 13b in den Musterspeicher 14b des Pufferspeichers 14 überträgt; einen DMA-Adreßzähler 13r und ein Speicherregister 13m zur direkten Übertragung der Daten in dem Speicher 12b zu dem Musterspeicher 14b.
Bei der Hochgeschwindigkeits-Übertragungsvorrichtung wird das in dem Speicher 12b der EWS 12 gespeicherte Testmuster 100 über einen Übertragungsweg 16 wie folgt übertragen: Wenn die Daten durch die Programm-Eingabe/Ausgabe übertragen werden, wird eine Adresse des Speicherregisters 13m so eingestellt, daß sie bezüglich dem Adreßbus C aus der Sicht der Programm-Eingabe/Ausgabe der EWS 12 verschoben ist.
Bezüglich des DMA-Übertragungsvorganges über den Übertragungsweg 16 wird der DMA-Adreßzähler 13r für einen Zugriff auf den Musterspeicher 14b des Pufferspeichers verwendet. Dann wird ein Eingang (a) des Multiplexers MUXA 13n gewählt. Ähnlich wird ein Eingang (a) des Multiplexers MUXB 13p gewählt. Da die Testmusterdaten direkt zu dem Musterspeicher 14b des Pufferspeichers 14 übertragen werden, ohne zu dem Speicher 13b der Prüfsteuerung 13 übertragen zu werden, wird dadurch eine Hochgeschwindigkeits-Datenübertragung erzielt.
Da der Zuteiler 13k, die Multiplexer MUXA 13n und MUXB 13p arbeiten, die gleichzeitigen Zugriffsvorgänge und Datenflüsse der Datenübertragungswege 16, 42, 43 zu steuern, wird die Datenübertragung sanft ausgeführt, ohne daß sich die EWS 12, die Prüfsteuerung 13 und der Pufferspeicher 14 gegenseitig beeinflußen.
In den beiliegenden Zeichnungen ist
Fig. 1 ein Blockdiagramm, das die Datenübertragungswege bei der Erfindung zeigt;
Fig. 2 ein detailliertes Blockdiagramm, das ein Beispiel einer Schnittstelle für die Datenübertragung bei der vorliegenden Erfindung zeigt;
Fig. 3 ein Blockdiagramm, das Datenübertragungswege gemäß dem Stand der Technik zeigt;
Fig. 4 ein detailliertes Blockdiagramm, das ein Beispiel einer Schnittstelle für die Datenübertragung gemäß dem Stand der Technik zeigt;
Fig. 5 ein detailliertes Blockdiagramm, das ein weiteres Beispiel einer Schnittstelle zur Datenübertragung gemäß dem Stand der Technik zeigt.
Die vorliegende Erfindung wird im folgenden anhand Fig. 1 und 2 erläutert.
Fig. 1 zeigt die Beziehung zwischen den Datenübertragungswegen 16, 42 und 43.
Der einzige Unterschied gegenüber dem Stand der Technik liegt in der Schnittstelle 13a. Die Schnittstellen 13c und 13d arbeiten auf die gleiche Weise wie beim Stand der Technik.
Die folgenden Datenübertragungsvorgänge, die als (1) bis (6) gekennzeichnet sind, können mittels der Schnittstelle 13a ausgeführt werden. In diesem Falle sind die Vorgänge (1) bis (4) die gleichen Vorgänge, die durch die Übertragungswege 42 und 43 beim Stand der Technik ausgeführt werden. Die Vorgänge (5) und (6) sind Hochgeschwindigkeits- Datenübertragungsvorgänge mittels des Übertragungsweges 16, die durch die vorliegende Erfindung neu hinzugefügt werden.
  • 1. Datenübertragung durch Programm-Eingabe/Ausgabe in der EWS 12.
  • 2. Datenübertragung zwischen der EWS 12 und der Prüfsteuerung 13 mittels DMA- Hardware.
  • 3. Datenübertragung durch Programm-Eingabe/Ausgabe in der Prüfsteuerung 13.
  • 4. Datenübertragung zwischen der Prüfsteuerung 13 und dem Pufferspeicher 14 mittels der DMA-Hardware.
  • 5. Datenübertragung zwischen der EWS 12 und dem Pufferspeicher 14 mittels Programm-Eingabe/Ausgabe.
  • 6. Datenübertragung zwischen der EWS 12 und dem Pufferspeicher 14 mittels der DMA-Hardware.
Der Aufbau der Schnittstelle 13a wird im Detail in Fig. 2 erläutert.
Die Schnittstelle 13a besteht aus den DMA-Adreßzählern 13e, 13g und 13h und den Speicherregistern 13f und 13j, die alle an sich bekannt sind, und den neu hinzugefügten Komponenten eines Zuteilers 13k, eines DMA-Adreßzählers 13r, eines Speicherregisters 13m und der Multiplexer MUXA 13n und MUXB 13p.
Der Zuteiler 13k und die Multiplexer 13n und 13p steuern den simultanen Zugriff und die Adreß- und Datenflüsse gemäß der Priorität der Datenübertragung, wie bei den obigen Datenübertragungsvorgängen (1) bis (6) beschrieben.
Der DMA-Adreßzähler 13r wird zur DMA-Übertragung zwischen dem Speicher 12b der EWS 12 und dem Puffer 14 verwendet. Der DMA-Adreßzähler 13r hat die gleiche Funktion wie der DMA-Adreßzähler 13e.
Ein Adressen-Offset bezüglich der Programm-Eingabe/Ausgabe der EWS 12 ist in dem Speicherregister 13m bezüglich des Adreßbusses C vorgesehen, wodurch das Speicherregister 13m zur Datenübertragung mittels der Programm-Eingabe/Ausgabe wie bei der Datenübertragung (5) verwendet wird.
Der MUXA 13n multiplext die Adreßdaten. Ein Eingang (a) des MUXA 13n wird gewählt, wenn die in (5) und (6) genannten Datenübertragungsvorgänge stattfinden. Und ein Eingang (b) des MUXA 13n wird gewählt, wenn die Datenübertragungsvorgänge (1) bis (4) stattfinden.
Umgekehrt multiplext der MUXB 13p die Daten. Ein Eingang (a) des MUXB 13p wird gewählt, wenn die Datenübertragungsvorgänge (5) und (6) stattfinden. Ein Eingang (b) wird gewählt, wenn die Datenübertragungsvorgänge (1) bis (4) stattfinden.
Wenn die Datenübertragungsvorgänge (1) bis (4) stattfinden, wird der Eingang (b) in jedem des MUXA 13n und des MUXB 13p gewählt. Die Datenübertragungsvorgänge (1) bis (4) verwenden die herkömmlichen DMA-Adreßzähler 13e, 13g und 13h und die Speicherregister 13f und 13j, wobei diese Elemente wie anhand der herkömmlichen Vorrichtung beschrieben arbeiten.
Die Datenübertragungsvorgänge (5) und (6) werden im folgenden beschrieben.
Wie in Fig. 1 wird das Testmuster 100, das von dem Speicher 12b des EWS 12 ausgelesen wird, zu dem Musterspeicher 14b des Pufferspeichers 14 über den Übertragungsweg 16 mittels der obigen Datenübertragungsvorgänge (5) und (6) übertragen. Insbesondere im Falle der Programm-Eingabe/Ausgabe bei Vorgang (5), wird der in dem Speicherregister 13m gespeicherte Offset zu der Adresse des Speichers 12b der EWS 12 addiert. Dann wird der Eingang (a) bei dem MUXA 13n und MUXB 13p gewählt und das Testmuster wird mit hoher Geschwindigkeit zu dem Musterspeicher 14b des Pufferspeichers 14 übertragen. Im Fall der Programm-Eingabe/Ausgabe beim Vorgang (6) wird der DMA-Adreßzähler 12e verwendet zum Zugriff zum Speicher 12b der EWS 12. Der DMA-Adreßzähler 13r wird verwendet zum Zugriff zum Musterspeicher 14b des Pufferspeichers 14. Dann wird der Eingang (a) beim dem MUXA 13n und MUXB 13p gewählt und das Testmuster 100 wird mit hoher Geschwindigkeit übertragen.
Obwohl bei dem oben genannten das Testmuster 100 als zu übertragende Daten verwendet wird, ist es möglich, andere Daten zu verwenden. Ferner ist es offensichtlich, daß, obwohl die Daten zu dem Musterspeicher 14b des Pufferspeichers 14 übertragen werden, andere Speichermedien ebenso zur Datenübertragung gemäß der vorliegenden Erfindung verwendet werden können.
Die vorliegende Erfindung hat die folgenden Wirkungen.
Insbesondere wird bei der herkömmlichen Vorrichtung das in dem Speicher der EWS des Host-Computers gespeicherte Testmuster zuerst zu dem Speicher des Test-Prozessors übertragen und dann zu dem Musterspeicher des Pufferspeichers übertragen. Wenn der Umfang des Testmusters einer hochintegrierten Schaltung groß ist, ist das herkömmliche Verfahren nachteilig, da es eine zu lange Zeit in Anspruch nimmt, die Testmuster zu übertragen, im Verhältnis zur gesamten Testzeit. Daher liefert die vorliegende Erfindung zusätzlich zu den herkömmlichen Übertragungswegen einen Übertragungsweg, der das Testmuster von dem Speicher der EWS im Host-Computer direkt zu dem Musterspeicher des Pufferspeichers übertragen kann, ohne einen Zugriff zum Speicher des Test-Prozessors zu machen. Ferner werden der Adreßzähler und das Speicherregister hinzugefügt, um die Testmusterdaten direkt zu dem Pufferspeicher zu übertragen. Ferner sind ein Zuteiler und Multiplexer vorgesehen, um den gleichzeitigen Zugriff gemäß der Priorität des zusätzlichen Übertragungsweges und die Adressen- und Datenflüsse zu steuern. Daher ermöglicht die vorliegende Erfindung eine Hochgeschwindigkeitsübertragung von Musterdaten.
So hat die vorliegende Erfindung den Vorteil, daß die Übertragungswege für das Testmuster bei der Halbleiter-Testvorrichtung einfacher sind als bei der herkömmlichen Vorrichtung, um den Durchsatz des Halbleitertesters durch Verkürzung der Datenübertragungszeit zu verbessern.

Claims (6)

1. Hochgeschwindigkeits-Testmusterübertragungsvorrichtung für eine Halbleitertestvorrichtung, umfassend:
eine Workstation EWS (12)
eine Prüfsteuerung (13);
einen Pufferspeicher (14);
eine erste Schnittstelle (12c), die in der Workstation EWS (12) zur Bildung einer Schnittstelle zwischen der Workstation EWS (12) und der Prüfsteuerung (13) vorhanden ist;
eine zweite Schnittstelle (14a), die in dem Pufferspeicher (14) zur Bildung einer Schnittstelle zwischen der Prüfsteuerung (13) und dem Pufferspeicher (14) vorhanden ist; und
eine in der Prüfsteuerung (13) vorgesehene dritte Schnittstelle (13a), die so angeordnet ist, daß die Testmuster (100) in der Workstation EWS (12) entweder direkt zu dem Pufferspeicher (14) über die dritte Schnittstelle (13a) übertragen werden oder indirekt zu dem Pufferspeicher (14) durch die dritte Schnittstelle (13a) und die Prüfsteuerung (13) übertragen werden.
2. Hochgeschwindigkeits-Testmusterübertragungsvorrichtung nach Anspruch 1, ferner aufweisend:
einen Zuteiler (13k) zur Steuerung des Synchron-Zugriffs und des Datenflusses, Multiplexer MUXA (13n) und MUXB (13p);
einen Direktspeicherzugriffs-Adresszähler (13e, 13g und 13h) und Speicherregister (13f, 13j) zur Übertragung von in einem Speicher (12b) der Workstation EWS (12) gespeicherten Daten in einen Speicher (13b) der Prüfsteuerung (13) und weiter zur Übertragung der Daten von dem Speicher (13b) der Prüfsteuerung (13) in einen Musterspeicher (14b) des Pufferspeichers (14); und
einen weiteren Direktspeicherzugriffs-Adresszähler (13r) und weitere Speicherregister (13m) zur direkten Übertragung der Daten von dem Speicher (12b) der Workstation EWS (12) in den Musterspeicher (14b).
3. Hochgeschwindigkeits-Testmusterübertragungsvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Testmuster (100) von der Workstation EWS (12) zu der Prüfsteuerung (13) und von der Prüfsteuerung (13) zu dem Pufferspeicher (14) entweder durch eine Programm-Eingabe/Ausgabe oder durch einen direkten Speicherzugriff übertragen werden.
4. Hochgeschwindigkeits-Testmusterübertragungsvorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Testmuster (100) von der Workstation EWS (12) zu dem Pufferspeicher (14) entweder durch eine Programm-Eingabe/Ausgabe oder einen direkten Speicherzugriff übertragen werden.
5. Hochgeschwindigkeits-Testmusterübertragungsvorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die dritte Schnittstelle (13a) aufweist:
Multiplexer (13n, 13p) zum Schalten zwischen Testmustern (100), die direkt von der Workstation EWS (12) und indirekt von der Prüfsteuerung (13) zu dem Pufferspeicher (14) übertragen werden,
einen Adresszähler (13r) zum direkten Übertragen des Testmusters (100) von der Workstation EWS (12) zu dem Pufferspeicher (14) bei einem ersten Zustand der Multiplexer (13n, 13p) durch einen direkten Speicherzugriff, und
ein Speicherregister (13m) zum direkten Übertragen der Testmuster (100) von der Workstation EWS (12) zu dem Pufferspeicher 14 bei dem ersten Zustand der Multiplexer (13n, 13p) durch eine Programm- Eingabe/Ausgabe.
6. Hochgeschwindigkeits-Testmusterübertragungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die dritte Schnittstelle (13a) aufweist:
Adresszähler (13e, 13g, 13h) zum Übertragen der Testmuster (100) von der Workstation EWS (12) zu der Prüfsteuerung (13) und von der Prüfsteuerung (13) zu dem Pufferspeicher (14) durch einen zweiten Zustand der Multiplexer (13n, 13p) mittels des direkten Speicherzugriffes und
Speicherregister (13f, 13j) zum Übertragen der Testmuster (100) von der Workstation EWS (12) zu der Prüfsteuerung (13) und von der Prüfsteuerung (13) zu dem Pufferspeicher (14) durch den zweiten Zustand der Multiplexer (13n, 13p) mittels einer Programm-Eingabe- Ausgabe.
DE19581540T 1994-12-28 1995-12-26 Hochgeschwindigkeits- Testmusterübertragungsvorrichtung für eine Halbleitertestvorrichtung Expired - Fee Related DE19581540C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6338918A JPH08184648A (ja) 1994-12-28 1994-12-28 半導体試験装置用テストパターンの高速転送装置
PCT/JP1995/002692 WO1996020409A1 (fr) 1994-12-28 1995-12-26 Dispositif de transfert grande vitesse de gabarits d'essai pour l'essai des semi-conducteurs

Publications (2)

Publication Number Publication Date
DE19581540T1 DE19581540T1 (de) 1997-12-11
DE19581540C2 true DE19581540C2 (de) 2003-08-14

Family

ID=18322562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19581540T Expired - Fee Related DE19581540C2 (de) 1994-12-28 1995-12-26 Hochgeschwindigkeits- Testmusterübertragungsvorrichtung für eine Halbleitertestvorrichtung

Country Status (4)

Country Link
US (1) US5796753A (de)
JP (1) JPH08184648A (de)
DE (1) DE19581540C2 (de)
WO (1) WO1996020409A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951705A (en) * 1997-10-31 1999-09-14 Credence Systems Corporation Integrated circuit tester having pattern generator controlled data bus
JP2000046916A (ja) * 1998-07-30 2000-02-18 Ando Electric Co Ltd パタンデータ転送回路
JP2007285737A (ja) * 2006-04-13 2007-11-01 Yokogawa Electric Corp 半導体検査装置
JP2009080074A (ja) * 2007-09-27 2009-04-16 Yokogawa Electric Corp 半導体検査装置
US8706439B2 (en) 2009-12-27 2014-04-22 Advantest Corporation Test apparatus and test method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389723A (en) * 1980-01-18 1983-06-21 Nippon Electric Co., Ltd. High-speed pattern generator
US4604744A (en) * 1984-10-01 1986-08-05 Motorola Inc. Automated circuit tester
DD255657A3 (de) * 1988-04-13 Interfaceschaltung zu einem Patterngenerator
DE3800757A1 (de) * 1987-01-16 1988-07-28 Teradyne Inc Mit hoher geschwindigkeit arbeitende anordnung zum steuern eines schaltungspruefgeraetes
DE3900248A1 (de) * 1988-01-06 1989-07-27 Teradyne Inc Steuersystem fuer einen automatischen schaltungstester
US5243274A (en) * 1992-08-07 1993-09-07 Westinghouse Electric Corp. Asic tester

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159558A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd Ｄｍａ診断方式
EP0429673B1 (de) * 1989-06-16 1996-11-13 Advantest Corporation Prüfmustergenerator
JPH0462486A (ja) * 1990-06-29 1992-02-27 Hitachi Electron Eng Co Ltd Ｉｃテストシステム
JPH05126915A (ja) * 1991-11-01 1993-05-25 Mitsubishi Electric Corp 半導体試験装置
US5524208A (en) * 1994-06-09 1996-06-04 Dell Usa, L.P. Method and apparatus for performing cache snoop testing using DMA cycles in a computer system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD255657A3 (de) * 1988-04-13 Interfaceschaltung zu einem Patterngenerator
US4389723A (en) * 1980-01-18 1983-06-21 Nippon Electric Co., Ltd. High-speed pattern generator
US4604744A (en) * 1984-10-01 1986-08-05 Motorola Inc. Automated circuit tester
DE3800757A1 (de) * 1987-01-16 1988-07-28 Teradyne Inc Mit hoher geschwindigkeit arbeitende anordnung zum steuern eines schaltungspruefgeraetes
DE3900248A1 (de) * 1988-01-06 1989-07-27 Teradyne Inc Steuersystem fuer einen automatischen schaltungstester
US5243274A (en) * 1992-08-07 1993-09-07 Westinghouse Electric Corp. Asic tester

Also Published As

Publication number Publication date
JPH08184648A (ja) 1996-07-16
US5796753A (en) 1998-08-18
DE19581540T1 (de) 1997-12-11
WO1996020409A1 (fr) 1996-07-04

Similar Documents

Publication Publication Date Title
DE3300260C2 (de)
DE3709032C2 (de)
DE2914106C2 (de) Prüfgerät zum Prüfen gedruckter Schaltungskarten
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE3851554T2 (de) Steuerungsanordnung für gemeinschaftlichen Speicher.
DE69628034T2 (de) Hochimpedanzmodus für jtag
DE2812344A1 (de) Verfahren und vorrichtung zum pruefen von schaltungsplatten
DE3685711T2 (de) Anordnung zur simulation von rechnerfunktionen von grossrechenanlagen.
DE10120080B4 (de) Ereignisgestütztes Prüfsystem mit einer Einrichtung zur Erzeugung von Prüfabschluß-Mehrfachsignalen
DE2328058A1 (de) Digitale datenverarbeitungsanordnung
DE69217524T2 (de) Testschaltung, vorgesehen in digitalen logischen Schaltungen
DE3015875A1 (de) Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem
DE10342275A1 (de) System und Verfahren zum Testen eines oder mehrerer Halbleiterstücke auf einem Halbleiterwafer
DE3739993C2 (de)
DE69700327T2 (de) Optimierte Speicherorganisation in einer Mehrkanalcomputerarchitektur
DE3786973T2 (de) Semaphorschaltung für gemeinsam genutzte Speicherzellen.
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE19581540C2 (de) Hochgeschwindigkeits- Testmusterübertragungsvorrichtung für eine Halbleitertestvorrichtung
DE102004026521A1 (de) Vorrichtung und Verfahren zum Testen von Speichern
DE69211862T2 (de) Zellenvermittlungsmodul und -netz mit vereinfachtem Prüfverfahren
DE19511259A1 (de) Video-RAM und Verfahren zur Ausgabe von seriellen Daten
DE69122001T2 (de) Integrierte Schaltung mit einer Standardzelle, einer Anwendungszelle und einer Prüfzelle
EP0186040A1 (de) Integrierter Halbleiterspeicher
DE19781563C2 (de) Mustergenerator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8607 Notification of search results after publication
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee