DE3739993C2 - - Google Patents

Info

Publication number
DE3739993C2
DE3739993C2 DE3739993A DE3739993A DE3739993C2 DE 3739993 C2 DE3739993 C2 DE 3739993C2 DE 3739993 A DE3739993 A DE 3739993A DE 3739993 A DE3739993 A DE 3739993A DE 3739993 C2 DE3739993 C2 DE 3739993C2
Authority
DE
Germany
Prior art keywords
external
processor
memories
connections
rom memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3739993A
Other languages
English (en)
Other versions
DE3739993A1 (de
Inventor
Masahiko Nagoya Aichi Jp Iwasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3739993A1 publication Critical patent/DE3739993A1/de
Application granted granted Critical
Publication of DE3739993C2 publication Critical patent/DE3739993C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/24Loading of the microprogram
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814Specially adapted for real time processing, e.g. comprising hardware timers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • G06F9/268Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Microcomputers (AREA)

Description

Die Erfindung betrifft eine periphere Schaltung für einen Mikroprozessor zum Umschalten von einem internen auf einen externen Speicher der im Oberbegriff des Patentanspruchs 1 genannten Art. Eine solche Schaltung ist aus der US-Firmenschrift INTEL: MCS-48 Single Component Microcomputer, Seminar Notebook, 1976, Seiten 1-21 bekannt.
Ein im wesentlichen gleicher Stand der Technik ist auch in der US-PS 44 50 521 beschrieben.
Ein-Chip-Prozessoren, wie sie in der Fig. 1 der Zeichnung dargestellt sind, enthalten für bestimmte Aufgabenbereiche alle benötigten ROMs, RAMs, Ein/Ausgabeanschlüsse usw., wobei die erforderlichen Programme in den internen ROMs auf dem Chip gespeichert sind. Für andere Anforderungen, bei denen ein geändertes Programm benötigt wird, muß das ROM modifiziert werden, was nur bei der Chip- Herstellung möglich ist und einen großen Aufwand darstellt ("Masken-ROMs", vgl. die obengenannte US-Patentschrift).
Im wesentlichen beinhaltet der bekannte Stand der Technik deshalb die Bereitstellung kompletter gedruckter Schaltungen mit den Ein-Chip-Prozessor und zusätzlichen externen Speichern, die den internen Speicher teilweise oder vollständig ersetzen und somit die Ausführung einer ganzen Reihe verschiedener Funktionen mit ein und demselben Prozessor- Chip gestatten. Mit anderen Worten ist es nach dem Stand der Technik erforderlich, für jede gewünschte Alternative (Verwendung des internen oder verschiedener externer Speicher) eine separate gedruckte Schaltung, die jeweils ihren eigenen Prozessor enthält, zu entwickeln und herzustellen. Eine Schaltung, die externe Speicher enthält, ist dabei auch nur für den vorgesehenen Betrieb geeignet und beispielsweise nicht mehr für einen Betrieb mit dem internen Speicher verwendbar, da Ein/Ausgänge des Mikroprozessors, die sonst als Signalleitungen dienen, als Adressenleitungen für den externen Speicher geschaltet sind.
Die Fig. 2 der Zeichnung zeigt ein solches Mikrocomputer- System, bei dem externe Speicherelemente Anwendung finden.
In der Fig. 2 bezeichnet die Bezugsziffer 1 einen Ein-Chip-Prozessor (z. B. den Prozessor 8396 von Intel), die Bezugsziffern 6 und 7 bezeichnen jeweils einen Adressenspeicher (getaktetes D-Flip-Flop, auch "D-Latch"), die Bezugsziffern 8 und 9 Speicherelemente (z. B. ROMs), in denen einige Programme gespeichert sind, und die Bezugsziffer 10 eine Ein/Ausgabeeinheit, die als Eingabe/Ausgabe-Schnittstelle ausgelegt ist.
Die Entwicklung und Herstellung solcher gedruckter Schaltungen für die externen Speicher ist jedoch ebenfalls relativ aufwendig und wirtschaftlich nur für größere Stückzahlen möglich.
Aufgabe der Erfindung ist es daher, eine Schaltung für einen Mikroprozessor zu schaffen, die ein wahlweises Umschalten auf einen oder mehrere externe Speicher erlaubt.
Diese Aufgabe wird erfindungsgemäß mit den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst.
Erfindungsgemäß wird somit eine Grundschaltung mit einem Mikroprozessor bereitgestellt, die einfach aufgebaut ist und an die wahlweise eine Schaltung mit externen Speichern angeschlossen werden kann, wobei diese letztgenannte Schaltung beispielsweise nur an einem Verbindungsstecker angesteckt zu werden braucht, um einen Betrieb des Prozessors mit den externen Speichern zu erhalten. Ohne diese Schaltung mit externen Speichern arbeitet der Mikroprozessor auf der Basis seiner internen Programme als normaler Ein- Chip-Prozessor.
Die erfindungsgemäße Vorrichtung besteht damit aus der Grundschaltung mit dem Ein-Chip-Prozessor, die ohne weitere externe Bauteile und ohne zusätzliche Modifikationen als Ein-Chip-Mikrocomputer verwendet werden kann und die, durch einfaches Anstecken einer Schaltung mit externen Speichern, genausogut als erweiterter Computer benutzt werden kann.
Bei geöffnetem Verbindungselement, das heißt wenn keine Schaltung mit externen Speichern am Mikroprozessor angeschlossen ist, wird von der CPU automatisch das interne ROM angewählt und das darin enthaltene Programm abgearbeitet. Dabei werden die Anschlüsse des Prozessors als normale Eingänge und Ausgänge verwendet.
Wenn durch einfaches Zusammenstecken der Verbindungselemente, das heißt durch Anstecken externer Speicher etwa ein entsprechender Anschluß am Prozessor auf einen niedrigen Pegel gesetzt wird, wird von der CPU automatisch das externe ROM angewählt und das darin enthaltene Programm abgearbeitet. Dabei werden alle Verbindungen an bestimmten Ausgangsanschlüssen des Prozessors in bekannter Weise für Adressendaten für den Zugriff auf den externen Speicher verwendet.
Damit nun diese Prozessor-Anschlüsse einmal für Signale (keine externen Speicher angeschlossen) und einmal für Adressen (externe Speicher angeschlossen) verwendet werden können, ist erfindungsgemäß eine Sperrschaltung für diese Anschlüsse vorgesehen, die eine entsprechende Umschaltung bzw. Sperrung dieser Anschlüsse bewirkt. Diese Signal-Sperrschaltung bewirkt mit anderen Worten, daß nach Anschließen der Schaltung mit den externen Speichern keine Signale mehr von außen an diese Anschlüsse des Prozessors gelangen können und auch vom Prozessor über diese Anschlüsse keine Signale mehr nach außen, das heißt über die Speicher hinaus, abgegeben werden können, die nicht dafür bestimmt sind.
Die Unteransprüche 2 und 3 beschreiben die alternative Verwendung von Drei-Zustands-Puffern oder Wählschaltungen für die Sperrschaltung.
Ausführungsbeispiele für die erfindungsgemäße periphere Schaltung für einen Mikroprozessor werden anhand der Zeichnung näher erläutert. Es zeigen
Fig. 1 und 2 herkömmliche Peripherieschaltungen,
Fig. 3 eine Grundschaltung mit einem Mikroprozessor gemäß einem ersten Ausführungsbeispiel,
Fig. 4 eine mit der Grundschaltung zu verbindende Schaltung mit externen Speichern und
Fig. 5 ein zweites Ausführungsbeispiel für die Grundschaltung.
In Fig. 3 bezeichnet die Bezugsziffer 1 einen Ein-Chip-Mikroprozessor (z. B. Intel 8396), der ROMs, in denen gewünschte Programme gespeichert sind, RAMs, Zähler und Ein/Ausgangsanschlüsse enthält. Die Bezugsziffern 2 und 3 bezeichnen einen Drei-Zustands- Puffer mit einem Drei-Zustands-Verhalten mit einer logischen "1", "0" und einer hohen Ausgangsimpedanz.
Die Bezugsziffer 4 bezeichnet ein Verbindungselement, etwa einen Verbindungsstecker, zum Anschließen externer Speicher.
Die Bezugsziffer 5 in Fig. 4 bezeichnet ein Verbindungselement, etwa einen Verbindungsstecker, der an das Verbindungselement 4 in Fig. 3 anzuschließen ist. Die Bezugsziffern 6 und 7 bezeichnen Adressenspeicher zum Halten einer Adresse, die Bezugsziffern 8 und 9 ROMs, in denen Programme gespeichert sind, und die Bezugsziffer 10 eine Ein/Ausgabeeinheit. Die in Fig. 3 gezeigte Schaltung und die in Fig. 4 gezeigte Schaltung können mittels der Verbindungselemente 4 und 5 verbunden werden. Die durch das Verbinden geschalteten Signale sind ein Eingangssignal und ein Ausgangssignal an den Drei-Zustands- Puffern 2 und 3, ein synchron zu der Ausgabe einer Adresse ausgegebenes ALE-Signal (Adress Latch Enable Signal), ein Taktsignal beim Schreiben und Lesen von Daten, ein EA-Signal (Extern Access Signal) zum Bestimmen, ob ein interner Speicher des Prozessors oder ein externer Speicher angewählt wird, sowie ein Signal für eine hohe Ausgangsimpedanz der Drei-Zustands- Puffer 2 und 3.
Der Betrieb des Ausführungsbeispiels wird unter Bezugnahme auf den oben beschriebenen Aufbau erläutert. Zuerst soll der Betrieb der in Fig. 3 gezeigten Grundschaltung für den Fall beschrieben werden, daß das Verbindungselement am Mikroprozessor offen ist. In diesem Fall wird der interne Programmspeicher im Mikroprozessor ausgewählt, da ein bestimmtes, durch einen Widerstand 11 hervorgerufenes Potential am EA-Signal-Anschluß anliegt. Auch bezüglich der Drei-Zustands-Puffer 2 und 3 wird über einen Widerstand 12 ein Potential an deren Auswahl-Pin angelegt, so daß sie in einen leitenden Zustand gelangen. Der Mikroprozessor 1 arbeitet entsprechend das im unteren ROM gespeicherte Programm ab, wobei alle Anschlüsse P₀, P₁ und P₂ als Ein/Ausgangsanschlüsse dienen können.
Im folgenden wird der Fall beschrieben, daß das Verbindungselement an der Schaltung nach Fig. 4 in das Verbindungselement 4 der Grundschaltung eingesetzt ist. Das Einsetzen des Verbindungselementes 5 in das Verbindungselement 4 führt dazu, daß der Auswahlanschluß EA Erdpotential annimmt, wie in Fig. 4 gezeigt. Als Programmspeicher werden damit die externen ROMs 8 und 9 angewählt, und gleichzeitig werden die Puffer 2 und 3 auf dieselbe Weise so geschaltet, daß der Ausgang eine hohe Impedanz aufweist. Der Mikroprozessor 1 kann daher über die Anschlüsse P₁ und P₂ synchron mit dem ALE-Signal Adressen ausgeben, um die Programme in den externen ROMs 8 und 9 auszulesen. Die Adressenspeicher 6 und 7 sowie die ROMs 8 und 9 sind dabei mit den Signalleitungen verbunden. Um die entsprechende Verringerung der Anzahl der Ein/Ausgabeanschlüsse beim Betrieb mit externen Speichern auszugleichen, weist die Peripherieschaltung der Fig. 4 in bekannter Weise noch eine Ein/Ausgabeeinheit 10 auf.
In dem oben beschriebenen Ausführungsbeispiel werden die mit den Eingabe/Ausgabeanschlüssen P₁ und P₂ des Mikroprozessors 1 verbundenen Drei-Zustands-Puffer 2 und 3 leitend gemacht, wenn ein Ein-Chip-Modus vorliegt, bei dem zwischen jedem der Ein/Ausgabeanschlüsse P₁ und P₂ Signale ausgetauscht werden können. Falls die externen ROMs 8 und 9 angeschlossen sind, bzw. die Drei-Zustands-Puffer 2 und 3 abgeschaltet sind, erfolgt eine Eingabe oder Ausgabe von Daten und Adressen zwischen den Ein/Ausgabeanschlüssen P₁ und P₂ und den externen ROMs 8 und 9, und gleichzeitig werden Ein/Ausgabe-Signale von der Ein/Ausgabeeinheit 10 an die Ausgangsleitungen der Drei-Zustands-Puffer angelegt. Daher ist es auch möglich, anstelle der Puffer Wählschaltungen 13 und 14 zu verwenden, um selektiv Signale auszugeben, wie es in Fig. 5 dargestellt ist. Dabei wird an Auswahlanschlüsse S der Wählschaltungen 13 und 14 über Widerstände 11 und 12 eine bestimmte Spannung angelegt, falls der Mikroprozessor 1 in einem Ein-Chip-Modus verwendet wird. In den Wählschaltungen 13 und 14 sind dann die mit Anschlüssen P₁ und P₂ verbundenen Eingänge A jeweils mit einem Ausgang O verbunden.
Falls das Verbindungselement 5 der peripheren Schaltung mit dem Verbindungselement 4 verbunden ist, liegt Erdpotential an den Auswahlanschlüssen (S) der Wählschaltungen 13 und 14 an, und die Ausgänge O der Wählschaltungen 13 und 14 werden auf die Anschlüsse B umgeschaltet. Mit den Anschlüssen B sind die Anschlüsse P₁′ und P₂′ der Ein/Ausgabeeinheit 10 in der peripheren Schaltung verbunden.

Claims (4)

1. Periphere Schaltung für einen Mikroprozessor zum Umschalten von einem internen auf einen externen Speicher, mit
  • - einem Ein-Chip-Prozessor (1), der von einem internen ROM- Speicher-Modus auf einen externen ROM-Speicher-Modus umgeschaltet werden kann,
  • - Adressenspeichern (6, 7), die im externen ROM-Speicher-Modus an Ein/Ausgangsanschlüssen (P₁, P₂) des Prozessors (1) angeschlossen sind,
  • - externen Speichern (8, 9), die im externen ROM-Speicher- Modus über die Adressenspeicher (6, 7) an den Prozessor (1) angeschlossen sind, und mit
  • - einer Ein/Ausgabeeinheit (10), die im externen ROM-Speicher- Modus mit den externen Speichern (8, 9) und dem Prozessor (1) verbunden ist,
gekennzeichnet durch
  • - ein trennbares Verbindungselement (4, 5) und
  • - eine Signal-Sperrschaltung (2, 3; 13, 14) für diejenigen Anschlüsse (P₁, P₂) des Prozessors (1), an die im externen ROM-Speicher-Modus die Adressenspeicher (6, 7) angeschlossen sind, wobei
    • - bei getrenntem Verbindungselement (4, 5) der interne Speicher im Ein-Chip-Prozessor (1) angewählt ist und die entsprechenden Ein-Chip-Prozessor-Anschlüsse (P₁, P₂) als Signal-Ein/Ausgänge geschaltet sind, und wobei
    • - bei zusammengesetztem Verbindungselement (4, 5) die externen Speicher (8, 9) angewählt und die entsprechenden Ein-Chip-Prozessor-Ausgänge (P₁, P₂) als Adressenausgänge für die externen Speicher geschaltet sind.
2. Periphere Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Signal-Sperrschaltung (2, 3; 13, 14) Drei-Zustands-Puffer (2, 3) aufweist, die als Ausgangszustand den Zustand hoher Impedanz annehmen können.
3. Periphere Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Signal-Sperrschaltung (2, 3; 13, 14) Wählschaltungen (13, 14) zum Anwählen von Signalleitungen aufweist.
DE19873739993 1986-11-26 1987-11-25 Peripherieschaltung fuer mikroprozessor Granted DE3739993A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61281504A JPS63133251A (ja) 1986-11-26 1986-11-26 マイクロプロセツサの周辺回路

Publications (2)

Publication Number Publication Date
DE3739993A1 DE3739993A1 (de) 1988-06-09
DE3739993C2 true DE3739993C2 (de) 1990-10-25

Family

ID=17640105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873739993 Granted DE3739993A1 (de) 1986-11-26 1987-11-25 Peripherieschaltung fuer mikroprozessor

Country Status (4)

Country Link
US (1) US4839795A (de)
JP (1) JPS63133251A (de)
CN (1) CN87107995A (de)
DE (1) DE3739993A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201293C2 (de) * 1992-01-15 2003-06-18 Bally Wulff Automaten Gmbh Steckbare Datenspeichervorrichtung für Geldspielgeräte

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047922A (en) * 1988-02-01 1991-09-10 Intel Corporation Virtual I/O
EP0414811B1 (de) * 1988-05-03 1997-02-19 Wang Laboratories, Inc. Mikroprozessor mit äusserem steuerungsspeicher
US5291197A (en) * 1988-07-13 1994-03-01 Nec Corporation One-chip data processor with built-in A/D converter for automatically repeating A/D conversions without instructions from a CPU
US5243700A (en) * 1988-12-30 1993-09-07 Larsen Robert E Port expander architecture for mapping a first set of addresses to external memory and mapping a second set of addresses to an I/O port
US5263141A (en) * 1989-01-31 1993-11-16 Brother Kogyo Kabushiki Kaisha Microprocessor with an exclusive address terminal for selecting at least one part of a peripheral device
US5086407A (en) * 1989-06-05 1992-02-04 Mcgarity Ralph C Data processor integrated circuit with selectable multiplexed/non-multiplexed address and data modes of operation
JPH03102483A (ja) * 1989-09-18 1991-04-26 Hitachi Ltd 自動車用組込み形1チップマイコン、プログラム開発装置
US5426759A (en) * 1989-12-21 1995-06-20 Microchip Technology Incorporated On-chip/off-chip memory switching using system configuration bit
FR2656940A1 (fr) * 1990-01-09 1991-07-12 Sgs Thomson Microelectronics Circuit integre a microprocesseur fonctionnant en mode rom interne et eprom externe.
ATE295571T1 (de) * 1991-03-01 2005-05-15 Advanced Micro Devices Inc Ausgangspuffer für mikroprozessor
US5291603A (en) * 1991-03-14 1994-03-01 Westinghouse Electric Corp. Microprocessor system with multiple interrupts masked for use in electronic control or monitoring of various solid-state products
JPH07302254A (ja) * 1994-05-06 1995-11-14 Mitsubishi Electric Corp マイクロコンピュータシステム
US5854909A (en) * 1995-09-29 1998-12-29 Intel Corporation Test and control access architecture for an integrated circuit
US6078966A (en) * 1997-01-14 2000-06-20 Mitsumi Electric Co., Ltd. Switching means for directly controlling operation of data storage devices, data storage/reproducing devices, and data reproducing devices
US6016517A (en) * 1997-04-10 2000-01-18 International Business Machines Corporation Data processing system and method for optimizing connector usage
EP1062591B1 (de) * 1998-12-21 2016-07-13 Infineon Technologies AG Programmgesteuerte einheit mit internen und externen speichern

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806878A (en) * 1971-08-05 1974-04-23 Ibm Concurrent subsystem diagnostics and i/o controller
US3766526A (en) * 1972-10-10 1973-10-16 Atomic Energy Commission Multi-microprogrammed input-output processor
US3833930A (en) * 1973-01-12 1974-09-03 Burroughs Corp Input/output system for a microprogram digital computer
US4442504A (en) * 1981-03-09 1984-04-10 Allen-Bradley Company Modular programmable controller
US4450521A (en) * 1981-04-13 1984-05-22 Texas Instruments Incorporated Digital processor or microcomputer using peripheral control circuitry to provide multiple memory configurations and offset addressing capability
US4514805A (en) * 1982-02-22 1985-04-30 Texas Instruments Incorporated Interrupt operation in systems emulator mode for microcomputer
US4628158A (en) * 1982-07-16 1986-12-09 At&T Bell Laboratories Stored program controller
JPS5971557A (ja) * 1982-10-18 1984-04-23 Nec Corp 半導体集積回路装置
JPS59216263A (ja) * 1983-05-24 1984-12-06 Matsushita Electric Ind Co Ltd マイコンの外部rom拡張制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201293C2 (de) * 1992-01-15 2003-06-18 Bally Wulff Automaten Gmbh Steckbare Datenspeichervorrichtung für Geldspielgeräte

Also Published As

Publication number Publication date
US4839795A (en) 1989-06-13
CN87107995A (zh) 1988-06-08
JPH0559457B2 (de) 1993-08-31
DE3739993A1 (de) 1988-06-09
JPS63133251A (ja) 1988-06-06

Similar Documents

Publication Publication Date Title
DE3739993C2 (de)
EP1248198B1 (de) Programmgesteuerte Einheit mit Emulations-Einheiten
DE69714472T2 (de) Verfahren zum überprüfen eines integrierten speichers mit hilfe einer integrierten dma-schaltung
DE69127241T2 (de) Programmierbare Schaltung zur Leistungsverminderung in einer programmierbaren logischen Schaltung
DE4027510C2 (de)
DE3709032C2 (de)
DE3712178C2 (de)
DE4103107A1 (de) Einrichtung und verfahren zur steuerung eines mikrocomputers
DE69414960T2 (de) Halbleiterspeichergerät zur Ausführung einer Speicherprüfung
DE4218787A1 (de) Selbstschaltende einrichtung fuer eine zentraleinheits-logik
DE3786973T2 (de) Semaphorschaltung für gemeinsam genutzte Speicherzellen.
DE69023231T2 (de) IC-Karte mit verbesserter Umschaltung der Stromversorgung.
DE69431500T2 (de) Geringem Leistungsverbraucheinchipmikrorechner mit mehreren peripheren Schaltkreisen
DE3789471T2 (de) Mikrocomputer.
DE3789152T2 (de) Mikrorechner.
DE3024153A1 (de) Speicher-subsystem
DE69122001T2 (de) Integrierte Schaltung mit einer Standardzelle, einer Anwendungszelle und einer Prüfzelle
DE3000012A1 (de) Schaltungsanordnung zur ausfuehrung eines uebertragungsbefehls in einer datenverarbeitungsanlage
DE3313075C2 (de)
DE60223043T2 (de) Elektronischer schaltkreis und testverfahren
DE3916811A1 (de) Integrierte halbleiterschaltung mit einer internen nicht-wiederprogrammierbaren speichereinrichtung
EP0386296B1 (de) Zusammensetzung eines Mikrokontrollers
DE19711097C2 (de) Integrierte Schaltung mit einem Speicher und einer Prüfschaltung
DE4329335C2 (de) Mikrocomputer für IC-Karte
DE10152916A1 (de) Informationsenthaltungseinrichtung für Speichermodule und Speicherchips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee