JPS59216263A - マイコンの外部ｒｏｍ拡張制御回路 - Google Patents
マイコンの外部ｒｏｍ拡張制御回路Info
- Publication number
- JPS59216263A JPS59216263A JP58091841A JP9184183A JPS59216263A JP S59216263 A JPS59216263 A JP S59216263A JP 58091841 A JP58091841 A JP 58091841A JP 9184183 A JP9184183 A JP 9184183A JP S59216263 A JPS59216263 A JP S59216263A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- gate
- external
- address
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、シングルチップマイコンに内１１ＬＡｊ、さ
れている命令格納用のＲＯＭを、外部にも拡張して使用
するだめのマイコンの外部ＲＯＭ拡張制御回路に関する
ものである。
れている命令格納用のＲＯＭを、外部にも拡張して使用
するだめのマイコンの外部ＲＯＭ拡張制御回路に関する
ものである。
従来例の構成とその問題点
近年、ノンクルチップマイコンでありながら外部に命令
用のＲＯＭを拡張して使用できるものが用いられ始めて
いる。この様なマイコンの一応用例として、シングルチ
ップマイコンの内部ＲＯＭに基本的な機能を入れておき
、オプション機能などを外部ＲＯＭによって付加する例
もある。
用のＲＯＭを拡張して使用できるものが用いられ始めて
いる。この様なマイコンの一応用例として、シングルチ
ップマイコンの内部ＲＯＭに基本的な機能を入れておき
、オプション機能などを外部ＲＯＭによって付加する例
もある。
以下、従来のシングルチップマイコンの外部ＲＯＭ拡張
回路について説明する。
回路について説明する。
第１図は、従来のシングルチップマイコンのＲＯＭ拡張
制御回路を示すものであり、第２図は従来のシングルチ
ップマイコンのＲＯＭ領域割当を示しだものである。
制御回路を示すものであり、第２図は従来のシングルチ
ップマイコンのＲＯＭ領域割当を示しだものである。
第１図において、１はシングルチップマイコン内蔵のＲ
ＯＭ、２は第１のゲートであり、内蔵ＲＯＭ１の読み出
し値を命令バス３に転送する０命令バス３は内蔵ＲＯＭ
１あるいは外部に拡張された命令用ＲＯＭ４の読み出し
値を伝える。６は第２のゲートであり、第１のゲート２
が閉じている間に開く。６は端子であり、シンクルチッ
プマイコンとして内ｊｉ ＲＯＭ １を使用している時
は、Ｉ／Ｑポート機能を持つ０まだ、外部にＲＯＭを拡
張して使用する時は、外部ＲＯＭの読み出し値をマイコ
ンに入力するだめの機能を持つ。
ＯＭ、２は第１のゲートであり、内蔵ＲＯＭ１の読み出
し値を命令バス３に転送する０命令バス３は内蔵ＲＯＭ
１あるいは外部に拡張された命令用ＲＯＭ４の読み出し
値を伝える。６は第２のゲートであり、第１のゲート２
が閉じている間に開く。６は端子であり、シンクルチッ
プマイコンとして内ｊｉ ＲＯＭ １を使用している時
は、Ｉ／Ｑポート機能を持つ０まだ、外部にＲＯＭを拡
張して使用する時は、外部ＲＯＭの読み出し値をマイコ
ンに入力するだめの機能を持つ。
以上の様に構成された従来のシンクルチップマイコンの
外部ＲＯＭ拡張回路について、以下その動作を説明する
。
外部ＲＯＭ拡張回路について、以下その動作を説明する
。
はじめに、シングルチップマイコ／として使用する場合
の動作を述べる。／ンクルチノプ時には、シングルチッ
プ時信号ａがハイレベルに設定され、第１のゲート２が
開き、第２のゲート５は閉じた状態を保つ。内部ＲＯＭ
１の読み出Ｌ７値は、第１のゲート２を介して命令バス
３に伝送される。端子６はＩ１０ポート機能を持つ。従
って、外部ＲＯＭ４は使用しない。そして、命令の実行
は全て内蔵ＲＯＭ１でプロクラムされたとおりに働く○
すなわち、第２図に示すとおり、内＋？Ｚ ＲＯＭ １
の００００番地〜０ＦＦＦ番地をそのまま使用する。
の動作を述べる。／ンクルチノプ時には、シングルチッ
プ時信号ａがハイレベルに設定され、第１のゲート２が
開き、第２のゲート５は閉じた状態を保つ。内部ＲＯＭ
１の読み出Ｌ７値は、第１のゲート２を介して命令バス
３に伝送される。端子６はＩ１０ポート機能を持つ。従
って、外部ＲＯＭ４は使用しない。そして、命令の実行
は全て内蔵ＲＯＭ１でプロクラムされたとおりに働く○
すなわち、第２図に示すとおり、内＋？Ｚ ＲＯＭ １
の００００番地〜０ＦＦＦ番地をそのまま使用する。
次に外部ＲＯＭを拡張して使用する場合、／／グルチッ
プ時信号ａはローレベルに設定され、第１のゲート２が
閉じ、第２のゲート５が開く。内ｉ銭ＲＯＭ １の読み
出し値は無視され、外部ＲＯＭ４の読み出し値は端子６
を介し、第２のゲート６を通り命令バス３に伝送される
。従って、命令実行は外部ＲＯＭ４でプログラムされた
とおりに働く。すなわち、第２図に示すとおり、外部Ｒ
ＯＭ４の００００番地〜ＦＦＦＦ番地をそのまま使用す
る。
プ時信号ａはローレベルに設定され、第１のゲート２が
閉じ、第２のゲート５が開く。内ｉ銭ＲＯＭ １の読み
出し値は無視され、外部ＲＯＭ４の読み出し値は端子６
を介し、第２のゲート６を通り命令バス３に伝送される
。従って、命令実行は外部ＲＯＭ４でプログラムされた
とおりに働く。すなわち、第２図に示すとおり、外部Ｒ
ＯＭ４の００００番地〜ＦＦＦＦ番地をそのまま使用す
る。
しかしながら上記のような構成では、内部ＲＯＭ１もし
くは外部ＲＯＭ４のどちらか一方だけ使用できるもので
、せっかく内部ＲＯＭ１にもプログラムされている内容
がを効に活用できないという問題点を任していた。
くは外部ＲＯＭ４のどちらか一方だけ使用できるもので
、せっかく内部ＲＯＭ１にもプログラムされている内容
がを効に活用できないという問題点を任していた。
発明の目的
本発明は上記従来の問題点を解消するもので、シングル
チップマイコンに外部ＲＯＭを拡張して使用する場合に
おいても、内蔵ＲＯＭを必要に応じて、プログラム操作
あるいはＲＯＭアクセス領域の違いによって、選択的に
使用できるようなマイコンの外部ＲＯＭ拡張制御回路を
提供することを目的とする〇 発明の構成 本発明は、シングルチップ動作時に、内１．’、、％
ＲＯＭアドレス空間として割当てられていないアドレス
空間を検出するアドレスデコーダと、命令実行でセット
／リセット可能な拡張制御フラグと、アドレスデコーダ
と拡張制御フラグの論理積で開閉し、内ｊｉ、）’ Ｒ
ＯＭの読み出し値を命令バスに出力する第１ゲートと、
外部ＲＯＭのｔ売み出し値を入力するだめの端子と、外
部ＲＯＭの読み出し値を、第１のゲートが閉じている時
に命令バスに出力する第２のゲートを備えだシングルチ
ップマイコンの外部ＲＯＭ拡張制御回路であり、命令実
行によって、拡張制御フラグをセット／リセットするこ
とにより、外部ＲＯＭを使用するモードにおいても、必
要に応じて内蔵ＲＯＭも使用できるものである。
チップマイコンに外部ＲＯＭを拡張して使用する場合に
おいても、内蔵ＲＯＭを必要に応じて、プログラム操作
あるいはＲＯＭアクセス領域の違いによって、選択的に
使用できるようなマイコンの外部ＲＯＭ拡張制御回路を
提供することを目的とする〇 発明の構成 本発明は、シングルチップ動作時に、内１．’、、％
ＲＯＭアドレス空間として割当てられていないアドレス
空間を検出するアドレスデコーダと、命令実行でセット
／リセット可能な拡張制御フラグと、アドレスデコーダ
と拡張制御フラグの論理積で開閉し、内ｊｉ、）’ Ｒ
ＯＭの読み出し値を命令バスに出力する第１ゲートと、
外部ＲＯＭのｔ売み出し値を入力するだめの端子と、外
部ＲＯＭの読み出し値を、第１のゲートが閉じている時
に命令バスに出力する第２のゲートを備えだシングルチ
ップマイコンの外部ＲＯＭ拡張制御回路であり、命令実
行によって、拡張制御フラグをセット／リセットするこ
とにより、外部ＲＯＭを使用するモードにおいても、必
要に応じて内蔵ＲＯＭも使用できるものである。
実施例の説明
以下に本発明の実施例を図面を用いて説明する。
第３図は本発明の実施例におけるシングルチップマイコ
ンの外部ＲＯＭ拡張制御回路である。第３図において１
は内蔵ＲＯＭ、２は第１のゲートであり、内蔵ＲＯＭ１
の読出し値を命令バス３に出力制御する。
ンの外部ＲＯＭ拡張制御回路である。第３図において１
は内蔵ＲＯＭ、２は第１のゲートであり、内蔵ＲＯＭ１
の読出し値を命令バス３に出力制御する。
命令バス３は、内蔵ＲＯＭ１、又は外部ＲＯＭ４の読出
し値を命令先読みを行なうためのキューバソファ、ある
いは命令レジスタに伝える０５は第２のゲートであり、
第１のゲート２が閉じる時に開く。６は端子であり、ン
ングルチソブ時はＩ１０ボートとして、まだ拡張時は外
部ＲＯＭ４の読出し値を接続する。７はアドレスバスで
あり、ＲＯＭのアクセス番地を伝える。８はデータバス
であり、命令実行結果が伝送されるだめのものである。
し値を命令先読みを行なうためのキューバソファ、ある
いは命令レジスタに伝える０５は第２のゲートであり、
第１のゲート２が閉じる時に開く。６は端子であり、ン
ングルチソブ時はＩ１０ボートとして、まだ拡張時は外
部ＲＯＭ４の読出し値を接続する。７はアドレスバスで
あり、ＲＯＭのアクセス番地を伝える。８はデータバス
であり、命令実行結果が伝送されるだめのものである。
９はアドレスデコーダであす、外部ＲＯＭ拡張時にのみ
役目を果たす。このアドレスデコーダｅでは、シングル
チップ動作時に内蔵ＲＯＭアドレス空間として割当てら
れていない空間を検出する。本実施例ではｏｏｏｏ〜０
ＦＦＦ以外、８０００〜５ＦＦＦ番地のアドレス空間を
検出する。１０は拡張制御フラグであり、テータバス８
に接続され、命令実行結果によって七ノド／リセットで
きる。拡張制御フラグ１０が“′ｙ″を示す時には内＋
５ ＲＯＭ １は併用できなく、外部ＲＯＭ４だけが有
効になる。マイコンをリセット時には、拡張制御フラグ
１０を°゛２″にリセットする。拡張１ｆｆｌｌ ｍｌ
フラグ１０が“１ ”で、かつア１−レステ゛コーダ９
の出力が１ ″ならば内蔵ＲＯＭ１が選択され、またア
ドレスデコーダ９の出力が°゛〆″すらば外部ＲＯＭ６
が選択される。１１は第３のゲートであり、第１のゲー
ト２及び第２のゲート５を開閉する条件を決める。シン
グルチップ動作時は常時“１ ″を出力し、外部ＲＯＭ
拡張時は、アドレスデコーダ９が８００ｙ〜８ＦＦＦ番
地を検出しかつ拡張制御フラグ１ｏが１ ″にセットさ
れている時に°“１ ”を出力する。
役目を果たす。このアドレスデコーダｅでは、シングル
チップ動作時に内蔵ＲＯＭアドレス空間として割当てら
れていない空間を検出する。本実施例ではｏｏｏｏ〜０
ＦＦＦ以外、８０００〜５ＦＦＦ番地のアドレス空間を
検出する。１０は拡張制御フラグであり、テータバス８
に接続され、命令実行結果によって七ノド／リセットで
きる。拡張制御フラグ１０が“′ｙ″を示す時には内＋
５ ＲＯＭ １は併用できなく、外部ＲＯＭ４だけが有
効になる。マイコンをリセット時には、拡張制御フラグ
１０を°゛２″にリセットする。拡張１ｆｆｌｌ ｍｌ
フラグ１０が“１ ”で、かつア１−レステ゛コーダ９
の出力が１ ″ならば内蔵ＲＯＭ１が選択され、またア
ドレスデコーダ９の出力が°゛〆″すらば外部ＲＯＭ６
が選択される。１１は第３のゲートであり、第１のゲー
ト２及び第２のゲート５を開閉する条件を決める。シン
グルチップ動作時は常時“１ ″を出力し、外部ＲＯＭ
拡張時は、アドレスデコーダ９が８００ｙ〜８ＦＦＦ番
地を検出しかつ拡張制御フラグ１ｏが１ ″にセットさ
れている時に°“１ ”を出力する。
以上の様に構成された本実施例のシングルチップマイコ
ンの外部ＲＯＭ拡張回路について、以下その動作を説明
する。
ンの外部ＲＯＭ拡張回路について、以下その動作を説明
する。
はじめに、シンクルチップマイコンとして機能している
場合の動作を述べる。シングルチップ時信号ａがハイレ
ベルになり、第３のゲート１１は常時・・イレベルを出
力し、第１のゲート２を開き第２のゲート５を閉じる。
場合の動作を述べる。シングルチップ時信号ａがハイレ
ベルになり、第３のゲート１１は常時・・イレベルを出
力し、第１のゲート２を開き第２のゲート５を閉じる。
内蔵ＲＯＭ１の読出値は、第１のゲート２を介して命令
バス３に出力される。端子６はＩ１０ボート機能を持つ
。したがって、命令実行は内蔵ＲＯＭ１で決まり、外部
ＲＯＭ４は使用しない。
バス３に出力される。端子６はＩ１０ボート機能を持つ
。したがって、命令実行は内蔵ＲＯＭ１で決まり、外部
ＲＯＭ４は使用しない。
第４図は本発明の実施例におけるＲＯＭ領域割当を示し
たものであり、上記のようにノンクルチップとして使用
するモードにおいては、内１ｉＲＯＭ１は００００〜．
ｍＦＦＦ番地に割当てられている。
たものであり、上記のようにノンクルチップとして使用
するモードにおいては、内１ｉＲＯＭ１は００００〜．
ｍＦＦＦ番地に割当てられている。
次に外部ＲＯＭ４を拡張して使用する場合、シングルチ
ップ時信号ａはローレベルになる。マイコンの電源投入
機は、拡張制御フラグ１ｏは“０″にリセットされてい
る。従って、第３のゲート１１は常時ローレベルを出力
し、第２のゲート６全開き、第１のゲート２を閉じる。
ップ時信号ａはローレベルになる。マイコンの電源投入
機は、拡張制御フラグ１ｏは“０″にリセットされてい
る。従って、第３のゲート１１は常時ローレベルを出力
し、第２のゲート６全開き、第１のゲート２を閉じる。
すると、外部ＲＯＭ４の読出値が端子６、第２のゲート
５を介して命令バス３に出力される。この状ｌ：憬では
、Ｒ汀令実行は外部ＲＯＭ４だけで決められる。
５を介して命令バス３に出力される。この状ｌ：憬では
、Ｒ汀令実行は外部ＲＯＭ４だけで決められる。
ここで、命令実行によって、データノくス８を介呟拡張
制御フラグ１０が°“１ ″にセットされた状態で、ア
ドレスデコーダ９がノ・イレベルを出プフすると、第３
のゲート１１が１ ′ン出力し、ａ５２のゲート２が開
き、内１．’、、！ ＲＯＭ １の読出値が命令７Ｎス
３に出力される。アドレスデコーダ９がノーイレベルを
出力している時は、内ｉ成ＲＯＭ １が有効になる。
制御フラグ１０が°“１ ″にセットされた状態で、ア
ドレスデコーダ９がノ・イレベルを出プフすると、第３
のゲート１１が１ ′ン出力し、ａ５２のゲート２が開
き、内１．’、、！ ＲＯＭ １の読出値が命令７Ｎス
３に出力される。アドレスデコーダ９がノーイレベルを
出力している時は、内ｉ成ＲＯＭ １が有効になる。
このように外部ＲＯＭＡを拡張するモードにふ・いては
、２つの状四がある。すなわち、第４図に示すように、
第１の状■は、拡張制御フラク゛力玉“０“′の場合で
あり、従来と同様の動作であって、内蔵ＲＯＭを無視し
、外部ＲＯＭ読出し値を命令バスに取り込む場合である
０ 第２の状１．寝は、拡張制御フラグが“１ ″の場合で
ある０内蔵ＲＯＭのアドレス空間がＢＯＯＯ〜５ＦＦＦ
番地に移動し、外部拡張ＲＯＭと併用できる様になる。
、２つの状四がある。すなわち、第４図に示すように、
第１の状■は、拡張制御フラク゛力玉“０“′の場合で
あり、従来と同様の動作であって、内蔵ＲＯＭを無視し
、外部ＲＯＭ読出し値を命令バスに取り込む場合である
０ 第２の状１．寝は、拡張制御フラグが“１ ″の場合で
ある０内蔵ＲＯＭのアドレス空間がＢＯＯＯ〜５ＦＦＦ
番地に移動し、外部拡張ＲＯＭと併用できる様になる。
外部ＲＯＭ空間領域としては０ＱＯＱ−７ＦＦＦ番地及
０：Ｃ３ｏ ｏ Ｏ＋＋＋Ｆ Ｆ Ｆ Ｆ番地１でが使
用出来る０例えば外Ｆ％ ＲＯＭに８に語のＥＦＲＯＭ
を用いた場合、００００〜Ｉ ＦＦＦ番地までを外部Ｒ
ＯＭ領域として用い、ＢＯＯり〜８ＦＦＦ番地までを内
蔵ＲＯＭ領域として使用することにより１２に語のＲＯ
Ｍ領域が使用できることになる。
０：Ｃ３ｏ ｏ Ｏ＋＋＋Ｆ Ｆ Ｆ Ｆ番地１でが使
用出来る０例えば外Ｆ％ ＲＯＭに８に語のＥＦＲＯＭ
を用いた場合、００００〜Ｉ ＦＦＦ番地までを外部Ｒ
ＯＭ領域として用い、ＢＯＯり〜８ＦＦＦ番地までを内
蔵ＲＯＭ領域として使用することにより１２に語のＲＯ
Ｍ領域が使用できることになる。
もし、外部ＲＯＭ拡張時に内蔵ＲＯＭのアドレス空間を
移動しなければ、内蔵ＲＯＭと、外部ＲＯＭが重複した
アドレス空間になるための障害が発生する場合がある。
移動しなければ、内蔵ＲＯＭと、外部ＲＯＭが重複した
アドレス空間になるための障害が発生する場合がある。
例えば、内蔵ＲＯＭが００００−ＯＦＦＦ番地まであり
、外部ＲＯＭが００００〜１ＦＦＦまであった場合、ｏ
ｏｏｏ〜０ＦＦＦ番地までは、外部と内蔵ＲＯＭの両方
が存在する。この重複する領域をアクセスする毎に、拡
張制御フラグを繰作してどちら側のＲＯＭをアクセスす
るか切換えなければならない。加えて、ＲＯＭ切換前と
後ではプログラムの流れをカウントするプログラムカウ
ンタの値が連続していることを前提にプログラミングし
ておく必要がある等の制約がある。
、外部ＲＯＭが００００〜１ＦＦＦまであった場合、ｏ
ｏｏｏ〜０ＦＦＦ番地までは、外部と内蔵ＲＯＭの両方
が存在する。この重複する領域をアクセスする毎に、拡
張制御フラグを繰作してどちら側のＲＯＭをアクセスす
るか切換えなければならない。加えて、ＲＯＭ切換前と
後ではプログラムの流れをカウントするプログラムカウ
ンタの値が連続していることを前提にプログラミングし
ておく必要がある等の制約がある。
以、１この様に本実施例によれば、アドレス割当領域を
シフトするだめのアドレスデコーダ９を設けることによ
り、内蔵ＲＯＭ１と外部ＲＯＭ４を０１用する場合の障
害をなくすることができる０内蔵ＲＯＭ１に書込まれて
いる命令コードは、拡張時にアドレス領域のシフトが行
なわれても不都合を生じないように、コール命令や、分
岐命令は相対アドレノ／フグモードを用いる。
シフトするだめのアドレスデコーダ９を設けることによ
り、内蔵ＲＯＭ１と外部ＲＯＭ４を０１用する場合の障
害をなくすることができる０内蔵ＲＯＭ１に書込まれて
いる命令コードは、拡張時にアドレス領域のシフトが行
なわれても不都合を生じないように、コール命令や、分
岐命令は相対アドレノ／フグモードを用いる。
なお、本実施例では、アドレスデコーダ９ば、」二位ア
ドレスにシフトする構造であるが、下位にシフト、ある
いは２つ以上に分割シフトしても良いことば言う寸でも
ない。
ドレスにシフトする構造であるが、下位にシフト、ある
いは２つ以上に分割シフトしても良いことば言う寸でも
ない。
一つの応用例として、内ｉ胡ＲＯＭの部分にテーブルデ
ータ及び、基本サブルーチン、基本機能を入れておき、
拡張時の外部ＲＯＭにオプション機能を持たぜて、部品
の共有化と、多品種少量生産でのコストダウン対策に寄
与することができる。
ータ及び、基本サブルーチン、基本機能を入れておき、
拡張時の外部ＲＯＭにオプション機能を持たぜて、部品
の共有化と、多品種少量生産でのコストダウン対策に寄
与することができる。
発明の効果
以上のように、本発明のシングルチップマイコンの外部
ＲＯＭ拡張制御回路は、シングルチップ動作時に内蔵Ｒ
ＯＭアドレス空間として割当てられていない空間を検出
するアドレスデコーダと、命令実行により七ノド／リセ
ットできる拡張制御フラグを設け、内蔵ＲＯＭと外部Ｒ
ＯＭの両方をアドレス割当領域の違い、あるいは、フラ
グにより区別し、両方のＲＯＭを効果的に併用すること
ができ、プロクラムの活用が有効に行なえる。
ＲＯＭ拡張制御回路は、シングルチップ動作時に内蔵Ｒ
ＯＭアドレス空間として割当てられていない空間を検出
するアドレスデコーダと、命令実行により七ノド／リセ
ットできる拡張制御フラグを設け、内蔵ＲＯＭと外部Ｒ
ＯＭの両方をアドレス割当領域の違い、あるいは、フラ
グにより区別し、両方のＲＯＭを効果的に併用すること
ができ、プロクラムの活用が有効に行なえる。
第１図は従来のシンクルチップマイコンの外部ＲＯＭ拡
張制御回路を示す回路図、第２図は従来のＲＯＭ領域割
当を示す説明図、第３図は本発明の一実施例におけるマ
イコンの外部ＲＯＭ拡張制御回路を示す回路図、第４図
は同実施例のＲＯＭ領域割当を示す説明図である。 １・・・・・・内蔵ＲＯＭ、２・・・・・・第１ゲート
、３・・・・・・命令バス、４・・・・・・外部ＲＯＭ
、５・・・・・・第２ゲート、６・・・・・端子、７・
・・・・・アドレスバス、９・・・・・・アドレスデコ
ーダ、１ｏ・・・・・・拡張制御フラグ。
張制御回路を示す回路図、第２図は従来のＲＯＭ領域割
当を示す説明図、第３図は本発明の一実施例におけるマ
イコンの外部ＲＯＭ拡張制御回路を示す回路図、第４図
は同実施例のＲＯＭ領域割当を示す説明図である。 １・・・・・・内蔵ＲＯＭ、２・・・・・・第１ゲート
、３・・・・・・命令バス、４・・・・・・外部ＲＯＭ
、５・・・・・・第２ゲート、６・・・・・端子、７・
・・・・・アドレスバス、９・・・・・・アドレスデコ
ーダ、１ｏ・・・・・・拡張制御フラグ。
Claims (1)
- ＲＯＭ番地を伝えるアドレスバスと、前記アドレスバス
を伝わる値を入力し、ンンクルチノプ動作時に内蔵ＲＯ
Ｍアドレス空間に割当てられないアドレス空間を検出す
るアドレスデコーダと、命令実行でセット／リセット可
能な拡張１１ｊｌＪ御フラグと、ＲＯＭの読み出し値を
伝える命令バスと、第１の情報を記”Ｌはする内蔵ＲＯ
Ｍと、前記アドレスデコーダの出力と前記拡張制御フラ
グの出力の論理積で開閉し、前記内蔵ＲＯＭの読み出し
値を前記命令バスに出力する第１ゲートと、第２の情報
を記憶する外部ＲＯＭの読み出し値を入力する端子と、
前記端子に入力された値を、前記第１ゲートが閉じてい
る時に前記命令バスに出力する第２ゲートとを備えたこ
とを特徴とするマイコンの外部ＲＯＭ拡張制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58091841A JPS59216263A (ja) | 1983-05-24 | 1983-05-24 | マイコンの外部ｒｏｍ拡張制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58091841A JPS59216263A (ja) | 1983-05-24 | 1983-05-24 | マイコンの外部ｒｏｍ拡張制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59216263A true JPS59216263A (ja) | 1984-12-06 |
Family
ID=14037809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58091841A Pending JPS59216263A (ja) | 1983-05-24 | 1983-05-24 | マイコンの外部ｒｏｍ拡張制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59216263A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154163A (ja) * | 1985-12-27 | 1987-07-09 | Toshiba Corp | 混成集積回路装置 |
| JPS62279598A (ja) * | 1986-05-28 | 1987-12-04 | Fujitsu Ltd | 読出し専用メモリ |
| US4839795A (en) * | 1986-11-26 | 1989-06-13 | Mitsubishi Denki Kabushiki Kaishi | Interface circuit for single-chip microprocessor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771049A (en) * | 1980-10-20 | 1982-05-01 | Seiko Epson Corp | One-chip microcomputer |
| JPS58225458A (ja) * | 1982-06-25 | 1983-12-27 | Nec Corp | シングル・チツプ・マイクロコンピユ−タ |
-
1983
- 1983-05-24 JP JP58091841A patent/JPS59216263A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771049A (en) * | 1980-10-20 | 1982-05-01 | Seiko Epson Corp | One-chip microcomputer |
| JPS58225458A (ja) * | 1982-06-25 | 1983-12-27 | Nec Corp | シングル・チツプ・マイクロコンピユ−タ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154163A (ja) * | 1985-12-27 | 1987-07-09 | Toshiba Corp | 混成集積回路装置 |
| JPS62279598A (ja) * | 1986-05-28 | 1987-12-04 | Fujitsu Ltd | 読出し専用メモリ |
| US4839795A (en) * | 1986-11-26 | 1989-06-13 | Mitsubishi Denki Kabushiki Kaishi | Interface circuit for single-chip microprocessor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243700A (en) | Port expander architecture for mapping a first set of addresses to external memory and mapping a second set of addresses to an I/O port | |
| US7162563B2 (en) | Semiconductor integrated circuit having changeable bus width of external data signal | |
| JP2003006046A (ja) | メモリプロテクション方法および回路 | |
| JPS59216263A (ja) | マイコンの外部ｒｏｍ拡張制御回路 | |
| JPH05217361A (ja) | メモリカード | |
| JPH07302254A (ja) | マイクロコンピュータシステム | |
| US6092148A (en) | Microcomputer having different memory capacities that can be selected from a common chip layout | |
| US5566309A (en) | Variable memory boundaries between external and internal memories for single-chip microcomputer | |
| JPS5892054A (ja) | プログラマブル・チツプ・イネ−ブル回路 | |
| JPS60205644A (ja) | メモリアドレス拡張方式 | |
| JP2946508B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH0392949A (ja) | メモリの切り換え方式 | |
| JP3251265B2 (ja) | メモリ出力制御回路 | |
| KR100377165B1 (ko) | 억세스 시간의 선택적 조정 기능을 갖는 램 억세스 장치 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| WO2002028162A2 (en) | Penalty free address decoding scheme | |
| JPH0731632B2 (ja) | マイクロコンピュ−タ | |
| JPH08110900A (ja) | シングルチップマイクロコンピュータ | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH0573302A (ja) | マイクロコンピユータ | |
| JPH0628174A (ja) | アドレス指定回路 | |
| JPS6239450B2 (ja) | ||
| JPH07262124A (ja) | メモリアクセス方法およびその方法を実現する半導体回路装置 | |
| JPH06103479B2 (ja) | マイクロコンピユ−タ | |
| JP2000348011A (ja) | 電気的に書き換え可能な不揮発性メモリ内蔵マイクロコンピュータ |