DE3739993A1

DE3739993A1 - Peripherieschaltung fuer mikroprozessor

Info

Publication number: DE3739993A1
Application number: DE19873739993
Authority: DE
Inventors: Masahiko Iwasaki
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-11-26
Filing date: 1987-11-25
Publication date: 1988-06-09
Also published as: JPS63133251A; US4839795A; CN87107995A; DE3739993C2; JPH0559457B2

Description

Die Erfindung betrifft eine Peripherieschaltung für einen Mikroprozessor zur Verwendung beim Umschalten von Speicherele menten in einem Ein-Chip-Prozessor mit einem normalen Com putersystem, das auf einem Chip zusammengefaßt ist, und sepa raten externen Speicherelementen.

Als Mikroprozessoren, bei denen ein Ein-Chip-Prozessor Anwendung findet, sind im allgemeinen Systeme bekannt, wie sie in den Fig. 1 und 2 dargestellt sind. Der in Fig. 1 ge zeigte Einzelprozessor hat ROMs, RAMs, in denen Computerpro gramme gespeichert sind, eine Zeitgeberschaltung, einen Einga be/Ausgabe-Anschluß (I/O-Anschluß) und ähnliches, so daß im Falle der Anwendung eines derartigen Ein-Chip-Prozessors 1 in einem Mikrocomputer-System alle diese Elemente nicht als ex terne Peripherie-Elemente notwendig sind. Da keinerlei externe Peripherie-Elemente erforderlich sind, kann jeder der An schlußstifte oder Pins P 0 bis P 2 dieses Prozessors als ein Eingangsanschluß oder als ein Anschluß mit Ausgangsauffang speicher Anwendung finden. Damit läßt sich die effizienteste Anordnung bezüglich des tatsächlichen Raumbedarfs für den Auf bau des Systems erzielen.

Fig. 2 zeigt dagegen ein Mikrocomputer-System, bei dem externe Speicherelemente als Speicherelemente für einen Ein- Chip-Prozessor Anwendung finden.

In dieser Figur bezeichnet Bezugsziffer 1 einen Ein- Chip-Prozessor (z. B. Version-Nr. 8396 von Intel), Bezugszif fern 6 und 7 bezeichnen einen Daten-Auffangspeicher (getakte tes D-Flip-Flop, im Englischen als "D-latch" bezeichnet), Be zugsziffern 8 und 9 Speicherelemente (z. B. ROMs), in denen ei nige Programme gespeichert sind, und Bezugsziffer 10 eine Ein gabe/Ausgabe-Anschlußeinheit (im folgenden als "I/O-Anschluß" bezeichnet), die als ein Eingabe/Ausgabe-Schnittstellenelement bzw. -Interface zu einer externen Schaltung ausgelegt ist.

Bei dem in dem Mikrocomputer-System mit der oben be schriebenen Konfiguration Anwendung findenden Ein-Chip-Prozes sor werden sowohl Adreßsignale von dem Prozessor als auch ein Datensignal abwechselnd über einen Anschluß nach einem Time- Sharing-Verfahren, d. h. zeitverschachtelt, eingegeben und an externe ROMs 8 und 9 ausgegeben, um die Effizienz der Pin-Aus nutzung zu verbessern. Bei diesem Betrieb wird das von dem Prozessor ausgegebene Adreßsignal synchron zu einem ALE-Signal (Address Latch Enable Signal/Adress-Auffangspeicher-Freigabe signal) des Prozessors im Daten-Auffangspeicher (im folgenden kurz als "D"-Auffangspeicher oder "D"-Latch bezeichnet) gehal ten, anschließend wird eine Bestimmung der Adresse in den ROMs 8 und 9 durchgeführt, und während der nächsten Periode wird das aus der bestimmten Adresse ausgelesene Programm in den Prozessor 1 eingegeben oder über den I/O-Anschluß 10 an die externe Einheit ausgegeben.

Da ein herkömmliche Mikrocomputer-System, bei dem der Ein-Chip-Prozessor Anwendung findet, entsprechend obiger Be schreibung aufgebaut ist, zeigt es beispielsweise folgende Nachteile:

(a) falls ein Ein-Chip-Prozessor, der einen Masken-ROM enthält, bei dem Computer-System Anwendung findet, ist eine Modifikation des Programms nicht möglich;
(b) falls mit dem Ein-Chip-Prozessor ein externer ROM verwendet werden kann, wird zwar eine Modifikation des Pro gramms entsprechend einem ROM-Auswahlverfahren erleichtert, die Anzahl der gesamten das System aufbauenden Elemente wird jedoch aufgrund der zusätzlichen externen Elemente erhöht, und gleichzeitig muß aufgrund der Tatsache, daß jeder der An schlüsse des Prozessors nur für eine Adresse des Programmspei chers oder für eine Eingabe/Ausgabe von Daten verwendet wird, eine I/O-Anschlußfunktion außerhalb des Ein-Chip-Prozessors aufgebaut werden.

Die generelle Aufgabe der Erfindung ist darin zu sehen, die dem Stand der Technik anhaftenden Nachteile und insbeson dere die oben angesprochenen Probleme zu lösen. Insbesondere soll mit vorliegender Erfindung eine periphere Schaltung für einen Mikroprozessor geschaffen werden, bei der ein Ein-Chip- Prozessor mit Masken-ROMs ein Hauptelement des Mikrocomputer- Systems ist und bei dem erforderlichenfalls der oben genannte Ein-Chip-Prozessor auf eine gedruckte Schaltung des Mikrocom puter-Systems umgeschaltet werden kann, die mit programmierba ren ROMs versehen ist.

Die erfindungsgemäße Peripherieschaltung für einen Mikro prozessor ist so aufgebaut, daß mit einem Eingabe/Ausgabe-An schluß eine Signal-Abschaltung verbunden ist, um die An schluß-Eingabe und -Ausgabe weiterzuleiten oder seinen Ab schaltzustand zu steuern. Damit kann eine abwechselnde Eingabe und Ausgabe eines Adreßsignals und eines Datensignals unter zeitlicher Verschachtelung bezüglich der Speicherelemente durchgeführt werden, die in dem Ein-Chip-Prozessor vorgesehen sind, der ein Computer-Basissystem auf einem Chip aufweist. Gleichzeitig sind eine Signalleitung für ein Steuersignal für die Signal-Abschaltschaltung und eine Eingabe/Ausgabe für die Signal-Abschaltschaltung sowie eine externe Signal-Führungs einrichtung vorgesehen, um ein Steuersignal bezüglich des Speicherelements zu einer externen Speicherschaltung zu füh ren.

Weitere Aufgaben und Merkmale der Erfindung werden aus der folgenden detaillierten Beschreibung bevorzugter Ausfüh rungsbeispiele deutlich, die unter Bezugnahme auf die Zeichnungen erfolgt. In den Zeichnungn zeigen

Fig. 1 und 2 herkömmliche Mikroprozessor-Peripherie schaltungen;

Fig. 3 eine Mikroprozessor-Peripherieschaltung nach ei nem bevorzugten Ausführungsbeispiel der Erfindung;

Fig. 4 eine mit der in Fig. 3 gezeigten Schaltung zu verbindende Peripherieschaltung; und

Fig. 5 ein weiteres bevorzugtes Ausführungsbeispiel der Erfindung.

Unter Bezugnahme auf die Zeichnungen wird nun ein bevor zugtes Ausführungsbeispiel der Erfindung beschrieben. In Fig. 3 bezeichnet Bezugsziffer 1 einen Ein-Chip-Mikroprozessor (z. B. Intel 8396 usw.), der ROMs, in denen gewünschte Program me gespeichert sind, RAMs, Zähler und einen I/O-Anschluß ent hält. Die Bezugsziffern 2 und 3 bezeichnen einen 3-Zustands- Pufferspeicher bzw. einen Puffer mit 3-Zustands-Verhalten mit einer logischen "1", "0" und einer unendlichen Ausgangsimpe danz, wobei eine Ausrichtung des Puffers im voraus in Antwort auf den Zustand bestimmt wird, ob eine Freigabe-Signal-Leitung als ein Eingang oder als ein Ausgang verwendet wird. Bezugs ziffer 4 bezeichnet einen Verbinder, wie einen Verbindungs stecker, zur Anwendung beim Anschließen oder Verschalten der Peripherieschaltung.

Bezugsziffer 5 in Fig. 4 bezeichnet einen Verbinder, wie einen Verbindungsstecker, der an den Verbinder 4 in Fig. 3 anzuschließen ist. Die Bezugsziffern 6 und 7 bezeichnen einen D-Auffangspeicher zum Halten einer Adresse, die Bezugsziffern 8 und 9 ROMs, in denen Programmspeicher aufgenommen sind, und Bezugsziffer 10 einen I/O-Anschluß bzw. eine I/O-Anschlußein heit. Die in Fig. 3 gezeigte Schaltung und die in Fig. 4 ge zeigte Schaltung können durch den Verbinder 4 am Mikroprozes sor und durch einen Verbinder 5 an der Peripherieschaltung ver bunden werden. Die durch die Verbinder verschalteten Signale sind ein Eingangssignal und ein Ausgangssignal an den 3-Zu stands-Puffern 2 und 3, ein synchron mit der Ausgabe einer Adresse ausgegebenes ALE-Signal, ein Taktsignal beim Schreiben und Lesen von Daten, ein EA-Signal (External Access Signal/ Speicher für externen Zugriff) zum Bestimmen, ob ein Speicher im Prozessor als ein Programmspeicher des Mikroprozessors oder ob ein externes Speicherelement gewählt wird, sowie ein Signal zum Wählen einer unendlichen Ausgangsimpedanz der 3-Zustands- Puffer 2 und 3.

Der Betrieb des bevorzugten Ausführungsbeispiels wird un ter Bezugnahme auf den oben beschriebenen Aufbau erläutert. Zuerst soll ein Betrieb des in Fig. 3 gezeigten Einzelschalt kreises für den Fall beschrieben werden, daß der Verbinder am Mikroprozessor geöffnet ist. In diesem Fall wird der Programm speicher im Mikroprozessor im voraus gesetzt, indem ein be stimmtes durch einen Widerstand 11 hervorgerufenes Potential an den EA-Signal-Anschlußstift so angelegt wird, daß der Spei cher im Mikroprozessor 1, manchmal der Masken-ROM, gewählt werden kann. Auch bezüglich der 3-Zustands-Puffer 2 und 3 wird über einen Widerstand 12 ein Potential an den Auswahl-Pin an gelegt, so daß sie einen leitenden Zustand zeigen, bei dem sich ihre Ausgaben in Antwort auf ihre Eingaben verändern kön nen. Der Mikroprozessor 1 kann entsprechend dem in dem Mas ken-ROM gespeicherten Programm unter dem obengenannten Setzen arbeiten, und dann können alle Anschlüsse P 0, P 1 und P 2 als ein I/O-Anschluß für eine Ausgabe und eine Eingabe arbeiten.

Im folgenden wird ein Fall beschrieben, bei dem der Ver binder an der Peripherieschaltung nach Fig. 4 in den Verbin der 4 am Mikroprozessor eingesetzt ist. Das Einsetzen des Ver binders 5 in den Verbinder 4 führt dazu, daß der Programmspei cher-Auswahlanschluß EA Erdpotential annimmt, wie in Fig. 4 gezeigt. Dieser Zustand ist dem Fall entgegengesetzt, in dem ein in Fig. 1 gezeigter einzelner Mikroprozessor 1 Anwendung findet. Als Programmspeicher werden die externen ROMs 8 und 9 gewählt, und gleichzeitig werden die 3-Zustands-Puffer 2 und 3 auf dieselbe Weise so gewählt, daß die Ausgabe eine unendliche Impedanz wird. Der Mikroprozessor 1 kann daher die Adresse über die Anschlüsse P 1 und P 2 synchron mit dem ALE-Signal aus geben, um die Programme in den externen ROMs 8 und 9 auszule sen. Die D-Auffangspeicher 6 und 7 sowie die ROMs 8 und 9 wer den mit der Signalleitung verbunden, die Adresse wird von dem D-Auffangspeicher gehalten, und der Inhalt des Speichers aus den ROMs 8 und 9 wird über P 1 und P 2 in einem Time-Sharing- Betrieb, d. h. unter zeitlicher Verschachtelung, beim nächsten Takt in den Mikroprozessor 1 geschrieben. Die Anschlüsse P 1 und P 2 des Mikroprozessors 1 werden jedoch unter einem exter nen Setzen des Programmspeichers verwendet, und so werden die I/O-Anschlüsse zur Verwendung beim Eingabe- und Ausgabe-Be trieb verringert. Um diesen Nachteil zu eliminieren, wird zu der Peripherieschaltung ein Element 10 hinzugefügt, das aus schließlich für die I/O-Anschlußeinheit verwendet wird, um dem Fehlen eines Anschlusses Rechnung zu tragen. Obwohl die I/O- Pins P 1′ und P 2′ der I/O-Anschlußeinheit direkt mit der exter nen Schaltung der 3-Zustands-Puffer 2 und 3 verbunden sind, wie oben beschrieben, werden die 3-Zustands-Puffer 2 und 3 über ihr Auswahlsignal auf ihrer Unendliche-Impedanz-Ausgabe gehalten, was sich darin niederschlägt, daß die Schaltung ab geschaltet wird, und daß die Bewegung der P 1- und P 2-Anschlüs se des Mikroprozessors 1, die durch das Schreiben des ROM-In halts erzeugt wird, nicht zu der externen Schaltung übertragen wird, wodurch eine Eingabe und eine Ausgabe des I/O-Anschlus ses korrekt transportiert werden.

Mit dem oben beschriebenen Aufbau kann ein durch die in den externen Speicherelementen gespeicherten Programme hervor gerufener Betrieb, der sich von dem des Speicherelements in dem Ein-Chip-Prozessor unterscheidet, über eine im wesentli chen gleiche Schaltung einfach umgeschaltet werden. Letztere hat durch Hinzufügen von Elementen, wie einem Speicher und seiner peripheren Schaltung und weiteren, wie sie auch in dem herkömmlichen System vorhanden sind, das Merkmal, daß das Pro gramm verändert werden kann, ohne eine ganze gedruckte Schal tung zu ersetzen.

In dem oben beschriebenen bevorzugten Ausführungsbeispiel werden die mit den Eingabe/Ausgabe-Anschlüssen P 1 und P 2 des Mikroprozessors 1 verbundenen 3-Zustands-Puffer 2 und 3 lei tend gemacht, wodurch ein Ein-Chip-Modus durchgeführt wird, bei dem zwischen jedem der Eingabe- und Ausgabeanschlüsse P 1 und P 2 und der externen Schaltung ein Signal ausgetauscht wird. Falls die Peripherieschaltung mit den externen ROMs 8 und 9 angeschlossen ist, oder die 3-Zustands-Puffer 2 und 3 abgeschaltet sind, erfolgt eine Eingabe oder Ausgabe des Da tensignals und des Adreßsignals zwischen den Eingabe/Ausgabe- Anschlüssen (P 1) und (P 2) und den externen ROMs 8 und 9 der Peripherieschaltung, die über die Verbinder 4 und 5 ange schlossen ist, und zur gleichen Zeit wird das Eingabe/Ausga be-Signal von dem I/O-Anschlußelemente 10 der Peripherieschal tung an die Ausgangsleitungen der 3-Zustands-Puffer angelegt. Damit ist es auch möglich, Wähler 13 und 14 zu verwenden, um selektiv ein Signal der zwei Signale auszugeben, anstatt die 3-Zustands-Puffer 2 und 3 zu verwenden, wie es nach einem wei teren bevorzugten Ausführungsbeispiel erfolgt, das in Fig. 5 dargestellt ist. Nach einem Signal-Auswahl- und -Ausgabe-Ver fahren wird an die Auswahlanschlüsse (S) der Wähler 13 und 14 über Widerstände 11 und 12 eine bestimmte Spannung angelegt, falls der Mikroprozessor 1 in einem Ein-Chip-Modus verwendet wird, und darin kein Eingangssignal enthalten ist. Damit kön nen die Wähler 13 und 14 die Signal-Empfangsanschlüsse A und A der Anschlüsse P 1 und P 2 mit den Ausgangsanschlüssen O und O verbinden und dann das Adreßsignal oder Datensignal von den Anschlüssen P 1 und P 2 ausgeben.

Falls der Verbinder 5 der peripheren Schaltung mit dem Verbinder 4 verbunden ist, und der Mikroprozessor 1 eine Ver arbeitungsoperation mit einem in den ROMs 8 und 9 der periphe ren Schaltung gespeicherten Programm durchführen kann, wird Erdpotential an die Auswahlanschlüsse (S) eines jeden Wählers 13 und 14 über den Verbinder 5 angelegt, und die Ausgabean schlüsse O der Wähler 13 und 14 werden dann auf den Anschluß B umgeschaltet. Mit dem Anschluß B sind die Anschlüsse P 1′ und P 2′ des I/O-Anschlußelements 10 in der peripheren Schaltung über die Verbinder 4 und 5 verbunden, so daß die Anschlüsse P 1′ und P 2′ mit der externen Signalleitung des Ausgangsan schlusses O verbunden sind.

Da entsprechend obiger Beschreibung die erfindungsgemäße Schaltung so aufgebaut ist, daß die externe Speicherschaltung, die ROMs mit darin enthaltenen Programmen aufweist, über die Verbinder mit einer Basisplatine des Ein-Chip-Prozessors ver bunden ist, um eine Computer-Verarbeitung unter Programmen durchzuführen, die normalerweise in den im Prozessor enthalte nen Speicherelementen abgespeichert sind, und daß der Ein- Chip-Prozessor auf die in den externen ROMs gespeicherte Pro gramm-Verarbeitungsoperation umgeschaltet wird, hat der Ein- Chip-Prozessor die Wirkung, daß er eine hoch effiziente peri phere Schaltung für den Mikroprozessor schaffen kann, der un ter einem in den externen ROMs gespeicherten Programm betrie ben werden kann, ohne eine gesamte Basisplatine auszutauschen.

Claims

1. Peripherieschaltung für einen Mikroprozessor, gekenn zeichnet durch

(a) eine Eingabe/Ausgabe-Anschlußeinheit (10), an der zeitlich verzahnt eine Eingabe und Ausgabe eines Adreßsignals und eines Datensignals bezüglich Speicherelementen erfolgen kann, die in einem Ein-Chip-Prozessor (1) vorgesehen sind;
(b) eine Signal-Abschaltung (2, 3; 13, 14), die mit der Eingabe/Ausgabe-Anschlußeinheit (10) verbunden ist, um Leitung oder Abschaltung einer Eingabe/Ausgabe der Signale zu steuern; und
(c) eine externe Signal-Führungseinrichtung zur Führung eines Anschluß-Eingabe/Ausgabe-Signals und eines jeden der Steuersignale für die Speicherelemente von dem Ein-Chip-Pro zessor (1) zu einer externen Speicherschaltung (8, 9).

2. Peripherieschaltung für einen Mikroprozessor nach An spruch 1, dadurch gekennzeichnet, daß die Signal-Abschalt schaltung 3-Zustands-Puffer (2, 3) aufweist, die einen Zustand unendlicher Impedanz als einen Ausgangszustand der Schaltung wählen können.

3. Peripherieschaltung für einen Mikroprozessor nach An spruch 1, dadurch gekennzeichnet, daß die Signal-Abschalt schaltung Wähler (13, 14) aufweist, um eine Signalleitungs- Eingabe von einer Vielzahl von Signalleitungen zu wählen und auszugeben.

4. Peripherieschaltung für einen Mikroprozessor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß die externe Speicherschaltung Speicherelemente (8, 9), in denen ein Programm gespeichert ist, sowie eine Halte schaltung (6, 7) aufweist, um Eingabe/Ausgabe-Anschluß-Infor mation zu halten, und
daß, wenn die externe Speicherschaltung mit der externen Signal-Führungseinrichtung verbunden ist, Signalleitungen für eine zeitlich verzahnte Ausgabe von Adressen und Daten des Ein-Chip-Prozessors (1) abgeschaltet werden, um zu veranlas sen, daß der Ein-Chip-Prozessor auf eine Wahl der externen Speicherelemente (8, 9) umgeschaltet wird und dann das in den externen Speicherelementen gespeicherte Programm ausliest.