DE3331965A1 - Verfahren und anordnung fuer die schrittweise statische pruefung der jeweiligen verbindungen und integrierten untersysteme eines auf mikroprozessorbestueckung aufbebauten systems zur oeffentlichen verwendung - Google Patents

Description

• μ «. μ ν ν

PHF 82,568 /fQ 18-8-1983

"Verfahren und Anordnung für die schrittweise statische Prüfung der jeweiligen Verbindungen und integrierten Untersysteme eines auf Mikroprozessorbestückung aufgebauten Systems zur öffentlichen Verwendung.

Die Erfindung betrifft ein Verfahren und eine Anordnung für die schrittweise statische Prüfung der jeweiligen Verbindungen und integrierten Untersysteme eines auf Mikroprozessorbestückung aufgebauten Systems.

Geräte zur Überprüfung von Mikroprozessoren werden zum Beispiel in "Computer Design", März 1979» S. i6Off., in "Trouble-shooting Microprocessors ¥ith a Logic Analyzer System", und in "L¹olectronique Industrielle", Nr. 25 vom 1.12.1981, S. 4iff., sowie in "L'analyse de signature pour la maintenance sur le site", beschrieben. Reparaturgeräte werden hergestellt von FLUKE, 606 Rue Fourny, ZI Centre, BP.31, 78530 BUC, France. Jedoch dienen diese Veröffentlichungen und Geräte für die Entwicklung und Prüfung von Mikroprozessoren und ihren peripheren Integrierten Schaltungen, aber nicht von ihren Anschlüssen. Weiter dienen diese verschiedenen Geräte zur Verwendung von Fachleuten zum Durchführen spezifischer Wartung für hochwertige professionelle Produkte; diese Produkte, die von Fachleuten im Bereich der elektronischen Datenverarbeitung ausgenutzt werden, sind teuer und verhältnisriässig kompliziert in der Bedienung. Andererseits sind Verteiler und Reparaturtechniker für auf Mikroprozessoren aufgebaute Systeme, die faktisch Massenprodukte, wie z.B. Haushaltsgeräte und Videospiele, sind, nicht in der Technik der Datenverarbeitung ausgebildet, sondern sind die mit der Reparatur von Produkten wie herkömmlichen Fernsehgeräten zusammenhängenden Probleme gewohnt, bei denen Voltmeter und analoge Oszillographen geeignete Werkzeuge sind. Jedoch sind diese Werkzeuge für die Verwendung bei digitalen Systemen durchaus ungeeignet. Die grosse Schwierigkeit bei der Prüfung von Verbindungen und Schaltungen mit diesen bekannten Werkzeugen für die Fehlerortung steckt darin, dass charakteristische Signale im Betrieb eines

PHF 82.568 •ίΤ·?' 18-8-1983

digitalen Systems kurzzeitig und einmalig sind, zum anderen sind die Schaltungen besonders verletzlich für Überspannungen, die bei herkömmlichen elektronischen Prüfungen auftreten können und so selbst (weitere) Zusammenbrüche auslösen würden.

Geeignete Prüfverfahren würden digitale Einrichtungen erfordern, wie z.B. einen Speicherorzillographen, aber diese Einrichtungen würden hohe Kosten darstellen und die Reparatur kleine*· und/öder billiger Massenprodukte

1Ö stark verteuern. Ausserdem würde der Betrieb derartiger Einrichtungen kompliziert sein und oft fortgeschrittene Kenntnis des Betriebs des Systems erfordern.

Der Erfindung liegt die Aufgabe zugrunde, ein preisgünstiges, einfach zu bedienendes und statisches Verfahren und eine derartige Anordnung für die statische Prüfung jeweiliger Verbindungen und integrierter Untersysteme eines auf Mikroprozessorbestückung aufgebauten Systems zur öffentlichen Verwendung zu schaffen. BEREICH DER ERFINDUNG

Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass ein Verfahren zur Prüfung eines auf Mikroprozessorbestückung aufgebauten Systems vorgesehen wird, das einen Datenbus (BUSMUX) mit einer ersten Anzahl parallel verlaufender Bitleitungen, einen Adressbus (ADBUS) mit einer zweiten Vielzahl parallel verlaufender Bitleitungen" und einer dritten Vielzahl von Steuerbitleitungen zum Verbinden des Mikroprozessors mit seinen jeweiligen peripheren Schaltungen (ROM, RAM) enthält, wobei das Verfahren folgende Schritte umfasst:

a) Kontrolle des guten Betriebs einer allgemeinen Stromversorgung für das System;

b) Kontrolle des guten Betriebs eines Taktsignalwiederherstellers für das System;

c) - Ersatz des Mikroprozessors durch einen anderen Mikroprozessor vom gleichen Typ zum Feststellen, ob der

Mikroprozessor selbst defekt ist oder nicht; - wobei dieses Verfahren sich dadurch kennzeichnet, dass es folgende Schritte umfasst:

PHF 82.568 ^£ 18-8-1983

d) Ausnehmen des nicht defekten Mikroprozessors, wobei alle erwähnten peripheren Schaltungen in jeweilige Hochimpedanz-Ausgangszustände in bezug auf derartige zugeordnete Ausgangszustände der ersten, zweiten und dritten Vielzahlen gesteuert werden;

e) Speisung der ersten, zweiten und dritten Vielzahlen von Bitleitungen mit einer Folge quasistatischer Signalmuster zum Implementieren der folgenden Schritte zur Prüfung einer vorgegebenen Peripherieschaltungsverbindung;

ID f) Zuführen einer Folge von Binärsignalen zu jeders. der Peripherieschaltung zugeordneten Bitleitung und Feststellen des Vorhandenseins des Binärsignals am entsprechenden Paketeingang der Peripherieschaltang; g) - Feststellen der Abwesenheit von Kurzschlüssen zwischen den verschiedenen Busleitungen und/oder zwischen einer Leitung und der Stromversorgung durch Anlegen eines Binärsignals mit hohem Pegel über eine einfache Busleitung und eines Binärsignals mit niedrigem Pegel über alle anderen Busleitungen, und feststellen, dass das Binärsignal mit hohem Pegel nicht auf einer Busleitung anders als der Leitung ankommt, auf der es abgesandt wurde, gefolgt vom aufeinanderfolgenden Anlegen des binären hohen Signals an alle anderen Busleitungen für die gleiche Feststellung wie oben durch einfaches Vertauschen von Signalwerten;

h) - Feststellen der Abwesenheit von Kurzschlüssen zwischen den verschiedenen Busleitungen und/oder zwischen einer Leitung und Masse durch Aussenden eines Binärsignals mit niedrigem Pegel (mit Masse verbunden) über eine einfache Busleitung und eines Binärsignals mit hohem Pegel über alle anderen Busleitungen, und feststellen, dass das Binärsignal mit niedrigem Pegel nicht auf einer Busleitung anders als der Leitung ankommt, auf der es abgesandt wurde, gefolgt vom aufeinanderfolgenden Anlegen des BjLnürsignals mit niedrigem Pegel an alle anderen Busleitungen für die gleiche Feststellung wie oben durch einfaches Vertauschen von Signalwerten. Unter anderen bestellt nicht die Gefahr für Ausführung

PHF 82.568 K 18-8-1983

falscher Handlungen, wie z.B. das Anlegen von Überspannungen.

Der Grundgedanke besteht darin, dass der Mikror prozessor vorübergehend durch eine Anordnung ersetzt wird, mit der von Hand und auf einfache Weise an Stelle des Mikroprozessors geeignete Binärsignale erzeugt werden können und durch einfache direkte Wiedergabe an der Anordnung festgestellt werden kann, dass die Binärsignale tatsächlich die peripheren Integrierten Schaltungen erreichen, und im zutreffenden Fall tatsächlich auf richtige Weise die gute Reaktion bei den peripheren Integrierten Schaltungen auslösen.
BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE

Ausführungsbeispiele des Verfahrens und des einfachen Betriebs einer erfindungsgemässeii Anordnung werden nachstehend anhand einer bevorzugten Atisführungsform in der Zeichnung näher erläutert, \^obei ein Prüfverfahren und eine Anordnung für ein Videospiel beschrieben werden. Es zeigen:

Fig. 1 eine vereinfachte Darstellung des Tretreffenden Videospielsystems,

Fig. 2 eine externe vereinfachte Ansicht der für das Videospiel angepassten Prüfanordnung, Fig. 3 das allgemeine elektrische Schaltbild der Prüfanordnung,

Fig. h einen Teil des elektrischen Schaltbilds der Prüfanordnung.

Das zu prüfende Videospiel wird vom Philips-Konzern mit dem Namen "Video-jeu C52" auf den Markt gebracht. Die zu beschreibende Prüfanordnung ist entsprechend dieses Spiels bemessen, zum Beispiel hinsichtlich des acht Bit breiten Multiplex-Busses dieses Videospiels. Jedoch ist die Erfindung auch mit anderen Busbreiten, mit einem nicht verschachtelten Bus oder mit anderen baulichen Abwandlungen verwendbar.

Das auf Mikroprozessorbestückung aufgebaute Videospiel enthält weiter einen Festwertspeicher ROM, einen Direktzugriffspeicher RAM mit einer Verriegelung, da der

PHF 82.568 X 18-8-1983

Bus verschachtelt ist, und weiter periphere Integrierte Schaltungen, die vom Mikroprozessor, beispielsweise einem Tastenfeld und zwei Steuergeräten für die Spieler, gesteuert werden. Nactistehend \vird nur die Prüfung der Verbindungen und der Integrierten Schaltungen der Speicher ROM und RAM beschrieben, wobei bemerkt sei, dass die anderen Integrierten Schaltungen und ihre Verbindungen auf gleiche Veise mit einer einfachen Transponierung wegen der spezifischen Eigenschaften (benutzte Verbindungen und/oder Gatter) einer jeden jeweiligen peripheren Integrierten Schaltung geprüft werden. BESCHREIBUNG DES MIKROPROZESSORSYSTEMS

In Fig. 1 ist der Aufbau des Mikroprozessorsystems dargestellt, das in diesem Fall aus folgenden Elementen besteht:

- einem Mikroprozessor/uP (Signetics 8θ48);

- einem Programmspeicher ROM, der in diesem Fall von einer Kassette gebildet wird, so dass das Spiel beim Ersatz der Kassette austauschbar ist;

- einem Direktzugriffspeicher (Signetics 681O) RAM;

- einem verschachtelten Bus BUSMUX;

- einer Adressverriejelung ADLATCH (2x Signetics 7^LS175);

- einem Adressbus (ADBUS);

- einem Steuertastenfeld CLA für den Spieler (die Spieler) des Videospiels.

Der Einfachheit halber sind weder die zwei Bediengeräte, zum Beispiel als Schnittstelle für die vom Spieler betätigten Steuerknüppel zum Mikroprozessorsystem über zwei Pufferspeicher, noch die Videoprozessor—Schnitt— stelle zwischen dein Mikroprozessorsystem und dem Fernsehschirm, an dem das Spiel dargestellt wird, wiedergegeben, weil diese Geräte und Schaltungen an sich herkömmlich sind.

Das Tastenfeld CLA enthält Tasten und ist über die Leitungen P20 bis P2'j und P2k bis P27 mit dem Mikroprozessor verbunden.

Der verschachtelte Acht-Bit-Bus BUSMUX ist mit den Anschlüssen BO bis B7 des Mikroprozessors verbunden.

PHF 82.568 ^ 18-8-1983

Der Ausgang PSEN (Program Storage Enable = Programm-Speicherung-Freigabe = lies folgenden Befehl) ist an den ROM angeschlossen.

Der Ausgang ALE (Address Latch Enable = Adress-Verriegelung-Freigabe) des Mikroprozessors ist mit der Verriegelung ADLATCH verbunden.

Der Ausgang P1^ des Mikroprozessors ist mit dem Anschluss CS (Chip Select) des RAM verbunden.

Die Anschlüsse RD (READ) und WR (WRITE) sind mit dem RAM verbunden.

Der Adressbus ADBUS ist mit der Verriegelung (ADLATCH), mit dem RAM und mit dem ROM verbunden. Ausführliche Beschreibung der bevorzugten Ausführungsform

In Fig. 2 ist eine vereinfachte Darstellung der Prüfeinrichtung (τ) mit ihren Verbindungen zu dem zu prüfenden Mikroprozessor CI gegeben.

Das Prüfgerät (T) hat die Form einer Schachtel, die die elektronischen Schaltungen (an Hand der Fig. 3 und h beschrieben) und deren obere Fläche mehrere Tasten (b) zur Durchführung des Verfahrens sowie mehrere lichtemittierende Dioden LED zur Darstellung der erzeugten und empfangenen statischen binären Signale enthält.

Die Verbindungen zum Mikrocomputer sind:

- ein Substitutionskonnektor (CDS), der ein flachen 4θ-Drahtkabel enthält, das von zwei Konnektoren mit je

• 4O Stiften abgeschlossen wird, wobei ein Konnektor mit

der Prüfeinrichtung T und der andere Konnektor mit dem Mikrocomputer (Cl) statt mit dem Mikroprozessor verbunden ist. Das Kabel ist symbolisch wiedergegeben und die zwei Stecker nur als Blöcke. Hierdurch ist Zweirichtungs-Datenübertragung anstelle des Mikroprozessors möglich.

- ein Prüfkonnektor (CDP), der ein 1ö-Drahtkabel enthält, das mit einem Ende an die Prüfeinrichtung T und mit dem anderen Ende über eine Prüfsonde an die Elemente einer peripheren Integrierten Schaltung (ROM, RAM oder andere) des Mikrocomputers angeschlossen ist. Hierdurch ist es möglich für die Prüfeinrichtung, festzustellen, welche '" Signale an den Elementen der peripheren Integrierten

PHF 82.568 /f/iZ 18-8-1983

Schaltung vorhanden sind, an die sie über die Prüfsonde angeschlossen war.

Die am Prüfkonnektor CDP ankommenden 16 Signale werden durch 16 lichtemittierende Dioden LED direkt wiedergegeben, von denen 8 (LED-CDP-D) die Daten und die anderen 8 (LED-CDP-A) die Adressen wiedergeben.

Fig. 3 zeigt die Verbindung des 4O-Stifte-

Konnektors (an der Seite der Prüfeinrichtung) des Konnektors CDS mit der inneren elektronischen Schaltung der Prüfeinrichtung; es sind nur die für ein gutes Verständnis erforderlichen Stifte dargestellt. Die spezifischen elektronischen Elemente, die mit den acht Stiften BO bis B7 des verschachtelten, mit dem Block GElST-B symbolisierten Busses zusammenhängen, werden anhand der Fig. näher erläutert.

Die Drucktaste B.ALE betätigt den Stift ALE mit Hilfe eines Impulses mit hohem Pegel. Die Drucktaste B.PSEN betätigt den Stift PSEN mit Hilfe eines Impulses mit niedrigem Pegel. Ebenso wird der Stift RD mit der Drucktaste B.RD und der Stift WZ mit der Drucktaste B.WR betätigt. Die Spannungspegel sind für den Mikroprozessor 8θ48 geeignet.

Die Verbindung Pl4 und andere Verbindungen^ zum Beispiel Pxy und Pyx, werden von der Taste B-Pxx mit Hilfe einer Einrichtung- (VALD) betätigt, die die Betätigung von nur einer Verbindung zugleich freigibt. Die Verbindung Pi4 dient hier für die Auswertung des Speichers RAM, die in Antikoinzidenz zu jeder anderen Auswertung erfolgen muss. Die Verbindung Pxy dient zum Auswerten des Tastenfelds. Die Verbindung Pyx dient zum Auswerten des Videoprozessors.

Vorausgesetzt, die Einrichtung (VALD) bestimmt, dass zu einem gegebenen Zeitpunkt nur eine einzige periphere Integrierte Schaltung ausgewertet wird, so gibt es keinen Konflikt über die Verwendung des Busses dan Betrieb der Prüfeinrichtung.

Die fortschreitende Auswertung wird durch die entsprechende Diode der liehtemittierenden Dioden LED-VALD

PHF 82.568 ' /β" 18-8-1983

/lh

wiedergegeben.

In Fig. h ist der Abschnitt GEN-B nach Fig. 3 mit weiteren Einzelheiten dargestellt.

Jede Betätigung der Drucktaste 1 erzeugt über eine Prellunterdrückungseinrichtung (Aß) einen Impuls, der an einen ^-Bit-Zähler (Signetics 7^93) und an ein NICHT-UND-Gatter (n4) gelangt.

Der 4-Bit-Zähler ist rückwärts gekoppelt (Verbindungen 23, 25), so dass die Binärwerte an, den Aus-... ■ \

gangen 20 bis 23 bei der Betätigung der Drucktaste 1 einen Zyklus von 0 bis 15 mit Erhöhungen von 1 durchlaufen. Die Daten an den Ausgängen 20 bis "23 werden an vier licht- ^:";-' .-,ifei^iitierenden Dioden (LED-CLK) wiedergegeben und gelangen an die Eingänge 710 bis 713 und 720 bis 723 von zwei Serien/Parallel-Tri-State-Registerii R1 und R2 (Signetics 74295). Die Serien/ParalJel-Auswertungsbefehle (PE) oder "Betriebsartsteuersignale" der zwei Register R1 und R2 werden von einem Schalter (bpL) gesteuert. Ein hoher Signalwert versorgt paralleles Aufladen. Ein niedriger Steuer- signalwert ermöglicht serielle Verschiebung.

Die Tri-State-Befehle (OB) oder "Ausgangsfreigabe" Signale der zwei Register R1 und R2 werden von einem Schalter (B.OE) gesteuert. Ein hoher Steuersignalwert stellt den Dateninhalt zum Treibeii weiterer Elemente im

Parallelbetrieb auf einer niedrigen Ausgangsimpedanz verfügbar. Ein niedriger Steuersignalwert schliesst die parallelen Registerausgänge mit einer hohen Impedanz (HZ) ab.

Die Ausgänge der zwei Register (BO bis B3 und B4 bis B7) sind an den verschachtelten Bus der zu prüfenden Schaltung über das Kabel CDS nach Fig. 2 angeschlossen, wobei DS2 die Serieneingänge dieser Register darstellt.

Die acht lichtemittierenden Dioden LED-BUS geben die im Bus umlaufenden Daten unabhängig vom Ursprung dieser Daten wieder.

Die 8 lichtemittierenden Dioden LED-BUS geben sowohl die binären Ausgaii/yssigimle der beiden Serien/ Parallel-Register als auch die über den verschachtelten

PHF 82.568 W[I8-8-1983

Bus ankommenden, binären Signale wieder.

Die S teuer Laste BPL ist auch an einen Eingang eines jeden der NICHT-UND-Gatter N3 und N5 sowie an zwei Eingänge des NICHT-UND-Gatters N6 angeschlossen.
Der Ausgang des Gatters N6 ist mit einem Eingang des NICHT-UND-Gatters Nk verbunden.

Der Umkehrsehalter B2O ist mit einem Eingang
des Gatters N3 über eine Prellunterdrückungseinrichtung AB2 verbunden.

Der Umkehrschalter BIO ist an einen Eingang des Gatters N5 über eine Prellunterdrückungseinrichtung AB1 ange s chiο s s en.

Der Ausgang von Nk ist mit einem Eingang eines jeden NICHT-UND-Gatters N1 und N2 verbunden.
Der Ausgang von N3 ist an einen Eingang des

Gatters N1 angeschlossen.

Der Ausgang von N5 ist an einen Eingang des
Gatters N2 angeschlossen.

Der Ausgang von NI ist an den Eingang CLK des Registers R2 angeschlossen.

Der Ausgang von N2 ist mit dem Eingang CLK des Registers R1 verbunden.
Beschreibung der Verfahrensschritte

In einer Vorstufe werden die Stromversorgung des Mikroprozessorsystems und die gute Erzeugung von Taktimpulsen auf bekannte Weise geprüft. Anschliessend wird der Mikroprozessor des zu prüfenden Systems durch einen anderen Mikroprozessor vom gleichen Typ ersetzt. Wenn
dennoch das Mikroprozessorsystem ausser Betrieb bleibt, wird die Prüfanordnung nach F±{·;. 2 und k durch folgende Massnahmen aktiviert:

- den Mikroprozessor 8θ48 entfernen,

- den Kabel-CDS-Konnektor statt des Mikroprozessors anschliessen,

- den Kabel/Konnektor CDP an die Anschlüsse des ROM anschliessen,

- aJle periphere!) Integrierten Schaltungen mit Hilfe
der Drucktaste (UP) und der visuellen Identifizierung

PHF 82.568 >0 18-8-1983

der lichtemittierenden Dioden LED-VALD, die alle erlöschen müssen, auf eine hohe Impedanz einstellen. Erzeugung eines Signals "00000001" am Bus

- den Schalter BOE in die aktive Stellung bringen, die Auswertung der zwei Register R1 und R2,

-. den Schalter BPL in die Stellung + bringen, was Parallelbetrieb der zwei Register R1 und R2 bedeutet,

- durch Betätigung der Drucktaste 1 die 4 lichtemittierenden Dioden LED-CLK auf Null ('0000') stellen, - durch Bedienung der Taste B20 einen Taktimpuls an R2 legen.

Die vorangehenden Aktionen mit Hilfe der Gatter N1, N3, Nk und N6 steuern die Signale an den Eingängen 720 bis 723 bei der Betätigung der Drucktaste B20 und führen sie den Ausgängen B4 bis B7 zu: zunächst ist dies HEXO (OOOO),

- durch einmaliges Drücken der Taste 1 die lichtemittierenden Dioden LED-CLK auf Hex1 ('0001') einstellen,

- Taktimpuls nach RI bei Bedienung der Taste B10. Der Wert HEX1 steht jetzt an den Ausgängen BO bis B3 zur Verfügung.

Die Ausgänge BO bis B7 sind also alle "0" mit Ausnahme des unbedeutsamsten Ausgangs BO; dies lässt sich visuell mit Hilfe der lichtemittierenden Dioden LED-BUS kontrollieren.

Wenn der Bus gut arbeitet, führen auch alle acht lichtemittierenden Dioden LED-CDP-D nach Fig. 2 eine Null mit Ausnahme der unbedeutsamsten.

Zur Prüfung der einzelnen Leitungen des Busses werden folgende Operationen durchgeführt:

- den BPL-Anschluss mit M_asse verbinden, damit die Gatter N3, N5 und N6 gut vorbereiten und die Register R1 und R2 in Serie schalten,

- bei jeder Bedienung der Taste 1 wird über die Gatter λ^τ4, N1 und N2 an die Register R1 und R2 zum Verschieben der zunächst am Ausgang BO vorhandenen, einfachen binären "1" aufeinanderfolgend durch die Ausgänge 131 bis B7 gleichzeitig ein Tnktimpuls niigele/yt. Der aktuelle Eingangszustand des ROM wird jedesmal von den licht-

C W

PHF 82.568 " "jrf "" 18-8-1983

/Ib

emittierenden Dioden LED-GDP-D angezeigt.

Wenn eine Unterbrechung durch Kurzschluss im Bus festgestellt wird, wird eine Fehlerkorrektur durch gleichzeitiges Aufleuchten von zwei oder mehreren LEDs oder durch Löschen aller LEDs angezeigt. Dieser Vorgang könnte die Ursache eines Fehlers aufdecken: insbesondere könnte dies ein Kurzschluss mit der Stromversorgung sein. Auf gleichartige Weise kann ein gekreuztes Anfangsmuster verwendet werden, das eine andere, einfache "1"-Bitstelle besitzt.

Erzeugung eines Signals "1111 1110" am Bus

Anschliessend wird der Bus auf den Wert HEX FE initialisiert (1111 1110 - alle Leitungen ausgenommen eine bei binärer "1"). Jetzt wird bei abermaliger Betätigung der Drucktaste 1 die einfache Null aufeinanderfolgend durch alle Bitstellen am Bus geschoben. Wiederum ist die einfache, nichtsimultane LED - jetzt gelöscht - zwischen den Dioden LED-CDP.D ein Zeichen des guten Betriebs. Jedes andere Muster zeigt einen Fehler an, insbesondere einen Kurzschluss nach Masse, obgleich bestimmte andere Fehlermuster, wie Unterbrechungen, ebenfalls angezeigt werden würden.

Auch der RAM-Speicher und andere periphere Schaltungen können so durch WiederhoLung oben beschriebener Schritte an dem an diese weiteren Schaltungen angeschlossenen Prüfkonnektor (CDP) geprüft werden. Jetzt ist der allgemeine Bus (BUSMUX) geprüft; wenn jedoch die Ursache des Versagens nicht gefunden ist, müssen anschliessend der Adressbus (ADßUS) und die zugeordnete Verriegelung (ADLATCIl) geprüft werden.

Wenn die Prüfsonde des Prüfkonnektors (CDP) wie zuvor an den ROM angeschlossen ist, ist das Prüfverfahren für den Adressbus über die Verriegelung quasi-gleich der Prüfung des Datenbusses, ausgenommen, dass die visuelle Prüfung der Adressrückkehr mit Hilfe der 8 lichtemittierenden Dioden LED-CDP-A erfolgt. Weiter ist es zwischen jeder folgenden Be tätigung der Drucktaste 1 zum Schieben der 1 oder der O luich obigez* Beschreibung erforderlich,

PHF 82.568 ^Ζ/ίΊ 18-8-1983

die Verriegelung auszuwerten, indem die Drucktaste B.ALE (Adress Latch Enable) zum Laden des Adressbusses betätigt wird. Insbesondere bei einem verschachtelten Bus bedeutet ein Adressübertrag ein Übertrag am verschachtelten Jus und^d.eswegen» kaün "eine Prüfung des Datenbusses einen Teil des Prüfverfahrens des Adressbusses bilden.

Wenn an diesem.Punkt die Ursache des Versagens des Mikroprozessorsystems noch nicht gefunden ist, sind die. peripheren Schaltungen eine nach der anderen auf gutem Betrieb zu prüfen.

Der Prüfkonnektor (CDP) ist wieder mi't dem ROM verbunden.' Der ROM enthält ein Programm, das der Mikro-. prozessor ausführen muss, der mit dem Befehl PSEN (Program

Storage Enable) aktiviert wird. Da das Programm bekannt _15._ -.- ist, besteht die Kontrolle aus einem Lesevorgang bekannter Speicherwörter an bekannten Adressen und dem Kontrollieren des Dateninhalts (immer visuell und statisch), der am Rückkehrbus (ADBUS) zur Verfügung steht. ...-■-- .,----"--·■ jjie vollständige Prüfung besteht aus der Vor-

wahl bestimmter ROM-Wörter, deren Inhalt O, 2°, 2¹, 2²...2ⁿ bzw. 2 -1 ist, wobei η eine ganze Zahl gleich der An-

-zahl von Bits eines jeden Worts ist, d.h. die Anzahl der Leitungen des Datenbusses.

Die Adressen dieser ausgewählten Wörter A , A_, A₁ ....A₁A - werden also durch Initalisierung

-Id^ - \J I Ii Ixt* I

des Busses auf die beschriebene Weise erzeugt (angezeigt von den lichtemittierenderi Dioden LED-BUS); die Adresse!! werden mit Hilfe der Taste B-ALE ausgewertet, wobei der Inhalt jeder Adresse im ROM mit Hilfe der Taste B-PSEN gelesen wird. Das Ergebnis-, der Schreiboperation (am Bus vorhanden) kann mit Hilfe der liehtemittierenden Dioden LED-BUS geprüft werden. " '"

Nach der Auswertung der Adresse A. kann festgestellt werden (mit Hilfe der lichtemittierenden Dioden LED—CDP-A), ob tatsächlich die gute Adresse am Adressbus ausgewertet wurde.

Wenn an diesem Zeitpunkt der Fehler noch nicht geortet worden ist, ist es notwendig, alle peripheren

PHF 82.568 ν? I8-8-I983

Integrierten Schaltungen mittels eines entsprechenden Verfahrens zu prüfen. Als Beispiel wird das Prüfverfahren für den RAM-Speicher anhand folgender Schritte beschrieben:

- Auswertung des RAM-S-eichers mit Hilfe der Drucktaste B.Pxx und des Blocks VALD, frei von jeder anderen Auswertung,

- Einstellen des Schalters B.OE in die Stellung BZ, wobei das Signal OE die Register R1 und R2 mit ihren jeweiligen Ausgängen BO bis B7 auf einem niedrigen Impedanzpegel

verbindet,

- Erzeugen einer beliebigen Adresse A. am Datenbus für den Direktzugriff zum Speicher mit wahlfreien: Zugriff,

- Auswertung dieser Adresse A . am Adressbus der Verriegelung mit Hilfe der Taste B-ALE,

- Erzeugen beliebiger Daten Dq am Datenbus auf die beschriebene Weise,

- Einschreiben dieser Daten in den Direktzugriffspeicher RAM mit Hilfe der Taste B-WR,

- Einstellen des Schalters BOE in die Stellung HZ zum Freigeben eines parallelen Ladevorgangs der Register R1 und R2,

- Lesen des Inhalts der ungeänderten, noch am Adressbus

zur Verfügung stehenden Adresse A . unter der Steuerung

J der Drucktaste B.RD,

- mit Hilfe der lichtemittiereiiden Dioden LED-CDP-D und der lichtemittiereriden Dioden LED-BUS feststellen, ob die gleichen eingeschriebenen Daten Dq gelesen wurden,

- wahlweise Wiederholung aller dieser Operationen für andere Adressen und andere Daten.

Wie aus obiger Beschreibung ersichtlich ist, sind sowohl die Einrichtung nach der Erläuterung als auch die Prüfschrittenfolge zur Ermöglichung eines schnellen Betriebs in einer preisgünstigen Einrichtung sehr einfach ausgelegt.

Eine besonders vorteilhafte Möglichkeit ist die Verwendung eines VierbitzähJers zum Laden des Datenbusses mit beliebigen Werten zwischen IIEXOO und HEXFF mit Hilfe von höchstens acht Be lätigungsx.yklen der Tqkt-Drucktaste

PHF 82.568 rfiQ 18-8-1983

Die Kontrolle des Ladevorgangs kann sehr schnell durch die Kontrolle des Vierbit-Inhalts des Zählers 7^93 erfolgen, der einen Wertbereich von IIEXO bis HEXF hat.

Wenn die Busbreite von <S Bits auf 4 η (n = 3,4,...) Bits gebracht wird, ist es möglich, für einen guten und leistungsfähigen Ladevorgang am Bus ein zusätzliches Register bei den Registern R1 und R2 aufzunehmen.

Ausserdem wurde gefunden, dass das Verfahren und die Anordnung zum statischen Prüfen der Verbidnungen und der peripheren Integrierten Schaltungen eines Mikroprozessors ein hervorragendes, didaktisches Werkzeug für die Ausbildung von Elektrotechnikern und anderen und dabei die Erläuterung der Wirkungsweise eines jeden integrierten Elements in einem Mikrocomputer darstellt.

Claims (1)

1. PHF 82.568" JSf 18-8-19 83

   PATENTANSPRÜCHE;

   (ΐ.) Verfahren zur Prüfung eines auf Mikroprozessorbestückung aufgebauten Systems, dadurch gekennzeichnet, dass das System einen Datenbus (ßUSMUX) mit einer ersten Vielzahl parallel verlaufender Bitleitungen, einen Adressbus (ADBUS) mit einer zweiten Vielzahl parallel verlaufender Bitleitungen und einer dritten Vielzahl von Steuerbitleitungen zum Verbinden des Mikroprozessors (μΡ) mit seinen jeweiligen peripheren Schaltungen (ROM, RAM) enthält, wobei das Verfahren folgende Schritte umfasst:

   ig. a) Kontrolle des guten Betriebs einer allgemeinen Stromversorgung für das System;

   b) Kontrolle des guten Betriebs eines Taktsignalwiederherstellers für das System;

   c) - Ersatz des Mikroprozessors durch einen anderen

   Mikroprozessor vom gleichen Typ zum Peststellen, ob

   der Mikroprozessor selbst defekt ist oder nicht; - wobei dieses Verfahren sich dadiirch kennzeichnet, dass es folgende Schritte urnl'asst;

   d) Ausnehmen des nicht defekten Mikroprozessors, wobei alle erwähnten peripheren Schaltungen in jeweilige Hochimpedanz-Aiisgangszustände in bezug auf derartige zugeordnete Ausgangszustände der ersten, zweiten und dritten Vielzahlen gesteuert werden;

   e) Speisung der ersten, zweiten und dritten Vielzahlen von Bitleitungen mit einer Folge quasistatischer Signalmuster zum Implementieren der folgenden Schritte zur Prüfung einer vorgegebenen Peripherieschaltungsverbindung;

   f) Zuführen einer Folge von Binärsigrialen zu jeder, der PeripherieschaLtung zugeordneten Bitleitung und Feststellen des Vorhandenseins des Binärsignals am entsprechenden Pake Le ingang der Peripherieschaltung;

   g) - Feststellen der Abwesenheit von Kurzschlüssen

   PHF 82.568 W 18-8-1983

   zwischen den verschiedenen Busleitungen und/oder zwischen einer Leitung und der Stromversorgung durch Anlegen eines BinärsignaJs mit hohem Pegel über eine einfache Busleitung· und eines Binärsignals mit niedrigem Pegel üb'er alle anderen Busleitungen, und feststellen, dass das Binärsignal mit hohem Pegel nicht auf einer Busleitung anders als der Leitung ankommt, auf der es abgesandt wurde, gefolgt vom aufeinanderfolgenden Anlegen des binären hohen Signals an alle anderen Busleitungen für die gleiche Feststellung wie oben durch einfaches Vertauschen von Signalwerten;

   h) - Feststellen der Abwesenheit von Kurzschlüssen zwischen den verschiedenen Busleitungen und/oder zwischen einer Leitung und Masse durch Aussenden eines Binärsignals mit niedrigem Pegel (mit Masse verbunden) über eine einfache Busleitung und eines Binärsignals mit hohem Pegel über alle anderen Busleitungen, und feststellen, dass das Binärsignal mit niedrigem Pegel nicht auf einer Busleitung anders als der Leitung ankommt, auf der es abgesandt wurde, gefolgt vom aufeinanderfolgenden Anlegen des Binärsignals mit niedrigem Pegel an alle anderen Busleitungen für die gleiche Feststellung v?ie oben durch einfaches Vertauschen von Signalwerten.

   2. Verfahren nach Anspruch 1, wobei eine der peripheren Integrierten Schaltungen ein Festwertspeicher ROM ist, dessen Inhalt bekannt ist und der die Adress-

   Stellen A , A , A , A₀, . . . , A , A enthält, an denen \j w \j ι *■■— ü χι *T* ι ,. j λ

   Daten geschrieben sind, deren Werte 0,2,2,2, ...2 bzw. 2 -1 sind, wobei η eine ganze Zahl ist, die höchstens gleich der Anzahl der Leitungen des Datenbusses ist, dadurch gekennzeichnet, dass das Verfahren folgende zusätzliche Schz-itte umfasst:

   i) - Auswertung (auf eine niedrige Impedanz einstellen) des Festwertspeichers RuM,

   j) - mit Anzeige die Adres.sö A auswerten, k) - Lesen des Inhalts von Λ ,

   PHF 82.568 JfT 18-8-1873

   ΐ) - durch Anzeige koii trol 1 ieren, ob das Ergebnis der

   Lese-Operation (k) tatsächlich Null (θ) ist, m) - aufeinanderfolgende Wiederholung der drei vorangehenden Operationen j , U, J mit den Adressen A , A₁, ... bis A und Kontrolle, ob das Ergebnis der verschiedenen Lese-Operationen tatsächlich 1, 2 ... 2ⁿ bzw. 2ⁿ⁺¹-1 ist.

   3· Verfahren nach Anspruch 1 «der. 2, wobei eine der peripheren Integrierten Schaltungen ein Direktzugriffspeicher (RAM) ist, dadurch gekennzeichnet, dass das Verfahren folgende Schritte umfasst:

   ■ ■_;. iij -— Auswertung (auf eine niedrige Impedanz einstellen) ^ des DirektzugriffSpeichers RAM,

   o) - Erzeugen und Auswerten einer Adresse am Adressbus, ρ) - Erzeugen einer Information am Datenbus,

   q) - Einschreiben dieser Information in den Direktzugriff speicher RAM,

   r) - Lesen des RAM-Inhalts und Kontrolle des Datenbusses, ob die zuvor eingeschriebene Information beim Schritt (q) tatsächlich gelesen wurde,

   s) - Wiederholen der Opei-ationen (o) bis (r) für zumindest eine andere Adresse und zumindest eine andere Information.

   4. Anordnung für die statische Prüfung der Verbindungen der peripheren Integrierten Schaltungen mit einem Mikroprozessor (nP) in einem auf Mikroprozessorbestückung aufgebauten System unter Verwendung des Verfahrens nach Anspruch 1, wobei das System einen Datenbus (BUSMUX) mit einer ersten Vielzahl parallel verlaufender Bitleitungen, einen Adressbus (ADBUS) mit einer zweiten Vielzahl parallel verlaufender Bitleitungen und einer dritten Vielzahl von Steuerleitungen (ALE, RD, WR) zum Verbinden des Mikroprozessors mit seinen jeweiligen peripheren Schaltungen enthält, dadurch gekennzeichnet, dass die Anordnung folgende Elemente enthält:

   - Verbindungselement (CDS) zum Anschliessen des Systems anstelle des Mikroprozessors,

   - Auswertungselement zum handbetätigten Auswerten (auf

   PHF 82„568 >8Γ 18-8-1983

   eine niedrige Impedanz einstellen) einer peripheren Schaltung, wobei gleichzeitig jede andere periphere Schaltung in einen Hochimpedanz-Ausgangszustand gebracht wird,

   - Anschlussmittel (COR) zum Verbinden mit den Anschlüssen einer vorgegebenen peripheren Integrierten Schaltung bei der Auswertung dieser peripheren Integrierten Schaltungj

   - Erzeuger zum statischen Erzeugen von Binärsignalen,

   zum Emulieren des Mikroprozessors an den ersten, zweiten und dritten Vielzahlen von Bitleitungen,

   - eine erste Anzeigeeinrichtung (LEDBUS) für die statische Anzeige der binären Signale, wie sie an zumindest einer, aus mehreren Elementen bestehenden Untermenge der ersten, zweiten und dritten Vielzahlen der Bitleitungen erzeugt werden,

   - eine zweite Anzeigeeinrichtung (LEDCDP) für die statische Wiedergabe der binären Signale, die tatsächlich an den Anschlüssen der peripheren Integrierten Schaltung erscheinen, eine dritte Anzeigeeinrichtung (LEDVALD) für die statische Anzeige der binären Signale aus den Ausgängen der ausgewerteten peripheren Integrierten Schaltung, die die Anordnung statt des Mikroprozessors empfängt.

   5. Anordnung nach Anspruch k₉ dadurch gekennzeichnet, dass die dritte Anzeigeeinrichtung folgende Elemente enthält: einen Impulsgenerator mit einer Ausgangs—Prell— unterdrückungsschaltung für die handbetätigte Bildung eines Taktinipulses, einen Zähler (7^-93) mit einer vierten Vielzahl von η Bitstufen, ein n-Bit-Anzeigeelement (LEDCLK) für den Inhalt der η Bitstufen in Parallelschaltung, zwei parallel geschaltete n-Bit-Serien/ Parallel-Register (R1, R2) und ein von Hand bedienbares Steuergerät zum Laden eines joden der zwei n-Bit-Register mit den geeigneten Werten, die zuvor mit Hilfe einer dem n-Bitzähler zügeführten FoJ ge der Taktimpulse erhalten wurden.
   6. Anordnung nach Anspruch 5j dadurch gekennzeichnet,

   PHF 82.568 *& I8-8-I983

   das.s darin eine Steuereinrichtung (bPL) für die Serieschaltung der zwei n-Bit-Register vorgesehen ist, die d,abei als Schieberegister für ein 2n-Bit-Verschiebungsprüfmuster dienen. S