DE3828289C2 - - Google Patents

Description

Die vorliegende Erfindung betrifft eine Endgerät-Identifizierungs- Steuerschaltung in einer Kommunikationseinrichtung mit einem Hauptgerät, bei der Endgeräte mittels Endgerät-Identifizierungen identifiziert werden, und insbesondere eine Endgerät-Identifizierungs-Steuerschaltung gemäß dem Oberbegriff von Anspruch 1.

Die Intel Application Note AP-235, November 1986 beschreibt einen bekannten Treiber für eine Datenverbindung, der eine Speichertabelle zum Abspeichern von Adressen aufweist, die über einen Adressenvergleich zur Identifizierung verwendet werden.

Aus der DE-OS 29 37 785 ist ein Verfahren zur programmgesteuerten Zuteilung von Zieladressen bzw. Adreßbereichen an Baugruppen bekannt, bei dem Zieladressen in einem Festwertspeicher enthalten sind und mit Hilfe einer Steuereinheit in serieller, direkter und paralleler Ansteuerung in Schreib-Lesespeichern auf den Baugruppen durch ein spezielles Programm eingegeben werden, um dort zur Erkennung der Zieladresse zu dienen.

Die DE-OS 29 32 868 beschreibt eine Datenverarbeitungs-Schaltungsanordnung mit einer Zentraleinheit, an die mehrere Peripheriegeräte angeschlossen sind. In jeder Peripherieeinheit ist ein Adressenspeicher, in dem die jeweils zugeordnete Adresse abgespeichert ist, ein Vergleicher und die eigentliche Kommunikationseinrichtung untergebracht. Über eine Zentraleinheit, die über mehrere Leitungen mit jeder der Peripherieeinheiten verbunden ist, kann der Adressenspeicher mit einer Adresse geladen werden, die dann der jeweiligen Peripherieeinheit fest zugeordnet ist. Ob die jeweilige Peripherieeinheit angesprochen wird, wird dann durch einen Adreßvergleich zwischen der Adresse in dem Adressenspeicher der Peripherieeinheit und der von der Zentraleinheit angelegten Adresse festgestellt.

Es ist ein Gerät bekannt, welches Kommunikationsverarbei­ tung entsprechend dem HDLC-Sicherungsschicht-Steuerverfah­ ren (High-Level Data Link Control) durchführt, d. h. ein bitorientiertes Steuerungsverfahren bei der Datenübertra­ gung im Duplexbetrieb. Fig. 1 zeigt eine Anordnung eines innerbetrieblichen Netzes, welches in der CCITT-Empfehlung I.430 gezeigt ist, wobei eine Teilnehmer-Leitung 41 wie beispielsweise eine Telefonleitung eine innerbetriebliche Busleitung 42 steuert und ein Steuergerät 43, welches die Teilnehmer-Leitung beendet, hieran angeschlossen ist, und wobei Endgeräte TE0, TE1 . . . TEn wie beispielsweise Telefone oder Faximile-Geräte an die innerbetriebliche Bus­ leitung 42 angeschlossen sind. Die Bezugsziffern 44 be­ zeichnen Abschlußwiderstände.

Bei der vorstehend erwähnten Empfehlung entspricht eine Telefonnummer einem Steuergerät 43, und die Unterscheidung der Endgeräte TE0, TE1 . . . TEn wird unter Verwendung von Unteradressen durchgeführt, welche Endgerät-Identifizierun­ gen TEI genannt werden. Daher ist es vorgeschrieben, daß das Endgerät seinen TEI-Wert speichert und den TEI-Wert einer empfangenen Nummer mit seinem eigenen TEI-Wert ver­ gleicht und das empfangene Signal aufnimmt, wenn beide Wer­ te übereinstimmen.

Fig. 2 zeigt eine Endgerät-Identifizierungs-Steuerschal­ tung zum Durchführen einer solchen Operation. Bezugsziffer 5a bezeichnet ein n-Bit-Register zum Speichern der TEI-Wer­ te. Diese Werte seien mit X₀ . . . X_{n -2}, X_{n -1} angenommen; diese Bits werden den EXKLUSIV-NOR-Gattern 5 ₀ . . . 5 _{n -2}, 5 _{n -1} zuge­ führt. Andererseits werden die TEI-Werte der empfangenen n-Bits Y₀ . . . Y_{n -2}, Y_{n -1} als weitere Eingangssignale der o. g. NOR-Gatter 5 ₀ . . . 5 _{n -1}, 5 _{n -2} verwendet, und die Ausgangssigna­ le dieser NOR-Gatter werden einem UND-Gatter 5b mit n Ein­ gängen zugeführt.

Die Bezugsziffer 5c bezeichnet einen Komparator, der aus den NOR-Gattern 5 ₀ . . . 5 _{n -2}, 5 _{n -1} und dem UND-Gatter 5d be­ steht. Wie aus dem Aufbau dieses Komparators 5c ersicht­ lich, wird, wenn der empfangene TEI-Wert und der eigene TEI-Wert, der im Register 5a gespeichert ist, übereinstim­ men, am UND-Gatter 5b ein Übereinstimmungs-Ausgangssignal erhalten; daher bestimmt das Endgerät, daß das empfangene Signal für es selbst ist, und nimmt das mit den TEI-Werten übermittelte Signal auf, während es im Falle der Nichtüber­ einstimmung dieses Signal nicht beachtet.

Im Einklang mit der CCITT-Empfehlung Q.921 kann ein Endge­ rät ein oder mehrere TEI-Werte aufweisen. Wenn dementspre­ chend das Endgerät eine Mehrzahl von TEI-Werten aufweist, sind eine entsprechende Mehrzahl von Registern 5a und Kom­ paratoren 5c erforderlich und es ergibt sich hierdurch das Problem, daß die Menge der Hardware vergrößert wird und die Zeit, um die entsprechenden Vergleiche durchzuführen, verlängert wird.

Auch ist bei der Konstruktion und der Herstellung des Endge­ rätes der diesem zugeordnete TEI-Wert unbekannt, und es ergibt sich daher das weitere Problem, daß keine zweckmäßi­ ge Konstruktion durchgeführt werden kann.

Außerdem ist es darüber hinaus erforderlich, daß die Netz­ werkseite die sämtlichen Endgeräten zugeordneten TEI-Wer­ te steuert.

Es ist daher die Aufgabe der vorliegenden Erfindung, eine Endgerät-Identifizierungs-Steuerschaltung zu schaffen, welche in der Lage ist, auf einfache Weise eine Vielzahl von TEI-Werten zu speichern und ohne großen Aufwand einen schnellen Vergleich zu ermöglichen.

Diese Aufgabe wird durch die Endgerät- Identifizierungs-Steuerschaltung nach Anspruch 1 gelöst.

Die erfindungsgemäße Endgerät-Identifizierungs-Steuerschal­ tung ist so ausgebildet, daß die Speicheradresse dem TEI- Wert entspricht. Das heißt, daß sie einen Speicher umfaßt, eine Einrichtung, um diesem Speicher als Adreßsignal eine Endgerät-Identifizierung (TEI) zu geben, eine Einrichtung, um binäre Daten an den Adressen des vorstehend erwähnten Speichers entsprechend dem durch diese Einrichtung gegebe­ nen Adreßsignal einzuschreiben, sowie eine Einrichtung, um Binärdaten von dieser Adresse zu lesen.

Beispielsweise wird im Endgerät eine"1" an der Adresse des Speichers entsprechend der ihm zugeordneten Endgerät- Identifizierung eingegeben. Sodann wird die Endgerät-Identi­ fizierung des empfangenen Signals diesem Speicher als ein Adreßsignal zugeführt und die Daten der entsprechenden Adresse werden gelesen. Wenn die gelesenen Daten "1" sind, so kann daraus geschlossen werden, daß das jeweilige Endgerät selbst bestimmt ist, und wenn sie "0" sind, so kann daraus geschlossen wer­ den, daß es nicht selbst bestimmt bzw. angesprochen ist.

Andererseits wird, indem einem Endgerät eine Endgerät-Iden­ tifizierung zugeordnet wird, diese Identifizierung diesem Speicher als ein Adreßsignal eingegeben und es wird bei­ spielsweise eine "1" an der entsprechenden Adresse eingege­ ben. Durch Lesen dieses Speichers kann dann bestimmt wer­ den, ob die Endgerät-Identifizierung zugeordnet worden ist oder nicht. Wenn "1" gelesen wird, so hat die Zuordnung stattgefunden und wenn "0" gelesen wird, so wurde die Zuord­ nung noch nicht durchgeführt.

Die erfindungsgemäße Identifizierungs-Steuerschaltung ist universell aufgebaut bzw. konstruiert und kann unabhängig von der Anzahl der zuzuordnenden TEI-Werte hergestellt werden, wobei der erforderliche Hardwareaufwand gleichbleibt.

Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß sofort beurteilt werden kann, ob ein TEI-Wert auf der Hauptgeräteseite bereits zugeordnet worden ist. Außerdem bietet die vorliegende Erfindung den Vorteil, daß eine Vielzahl von TEI-Werten gleichzeitig verglichen werden kann.

Vorteilhafte Ausgestaltungen der vorliegenden Erfindung können den Unteransprüchen 2 bis 7 entnommen werden.

Es folgt die Beschreibung eines Ausführungsbeispiels der Erfindung. Es zeigt

Fig. 1 ein Blockdiagramm eines konventionellen Geräts,

Fig. 2 ein Schaltdiagramm der konventionellen Endgerät- Identifizierungs-Steuerschaltung,

Fig. 3 ein Blockdiagramm, welches das gesamte Kommunika­ tionsgerät zeigt,

Fig. 4 ein Blockdiagramm eines wesentlichen Teils einer Schaltung auf der Endgerätseite,

Fig. 5 ein Format-Diagramm von Rahmendaten eines Datenüber­ tragungsblocks,

Fig. 6 eine Darstellung des Inhalts eines Speichers,

Fig. 7 ein Blockdiagramm eines wesentlichen Teils einer Schaltung auf der Hauptgeräteseite und

Fig. 8 ein Schaltungsdiagramm des Speichers und dessen Umgebung.

Die schematische Darstellung gemäß Fig. 3 zeigt die Anord­ nung des innerbetrieblichen Netzwerks, welches in der CCITT- Empfehlung I.430 gezeigt ist, und ein Hauptgerät 10, wel­ ches in einer Telefonzentrale oder dgl. installiert ist, ist über eine Teilnehmerleitung 41 wie beispielsweise eine Telefonleitung mit dem Netzwerk verbunden. Die Teilnehmer­ leitung 41 ist mit einem Steuergerät 43 verbunden, welches eine innerbetriebliche Bus-Leitung 42 steuert und die Teil­ nehmerleitung 41 beendet, und Endgeräte TE0, TE1 . . . TEn wie beispielsweise Telefone und Faximile-Geräte sind mit der innerbetrieblichen Busleitung 42 verbunden. In der Fi­ gur bezeichnen die Bezugsziffern 44, 44 Abschlußwiderstän­ de. In Fig. 4 bezeichnet die Bezugsziffer 1 ein Steuer­ teil, welches auf der Basis der empfangenen Signale Zugang zu einem Speicher 2 schafft und HDLC-Rahmendaten FD werden von der Netzwerkseite hierin eingegeben, d. h. über das Hauptgerät 10, die Teilnehmerleitung 41, das Steuergerät 43, den Abschlußwiderstand 44 und die innerbetriebliche Busleitung 42. Diese Rahmendaten FD weisen ein Format auf, wie es aus Fig. 5 ersichtlich ist, und bestehen aus einer Markierung F1, welche den Beginn der Daten darstellt, aus Adreßdaten AD, welche eine Endgerät-Identifizierung TEI umfassen, aus einem Steuercode CNTL, welcher die Eigen­ schaft oder dgl. der übertragenen Daten repräsentiert, aus den zu übermittelnden Daten I, aus Fehler-Überprüfungsdaten ECS und aus einer Markierung F2, welche das Ende der Daten repräsentiert. Das Steuerteil 1 gibt die den Endgerät-Iden­ tifizierungen entsprechenden Daten aus den Adreßdaten AD in den Speicher 2 als ein Adreßsignal ADR. Auch decodiert der Steuerteil 1 den Steuercode CNTL und gibt an den Spei­ cher 2, zu welchem über das Adreßsignal ADR Zutritt ver­ schafft worden ist, ein Schreibsignal WR ab, wenn "1" ge­ schrieben wird, ein Freigabesignal RS, wenn "0" geschrieben wird und ein Lesesignal RD, wenn entsprechende Daten aus dem Speicher 2 in einer Einzel-Auswahl ausgelesen werden. Die aus dem Speicher 2 ausgelesenen Daten DT werden dem Steuerteil 1 zugeführt. Auch ist die Anordnung derart, daß dem Speicher 2 ein Lösch-Signal CLR zugeführt wird, wenn der Inhalt der gesamten Adressen des Speichers 2 auf "0" zurückgesetzt wird, wobei das Lösch-Signal CLR von einem Schalter oder dgl. abgegeben werden kann, welcher auf der Endgeräteseite installiert ist, wobei dieses Signal auch von der Netzwerkseite abgegeben werden kann.

Der Steuerteil 1 beurteilt in der weiter unten beschriebe­ nen Weise, ob die empfangenen Daten für ihn selbst sind oder nicht, und wenn die Daten für ihn selbst sind, gibt er die Daten I o. dgl. mit Ausnahme der Markierungen F1 und F2 und dem Steuercodeteil CNTL einer nachgeordneten Schal­ tung im Endgerät weiter.

Im folgenden wird der Betrieb des erfindungsgemäßen Geräts anhand der Fig. 6 beschrieben, welche den gespeicherten Inhalt des Speichers 2 zeigt. Wie in Fig. 6 dargestellt, hat der Speicher eine Konfiguration von 8 × 8 Bits und die werthöheren 3 Bits der Adressensignale ADR (6 Bits) werden als Spaltenadresse und die wertniedrigeren 3 Bits als Zei­ lenadresse verwendet. Bevor dieses Gerät oder ein Endgerät verwendet wird, wird ein Lösch-Signal CLR abgegeben, um den Speicher 2 zurückzustellen. Es wird dann der gesamte Inhalt des Speichers 2 "0", wie in Fig. 6(a) gezeigt ist.

Anschließend wird ein bestimmter TEI-Wert von der Netzwerk­ seite diesem Endgerät zugeordnet und in diesem Fall umfas­ sen die Adreßrahmendaten AD, die vom Hauptgerät 10 empfan­ gen werden, die Adreßdaten mit dem zugeordneten TEI-Wert und den Steuercodeteil CNTL, dessen Inhalt zeigt, daß das übermittelte Signal dazu bestimmt ist, den TEI-Wert zuzuord­ nen. Der Steuerteil, der diese Signale erhalten hat, gibt das Schreibsignal WR ab und gibt den TEI-Wert als Adressen­ signal ADR ab. Im Falle, daß der zugeordnete TEI-Wert 20 (010100) ist, wird eine "1" an der Adresse der dritten Spal­ te (010) und der fünften Zeile (100) geschrieben, wie dies in Fig. 6(b) gezeigt ist. Hierdurch wird diesem Endgerät der TEI-Wert "20" zugeordnet.

Wenn dann die normalen Rahmendaten FD bei der anschließen­ den Kommunikation empfangen werden, extrahiert der Steuer­ teil 1 den TEI-Wert aus den Adreßdaten AD in diesen Daten, gibt ihn an den Speicher 2 als Adreßsignal ADR weiter und gibt das Lesesignal RD ab. Im Falle, daß der empfangene TEI-Wert "20" ist, sind die gelesenen Daten "1" und der Steuerteil 1 nimmt die empfangenen Daten als für ihn be­ stimmt auf.

Wenn andererseits der Wert nicht "20" ist, so wird die Adresse zugänglich gemacht, bei der die gespeicherten Daten "0" sind und es wird daher "0" gelesen. In diesem Fall be­ achtet der Steuerteil 1 die entsprechenden Daten als einem anderen Endgerät zugeordnete Daten nicht.

Fig. 6(c) zeigt den Inhalt des Speichers 2 eines Endgeräts, dem eine Vielzahl von TEI-Werten zugeordnet sind. In diesem Fall sind zusätzlich zu dem obenerwähnten Wert "20" noch die TEI-Werte 7 (000111), 35 (100011) und 57 (111001) zuge­ ordnet. Das bedeutet, daß die Daten der Adressen der ersten Spalte (000) und der achten Zeile (111), der fünften Spal­ te (100) und der vierten Zeile (011), sowie der achten Spal­ te (111) und der zweiten Zeile (001) "1" sind. Wenn im Fal­ le dieses Endgeräts in den Rahmendaten FD irgendeiner der Werte 20, 7, 35 oder 57 enthalten ist, so werden die Lese­ daten DT "1" und der Steuerteil 1 nimmt die entsprechenden Daten als ihm selbst zugeordnet an. Fig. 6(d) zeigt die Daten der Adresse im Falle, daß der in den empfangenen Da­ ten enthaltene TEI-Wert "7" ist (vergleiche Schraffur).

Fig. 6(e) zeigt die Lesedaten "0" im Falle, daß der TEI- Wert der empfangenen Daten "10" (001010) ist (vergleiche Schraffur); in diesem Fall werden die empfangenen Daten nicht beachtet.

Im Falle, daß die TEI-Werte zugeordnet werden, werden, wie weiter oben beschrieben, dann, wenn irgendwelche der TEI-Werte freigegeben werden, die Rahmendaten FD, die den entsprechenden Steuercodeteil CNTL und den freizugebenden TEI-Wert aufweisen, vom Hauptgerät 10 übertragen. Der Steu­ erteil 1, der diese Daten empfangen hat, gibt diesen TEI- Wert als Adreßsignal ADR dem Speicher 2 ein und gibt das Freigabe-Signal RS ab. Wenn nun im Falle, daß der freizuge­ bende bzw. zu löschende TEI-Wert "57" ist, wie dies in Fig. 6(f) dargestellt ist, so werden die Daten der Adresse der achten Spalte und der zweiten Zeile durch "0" ersetzt.

Ein solcher Speicher ist auch auf der Hauptgeräteseite 10 installiert. Fig. 7 zeigt einen wesentlichen Teil des Hauptgeräts 10 mit einem Steuerteil 11 und einem Speicher 12. Bevor die TEI-Werte zugeordnet werden, gibt der Steuer­ teil 11 ein Löschsignal CLR an den Speicher 12, wobei der gesamte Speicherinhalt auf "0" zurückgesetzt wird. Indem der TEI-Wert jedem der Endgeräte TE0, TE1 . . . TEn aufeinan­ derfolgend zugeordnet wird, gibt der Steuerteil 11 diesen TEI-Wert als Adreßsignal ADR zum Speicher 12 und gibt das Schreibsignal WR zum Speicher 12. Hierdurch werden die Da­ ten der Adressen entsprechend den zugeordneten TEI-Werten "1". Wenn nun "0", "1", "2", "3", "4", . . . "10" als TEI-Wer­ te einem einzelnen Endgerät oder einer Mehrzahl von Endgerä­ ten zugeordnet werden, so wird der Speicherinhalt wie in Fig. 7 gezeigt.

Wenn der TEI-Wert erneut irgendeinem der Endgeräte zugeord­ net wird, so darf nicht der bereits zugeordnete TEI-Wert verwendet werden. Der Steuerteil 11 gibt dann denjenigen TEI-Wert, dessen Zuordnung geplant ist, zum Speicher 12 als Adreßsignal ADR und gibt ein Lesesignal "RD" zum Spei­ cher 12. Hierdurch werden die Daten DT der entsprechenden Adresse in den Steuerteil 11 ausgelesen.

Wenn die ausgelesenen Daten DT den Wert "0" haben, so wurde der entsprechende TEI-Wert nicht zugeordnet und wenn im Gegensatz hierzu die ausgelesenen Daten "1" sind, so kann daraus gefolgert werden, daß der entsprechende TEI-Wert bereits zugeordnet worden ist.

Im Falle, daß ein bereits zugeordneter TEI-Wert freigegeben wird, so wird dieser TEI-Wert dem Speicher 12 als Adreßsi­ gnal ADR zugeführt und ein Freigabesignal RS wird dem Spei­ cher 12 zugeführt. Hierdurch werden die Daten der entspre­ chenden Adresse von "1" auf "0" umgeschrieben, so daß der entsprechende Wert erneut zugeordnet werden kann.

Fig. 8 ist ein Schaltungsdiagramm, welches die Konfigura­ tion eines Speichers 2 oder 12 zeigt, hier beispielsweise im Falle, wo die Gesamtzahl der TEI′s 16 (=2⁴) ist, wobei der Speicher vier Spalten und vier Zeilen aufweist und das Adreßsignal ADR 4 Bits aufweist.

Die werthöheren zwei Bits und die wertniederen zwei Bits des Adreßsignals ADR werden den Adreß-Decodierteilen 21 und 22 zugeführt. Die erste, zweite, dritte und vierte Spal­ te wird entsprechend zu (0,0), (0,1), (1,0) und (1,1) der beiden werthöheren Bits und die erste, die zweite, die drit­ te und die vierte Zeile entsprechend (0,0), (0,1), (1,0) und (1,1) der wertniedrigeren Bits gewählt. Die Symbole C₁₁, C₁₂ . . . C₄₄ bezeichnen Speicherzellen und die Symbole Cÿ (i, j = 1-4) bezeichnen eine Zelle der Zeile i und der Spalte j. Bezugsziffern 31, 32, 33 und 34 bezeichnen Schreib- und Leseschaltungen auf Spaltenbasis, die zum Schreiben, Lesen, Freigeben und Löschen vorgesehen sind. Diese Schreib- und Leseschaltungen 31, 32, 33 und 34 sind mit lokalen Schaltungen kombiniert und es werden ihnen das Lösch-Signal CLR, das Lese-Signal RD, das Freigabe-Signal RS und das Schreib-Signal WR über entsprechende Leitungen 23, 24, 25 und 26 zugeführt, nachdem ihnen das Auswahlsi­ gnal einer jeden Spalte vom Adreßcodierteil 21 gegeben wurde. Auch werden über eine Datenleitung 27 die Lesedaten DT ausgegeben.

Im folgenden wird die Schreib- und Leseschaltung 31 u. dgl. beschrieben. Das Ausgangssignal des Adreß-Decodier-Teils 21 wird den UND-Gattern 30a und 30b zugeführt. Das Lese­ signal WR wird einem ODER-Gatter 30c zugeführt, einem Inver­ ter 30e und dem Gate eines N-Kanal-Transistors 30e, dessen eines Ende sich auf Erdpotential befindet. Das Freigabesi­ gnal RS wird dem ODER-Gatter 30c, dem Gate einen N-Kanal- Transistors 30f und einem Inverter 30g zugeführt. Das Lese­ signal RD wird dem UND-Gatter 30b zugeführt. Das Löschsi­ gnal CLR wird den UND-Gattern 30i und 30j über einen Inver­ ter 30h und dem Gate eines N-Kanal-Transistors 30s sowie einem Inverter 30t zugeführt.

Das Ausgangssignal des ODER-Gatters 30c wird dem UND- Gatter 30a zugeführt. Das Ausgangssignal des Inverters 30d wird dem Gate eines P-Kanal-Transistors 30h zugeführt, der in Serie mit dem N-Kanal-Transistor 30f verbunden ist und auf der Energiequellenseite angeordnet ist. Das Ausgangssi­ gnal des Inverters 30g wird dem Gate eines P-Kanal-Transi­ stors 30 zugeführt, der in Serie mit dem N-Kanal-Transi­ stor 30e verbunden ist und auf der Energiequellenseite ange­ ordnet ist. Das Potential des zwischenliegenden Knotenpunk­ tes einer Serienschaltung der Transistoren 30k und 30f wird über einen Tri-Status-Puffer 30m einer Bit-Leitung 30n zuge­ führt. Das Potential des zwischenliegenden Knotenpunktes einer Serienschaltung der Transistoren 30l und 30e wird über einen Tri-Status-Puffer 30p einer Bit-Leitung 30q zuge­ führt. Die Ausgangssignale der UND-Gatter 30a und 30b wer­ den den UND-Gattern 30i bzw. 30j zugeführt. Die Ausgangs­ signale des UND-Gatters 30i werden als Steuersignale der Tri-Status-Puffer 30m und 30p verwendet, und das Ausgangs­ signal des UND-Gatters 30j wird als Steuersignal eines Prüf-Verstärkers 30r verwendet. Der Prüf-Verstärker 30r gibt entsprechend dem Pegel der Bit-Leitungen 30n und 30q binäre Daten als Auslese-Signale an die Datenleitung 27 ab.

Das Ausgangssignal des Inverters 30f wird dem Gate eines P-Kanal-Transistors 30u zugeführt. Der Transistor 30s ist zwischen der Bit-Leitung 30n und dem Erdpotential einge­ fügt, und der Transistor 30u ist zwischen dem Energiequel­ lenpotential und der Bit-Leitung 30q eingefügt.

Im folgenden wird der Betrieb dieser Schreib- und Lese- Schaltung 31 beschrieben. Wenn ein Steuersignal abgegeben wird, so werden die Transistoren 30s und 30r beide in den leitenden Zustand gebracht, die Bit-Leitung 30n geht auf niedrigen Pegel, die Bit-Leitung 30q geht auf hohen Pegel, und an einer jeden Speicherzelle wird eine "0" eingeschrie­ ben.

Wenn das Schreibsignal WR abgegeben wird, so geht der Ein­ gang des UND-Gatters 30a der vom Adreß-Decodier-Teil 21 ausgewählten Spalte auf hohen Pegel, und daher geht der Ausgang des UND-Gatters 30i auf hohen Pegel und die Tri-Sta­ tus-Puffer 30m und 30p werden geöffnet. Andererseits werden die Transistoren 30k und 30e eingeschaltet und daher geht die Bit-Leitung 30n hoch und die Bit-Leitung 30q geht auf niedrigen Pegel, und im Gegensatz zum Falle des Lösch-Si­ gnals wird eine "1" in die Speicherzelle der ausgewählten Speicherzelle eingeschrieben.

Im Gegensatz hierzu werden im Falle, daß das Freigabesignal RS gegeben wird, die Tri-Status-Puffer 30m und 30p eben­ falls geöffnet, in diesem Fall werden jedoch die Transisto­ ren 30f und 30l angeschaltet, und daher geht die Bit- Leitung 30n nach unten, die Bit-Leitung 30q geht hoch und in die ausgewählte Speicherzelle wird eine "0" eingeschrie­ ben.

Des weiteren geht im Fall, daß das Lesesignal RD abgegeben wird, der Ausgang des UND-Gatters 30b der gewählten Spalte auf hohen Pegel, und das Ausgangssignal des UND-Gatters 30j startet den Prüf-Verstärker 30r, um den Inhalt des zu­ gänglich gemachten Speichers über die Bit-Leitungen 30n und 30q zu lesen.

Im Falle des wie vorstehend beschriebenen Ausführungsbeispiele der Erfindung ist im Endgerät die Menge der Hardware unabhängig von der Anzahl der zuzuordnenden TEI′s konstant und die für einen Vergleich erforderliche Zeit ist ebenfalls konstant und aus diesem Grunde ist das Ausführungsbeispiel der vorliegenden Erfindung dazu geeig­ net, die Endgeräte kleiner auszubilden und den Betrieb zu beschleunigen. Auch kann die Anzahl der zuzuordnenden TEI′s im nachhinein bestimmt werden und aus diesem Grunde werden Beschränkungen hinsichtlich der Konstruktion der Herstel­ lung in großem Umfang aufgehoben.

Andererseits ist es auf der Hauptgeräteseite möglich, unmit­ telbar zu beurteilen, ob ein bestimmter TEI-Wert bereits zugeordnet worden ist oder nicht.

Claims (7)

1. Endgerät-Identifizierungs-Steuerschaltung in einer Kommunikationseinrichtung (10, 42, 43, 44, TE0 bis TEn) mit einem Hauptgerät (10), bei der Endgeräte (TE0 bis TEn) mittels Endgerät-Identifizierungen identifiziert werden, mit einem Steuerteil (1; 11), dem ein Datensignal (FD; 1FM) zugeführt wird, und mit einer Speichereinrichtung (2; 12), die Speicherzellen (C₁₁ bis C₄₄) hat, wobei das Steuerteil (1; 11) dem zugeführten Datensignal (FD; 1FM) eine Endgerät-Identifizierung entnimmt und der Speichereinrichtung (2; 12) als Adreßsignal (ADR) zuführt, dadurch gekennzeichnet, daß eine Schreib/Lese-Schaltung (31, 32, 33, 34) vorgesehen ist, die gemäß dem zugeführten Adreßsignal (ADR) die dem Adreßsignal (ADR) zugeordnete Speicherzelle (C₁₁ bis C₄₄) in einen ersten logischen Zustand oder einen zweiten logischen Zustand ("0", "1") setzt oder den jeweils vorliegenden logischen Zustand aus der zugeordneten Speicherzelle (C₁₁ bis C₄₄) ausliest, um anhand des ausgelesenen logischen Zustands das Endgerät (TE0 bis TEn) zu identifizieren.

2. Endgerät-Identifizierungs-Steuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine Rücksetzeinrichtung (30h, 30i, 30j, 30l, 30m, 30p, 30s, 30t) zum Zurücksetzen der Speicherzellen (C₁₁ bis C₄₄) bzw. einer Speicherzelle (C₁₁ bis C₄₄) auf den ersten logischen Zustand ("0") vorgesehen ist.

3. Endgerät-Identifizierungs-Steuerschaltung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß eine Einrichtung (30r) vorgesehen ist, die feststellt, daß das übertragene Datensignal (FD) für das Endgerät (TE0 bis TEn) bestimmt ist, wenn der zweite logische Zustand ("1") ausgelesen wird.

4. Endgerät-Identifizierungs-Steuerschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Endgerät-Identifizierungs-Steuerschaltung im Endgerät (TE0 bis TEn) eingebaut ist.

5. Endgerät-Identifizierungs-Steuerschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Zahl der Speicherzellen (C₁₁ bis C₄₄) der Speichereinrichtung (12) zumindest der Gesamtzahl der Endgerät-Identifizierungen entspricht.

6. Endgerät-Identifizierungs-Steuerschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Endgerät-Identifizierungs-Steuerschaltung im Hauptgerät (10) installiert ist.

7. Endgerät-Identifizierungs-Steuerschaltung nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, daß das zugeführte Datensignal (FD; 1FM) in Form eines HDLC-Rahmens übertragen wird.