DE3913219A1

DE3913219A1 - Integrierte halbleiterschaltung und verfahren zum testen derselben

Info

Publication number: DE3913219A1
Application number: DE3913219A
Authority: DE
Inventors: Hideshi Maeno
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-04-22
Filing date: 1989-04-21
Publication date: 1989-11-09
Anticipated expiration: 2009-04-22
Also published as: DE3913219C3; DE3913219C2; JPH01270683A; US4914379A

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung und ein Verfahren zum Testen der integrierten Halbleiter schaltung daraufhin, ob sie die ihr zugewiesenen logischen Operationen durchführen kann. Insbesondere betrifft die Erfindung eine integrierte Halbleiterschaltung, die eine Anzahl von Schaltungsblöcken enthält, welche daraufhin getestet werden können, ob sie ihre logischen Funktionen durchführen können, und auch auf ein Verfahren zum Testen solcher Schaltungsblöcke.

Üblicherweise enthalten elektronische Systeme wie Computer und elektronische Steuersysteme eine Anzahl von integrier ten Halbleiterschaltungen, die eine Anzahl von logischen Schaltungsblöcken enthalten. Vor oder während dem tatsäch lichen Gebrauch solcher Systeme müssen die logischen Schaltungsblöcke getestet werden können, ob sie in der Lage sind, die ihnen zugewiesenen Funktionen auszuführen. Im folgenden soll ein solcher Test als "Logiktest" bezeich net werden. Wenn eine Anzahl von Schaltungsblöcken solchen "Logiktests" unterworfen werden sollen, ist es nachteiliger weise notwendig, einen Großcomputer zur Durchführung der Logiktests einzusetzen, wobei die Programme für die Tests sehr kompliziert sein können.

Um mit solchen Problemen fertig zu werden, sind integrierte Schaltungen vorgeschlagen worden, die auf einfache Weise getestet werden können. Diese enthalten Schieberegister (sogenannte "Scan-Paths"), wie dies in dem Artikel "APPLICATION OF SHIFT REGISTER APPROACH AND ITS EFFECTIVE IMPLEMENTATION", M. Kawai et al, 1980 IEEE Test Conference Proceedings Paper 2.2, Seiten 22-25, dargestellt worden ist. Das Entwurfkonzept solcher integrierten Schaltungen basiert darauf, mit Hilfe von Schieberegistern die sequen tielle Schaltung in eine Kombination einer Anzahl von kleineren logischen Schaltungsblöcken zu verändern, wobei solche Logikblöcke so gebildet sind, daß sie getestet werden können.

Die Verwendung von solchen "Scan-Paths" oder Suchpfaden hat die vorstehend genannten Probleme bei den Logiktests von integrierten Schaltungen oder zumindest bei verhältnis mäßig hochintegrierten Schaltungen aus der Welt geschafft. Jedoch wenn diese Technik, eine sequentielle Schaltung in eine Anzahl von kleineren Schaltungsblöcken zu untertei len, angewendet, steigt mit zunehmender Anzahl an unterteil ten logischen Schaltungsblöcken auch die Anzahl der Taktsi gnale zum Treiben der "Suchpfade", was es wiederum notwen dig macht, die Anzahl der Eingangsanschlüsse auf der integrierten Schaltung für die extern angelegten Taktsignale zu vergrößern. Dies führt dazu, daß das Gehäuse der inte grierten Schaltung ein größeres Volumen bekommt, was die Kosten der integrierten Schaltungen in die Höhe treiben kann. In manchen Fällen kann es unmöglich sein, in der Praxis integrierte Schaltungen zu verwirklichen.

Daher ist es ein Ziel der vorliegenden Erfindung, das oben angeführte Problem mit einer integrierten Halbleiter schaltung und einem Verfahren diese zu testen zu überwin den, womit die Notwendigkeit für die Vergrößerung der Anzahl der Eingangsanschlüsse zur Aufnahme der extern zugeführten Taktsignale, deren Anzahl mit der Anzahl der Schaltungsblöcke zunimmt, zur Verwendung beim Test der Schaltungsblöcke entfällt.

Die erfindungsgemäße integrierte Halbleiterschaltung (IC) enthält eine Anzahl von Schaltungen (im folgenden als "getestete Schaltungen" bezeichnet), die logischen Tests unterworfen werden, eine Anzahl von Schieberegistern, die mit entsprechenden der getesteten Schaltungen an ihren Eingangsseiten verbunden sind und auf extern zugeführ te Taktsignale ansprechen, um extern zugeführte Testsignale an zugeordnete getestete Schaltungen anzukoppeln, und eine Anzahl von Schieberegistern, die mit den jeweiligen der getesteten Schaltungen an deren jeweiligen Ausgangssei ten verbunden sind und auf extern zugeführte Taktsignale ansprechen, um die Testergebnisse repräsentierende Signale abzuleiten. Das mit der Eingangsseite einer getesteten Schaltung verbundene Schieberegister und das mit dem Ausgang des einen Schieberegisters verbundene Schiebere gister bilden ein Paar. Die erfindungsgemäße integrierte Halbleiterschaltung enthält weiter einen Eingang für ein Auswahlsignal, um ein extern zugeführtes Auswahlsignal aufzunehmen, welches eines der Paare von Schieberegistern bezeichnet oder auswählt, welchem das Taktsignal zugeführt werden soll, und eine auf das Auswahlsignal ansprechende Einrichtung, um die extern zugeführten Taktsignale wahlweise dem einen Schieberegisterpaar zuzuführen, welches durch das Auswahlsignal gewählt worden ist.

Weiter ist gemäß der vorliegenden Erfindung ein Verfahren vorgesehen zum Testen einer integrierten Halbleiterschal tung, die eine Anzahl von den logischen Tests unterworfenen "getesteten Schaltungen" enthält sowie eine Anzahl von Schieberegistern, die mit jeweiligen der getesteten Schaltun gen verbunden sind und auf extern zugeführte Taktsignale ansprechen, um extern zugeführte Testsignale den getesteten Schaltungen, mit welchen sie verbunden sind, zuzuführen und die die Testergebnisse repräsentierenden Signale von diesen abzuleiten. Das Verfahren enthält als Verfahrens schritte, daß ein Schieberegisterauswahlsignal zur Auswahl des mit einer bestimmten zu testenden Schaltung verbundenen Schieberegisters zugeführt wird, daß vorgegebene Taktsignale und Testdatensignale dem ausgewählten Schieberegister zugeführt werden, um die bestimmte Schaltung zu testen, und daß die Ergebnisse des Tests gelesen werden.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung erläutert. Es zeigt

Fig. 1 ein Blockschaltbild eines Beispiels einer üblichen integrierten Halbleiterschaltung, die eine Anzahl von zu testenden Schaltungen enthält, und der logischen Tests, die durch die Verwendung der Suchpfade durchgeführt werden können;

Fig. 2 Schwingungsformen, welche die zeitlichen Lagen von verschiedenen Signalen anzeigen, zum Verständnis der Test- und Normalbetriebszustände der in Fig. 1 gezeigten integrierten Halbleiterschaltung;

Fig. 3 die Anordnung für ein Beispiel eines Schiebere gisters, das in einem Suchpfad der in Fig. 1 gezeig ten integrierten Halbleiterschaltung verwendet werden kann;

Fig. 4 im einzelnen die Verbindung zwischen den Suchpfaden in der integrierten Halbleiterschaltung der Fig. 1;

Fig. 5 ein Blockschaltbild einer integrierten Halbleiter schaltung gemäß einem bevorzugten Ausführungsbeispiel der Erfindung, die eine Anzahl von logischen Tests unterworfene Schaltungsblöcke enthält;

Fig. 6 Schwingungsformen von Signalen, welche die zeitliche Lage der Signale angeben, zum Verständnis des Schieberegisterauswahlvorgangs bei der erfindungs gemäßen integrierten Halbleiterschaltung nach Fig. 5;

Fig. 7 Schwingungsformen, welche die Beziehungen zwischen verschiedenen Signalen illustrieren, zum Verständ nis eines Normalbetriebszustandes der erfindungs gemäßen integrierten Halbleiterschaltung nach Fig. 5;

Fig. 8 ein Schaltbild eines Beispiels des Registers, welches bei dem in Fig. 5 gezeigten Ausführungsbei spiel der integrierten Halbleiterschaltung verwen det werden kann;

Fig. 9 ein Blockschaltbild einer integrierten Halbleiter schaltung nach einem anderen Ausführungsbeispiel der Erfindung, welche eine Anzahl von getesteten Schaltungen enthält;

Fig. 10 Schwingungsformen verschiedener Signale zum Verständ nis des Schieberegisterauswahlvorgangs, dem Testbe triebszustand und dem Normalbetriebszustand der in Fig. 9 gezeigten erfindungsgemäßen integrierten Halbleiterschaltung; und

Fig. 11 ein Blockschaltbild einer integrierten Halbleiter schaltung nach einem weiteren Ausführungsbeispiel der Erfindung, welche eine Anzahl von getesteten Schaltungen enthält.

Nun wird unter Bezugnahme auf die Zeichnung die vorlie gende Erfindung und ihr Unterschied zum Stand der Technik beschrieben. In allen Figuren werden gleiche Bezugszeichen und Symbole für gleiche Komponenten und Signale verwendet.

Fig. 1 zeigt ein Blockschaltbild einer üblichen integrierten Halbleiterschaltung (IC 20), die eine Anzahl von logischen Tests zu unterziehende logische Schaltungsblöcke (geteste te Schaltungen) enthält.

In Fig. 1 enthält der Halbleiter-IC 20 eine Anzahl von logischen Einheiten A, B . . . N. Jede der logischen Einheiten enthält einen Schaltungsblock (2 a, 2 b, 2 c . . . 2 n), bei welchem es sich um eine zu testende Schaltung handelt, und ein Paar von Suchpfaden (Scan-Paths) (1). Überall in der Beschreibung und in den Figuren beziehen sich die Buchstaben A, B . . . N und a, b . . . n bei den Schaltun gen, Pfaden, Signalen etc. auf die jeweiligen Einheiten mit den entsprechenden Buchstaben.

Jeder der Schaltungsblöcke (2 a bis 2 n) enthält parallele Eingangsanschlüsse, die mit dem Suchpfad (1) auf der Eingangsseite des Blocks verbunden sind, und parallele Ausgangsanschlüsse, die mit dem Suchpfad (1) auf der Ausgangsseite verbunden sind. Der mit dem Eingang eines jeden der Schaltungsblöcke verbundene Suchpfad (1) nimmt ein Testdatensignal (S _t) von einem seriellen Eingangsan schluß (4) auf, während der mit dem Ausgang eines jeden Schaltungsblocks verbundene Suchpfad (1) ein Datensignal S _o (S _oa, S _ob . . . S _on) an einen seriellen Ausgangsanschluß (8) liefert.

Taktsignale (Φ, Φ ₂ _A, Φ ₂ _B . . . Φ ₂ _N) werden an Takteingangsan schlüsse (5, 6 a, 6 b . . . bzw. 6 n) angelegt. Die mit dem Schaltungsblock (2 a) verbundenen Suchpfade (1) sind so geschaltet, daß sie die Taktsignale Φ ₁ und Φ ₂ _A aufnehmen. Die mit dem Schaltungsblock (2 b) verbundenen Suchpfade (1) sind so geschaltet, daß sie die Taktsignale Φ ₁ und Φ ₂ _B aufnehmen. Ähnlich sind die mit dem Schaltungsblock (2 n) verbundenen Suchpfade (1) so geschaltet, daß sie die Taktsignale Φ ₁ und Φ ₂ _N aufnehmen.

Bei dem dargestellten Beispiel sind ein oder mehrere Schalttransistoren (3) zwischen den ausgangsseitigen Suchpfad (1) eines Schaltungsblocks, z. B. 2 a, und den eingangsseitigen Suchpfad (1) des benachbarten Schaltungs blocks, z. B. 2 b, geschaltet, so daß zwischen diesen benachbarten Suchpfaden ein oder mehrere Signalpfade geschaffen werden können, die wahlweise geöffnet oder geschlossen werden können. Die Schalttransistoren (3) werden verwendet, um die Schaltungsverbindungen zwischen dem Normalbetriebszustand und dem Testbetriebszustand des IC 20 umzuschalten. Als Schalttransistoren (3) können Arten von Transistoren wie P- oder N-Kanal-Isolierschicht- Feldeffekt-Transistoren oder Bipolar-Transistoren verwendet werden. Bei dem beschriebenen Ausführungsbeispiel werden N-Kanal-Isolierschicht-Feldeffekt-Transistoren als Schalt transistoren (3) verwendet. Wenn der Schaltungsblock (2 a) getestet werden soll, wird die Gate-Elektrode jedes dem Schaltungsblock (2 a) zugeordneten Schalttransistors (3) so geschaltet, daß sie ein Testbetriebszustandssignal mit einem den Testzustand anzeigenden niedrigen Wert, welches extern über einen Testzustand-Steueranschluß (7) zugeführt wird, aufnimmt. Die Transistoren (3) werden während des Testbetriebszustands in Ansprache auf das Testbetriebszustandssignal nichtleitend geschaltet.

Nun wird der Betrieb der oben dargestellten Schaltung unter Bezugnahme auf die in Fig. 2 gezeigten Schwingungs formen beschrieben.

Da die Schaltungsblöcke (2 a bis 2 n) mit an deren Eingangs- und Ausgangsanschlüsse angeschlossenen Suchpfaden versehen sind, kann jeder von diesen unabhängig von den übrigen Schaltungsblöcken getestet werden.

Nun wird als Beispiel als Testung des Schaltungsblocks (2 a) in dem Testbetriebszustand oder Testmodus beschrieben. Zuerst werden die Taktsignale Φ ₁ und Φ ₂ _A dem an die Eingangs- und Ausgangsseiten des Schaltungsblocks (2 a) angeschlossenen Suchpfad (1) zugeführt, während das Test datensignal (S _t) (Treiberdatensignal) zum Testen des Blocks (2 a) über den seriellen Eingangsanschluß (4) dem eingangsseitigen Suchpfad (1) zugeführt wird, um die Testdaten in einem Parallelformat dem Schaltungsblock (2 a) zuzuführen. Nach Aufnahme der Testdaten führt der Schaltungsblock (2 a) die logische Operation durch und liefert die Testergebnisse repräsentierende parallele Daten an den ausgangsseitigen Suchpfad (1). Nach Empfang dieses Testergebnisses wandelt der ausgangsseitige Suchpfad (1) dieses in serielle Daten um und liefert es an den seriellen Ausgangsanschluß (8). Während des beschriebenen Vorgangs verbleiben die Signale TM, Φ ₂ _B . . . Φ ₂ _N auf einem niedrigen Wert, so daß die Schalttransistoren (3) nichtleitend sind und die den Einheiten B . . . N zugeord neten Suchpfade (1) betriebsunwirksam sind. Ein ähnlicher Test kann für jeden der übrigen Schaltungsblöcke (2 b . . . 2 n) durchgeführt werden.

Während des Normalbetriebszustandes sind die Taktsignale (Φ ₁, Φ ₂ _A . . . Φ ₂ _N) auf dem niedrigen Wert, das Testdaten signal (S _t) ist nicht vorhanden und das Testmodesignal auf dem hohen Wert wird den Gate-Elektroden der Transistoren (3) zugeführt, um die Transistoren (3) durchzu schalten. Dies bewirkt, daß der Schaltungsblock (2 a) eines oder mehrere Ausgangssignale an den Schaltungsblock (2 b) liefert, je nach der dem Schaltungsblock (2 a) zugewiese nen Funktion. Auf diese Weise sind die gewünschten Schal tungsblöcke miteinander verbunden, und es wird die gewünsch te Operation der integrierten Halbleiterschaltung durchge führt.

Fig. 3 ist ein Schaltbild eines Beispieles eines Schiebere gisters, das in den in Fig. 1 gezeigten Suchpfaden verwendet werden kann.

Das in Fig. 3 gezeigte Schieberegister enthält eine Serien kombination eines N-Kanal-Isolierschicht-Feldeffekttransi stors (IGFET) (31), einer aus Invertern (91 und 92) gebildeten Master-Latch-Schaltung (ML), eines N-Kanal-IGFET (32) und einer aus Invertern (93 und 94) gebildeten Slave-Latch- Schaltung (SL). Dieser Serienschaltung ist zwischen einen Eingangsanschluß (41) und einen Ausgangsanschluß (81) geschaltet. Die Master- und Slave-Latch-Schaltungen (ML und SL) sind Ratio-Latch-Schaltungen, die zwei Inverter (91 und 92 sowie 93 und 94) mit verschiedenen Treiber fähigkeiten enthalten. Die Ratio-Latch-Schaltung wird gebildet, indem der Eingang des Inverters mit größerer Treiberfähigkeit als der Eingang der Latch-Schaltung und der Ausgang des Inverters mit der größeren Treiberfähig keit als der Ausgang der Latch-Schaltung geschaltet wird und wobei der Eingang und der Ausgang des Inverters mit der kleineren Treiberfähigkeit mit dem Ausgang bzw. dem Eingang der Latch-Schaltung verbunden werden.

Da die Ratio-Latch-Schaltung eine Kleinschaltung ist und eine statische Operation durchführen kann, wird sie vorteilhafterweise in integrierten MOS-Halbleiterschaltungen verwendet.

Nun wird der Betrieb des Schieberegisters nach Fig. 3 beschrieben.

Es kommt niemals vor, daß sowohl die Taktsignale Φ ₁ und Φ ₂ auf dem hohen Wert sind. Die Master-Latch-Schal tung (ML) spricht auf das Taktsignal Φ ₁ an, um das über den seriellen Eingangsanschluß (41) zugeführte Daten signal zu speichern. Danach spricht die Slave-Latch-Schal tung (SL) auf das Taktsignal Φ ₂ an, indem es das in der Master-Latch-Schaltung (ML) gespeicherte Datensignal speichert und es an den seriellen Ausgangsanschluß (81) zur Verfügung stellt.

Im allgemeinen enthält ein Suchpfad (Scan-Path) eine Serienkombination von einer Anzahl derartiger Schiebere gister. Jedes der Schieberegister ist mit einem Eingangs anschluß und einem Ausgangsanschluß versehen. Die Eingangsan schlüsse der Schieberegister nehmen parallele Eingangssigna le auf und die Ausgangsanschlüsse der Schieberegister liefern parallele Ausgangssignale.

Das Schieberegister bewirkt keine Verschiebung, wenn ihm nur eines der Taktsignale Φ ₁ und Φ ₂ zugeführt wird. Daher kann eines (Φ ₁ bei dem dargestellten Beispiel) von solchen Taktsignalen den jeweiligen Suchpfaden gemeinsam zugeführt werden. Wenn jedoch dasselbe Taktsignal (Φ ₁) den jeweiligen Suchpfaden zugeführt wird und wenn zusätz lich dasselbe Taktsignal anstelle der Taktsignale Φ ₂ _A . . . Φ ₂ _N verwendet wird, werden Treiberdaten für denselben Test den übrigen Suchpfaden zugeführt, wenn ein bestimmter der Schaltungsblöcke (2 a bis 2 n) getestet wird, was nachtei ligerweise eine Beschädigung oder Verschlechterung der in den übrigen Schaltungsblöcken enthaltenen Komponenten bewirken kann. Daher sind Vorkehrungen getroffen, daß nur das entsprechende der Taktsignale Φ ₂ _A bis Φ ₂ _N einem bestimmten der zu testenden Schaltungsblöcke zugeführt wird.

Fig. 4 zeigt im Detail die Verbindung zwischen benach barten Suchpfaden in Fig. 1.

In Fig. 4 sind zwei Schieberegister gezeigt, die jeweils in einem auf den zwei Seiten eines Schalttransistors (3) an diesen angeschlossenen Suchpfad enthalten sind. Beide Schieberegister haben eine ähnliche Schaltungsanordnung wie die in Fig. 3 gezeigte.

Bei dem Testbetriebsmodus wird der Transistor (3) in Ansprache auf das auf seinem niedrigen Wert befindliche Testzustandssignal ausgeschaltet. Das Datensignal, welches das von dem Schaltungsblock (2 a) gelieferte Tester gebnis repräsentiert, wird einem parallelen Eingangsanschluß (10) und dann über einen Transistor (33) einem Knoten (N 1) zugeführt. Das Datensignal an dem Knoten (N 1) wird von dem seriellen Ausgangsanschluß (81) durch die in Ansprache auf die Taktsignale Φ ₁ und Φ ₂ _A hervorgerufene Schieberegisterwirkung seriell ausgegeben. Der Gate-Elek trode des Transistors (33) wird ein Strobe-Signal (STB) zugeführt, um diesen leitend zu machen.

Der Schaltungsblock (2 b) ist mit einem parallelen Ausgangs anschluß (11) verbunden, um von diesem in Ansprache auf die Taktsignale Φ ₁ und Φ ₂ _B eingegebene serielle Test treiberdaten zu empfangen.

Bei dem Normalbetriebszustand spricht der Transistor (3) durch Einschalten auf das Testmodussignal auf seinem hohen Wert an. Auch schaltet der Transistor (33) in Ansprache auf das Strobe-Signal (STB) auf seinem hohen Wert ein. Somit sind der parallele Eingangsanschluß (10) und der parallele Ausgangsanschluß (11) über die beiden Latch-Schaltungen miteinander verbunden, wodurch die gewünschte Schaltungsverbindung zwischen den beiden Schal tungsblöcken (2 a und 2 b) geschaffen wird. In diesem Fall ist jedoch notwendig, zu verhindern, daß die Taktsignale irgendeinen nachteiligen Effekt auf die Schaltungsver bindung auswirken. Zu diesem Zweck können die Taktsignale Φ ₁, Φ ₂ _A und Φ ₂ _B auf den niedrigen Wert gesetzt werden.

Wie vorher festgestellt, muß eine verhältnismäßig große Anzahl von Suchpfaden verwendet werden, wenn eine große Anzahl von Schaltungsblöcken (2 a bis 2 n) in der in Fig. 1 gezeigten üblichen integrierten Halbleiterschaltung (20) logischen Tests unterworfen werden sollen. Dies bewirkt eine Zunahme der Anzahl der Taktsignale Φ ₂ _A bis Φ ₂ _B, was wiederum eine Zunahme der Anzahl der Takteingangs anschlüsse (6 a bis 6 n) bedingt, über welche die Taktsignale zugeführt werden. Dies bewirkt eine Zunahme der Abmessungen der Gehäuse. Daher ist es unmöglich, solche integrierte Halbleiterschaltungen zu einem niedrigen Preis herzustellen.

Im folgenden wird die Erfindung mit Hilfe von Ausführungs beispielen im einzelnen beschrieben.

Fig. 5 ist ein Blockschaltbild einer integrierten Halbleiter schaltung mit mehreren logischen Tests unterworfenen Schaltungen gemäß der vorliegenden Erfindung.

In Abweichung von der üblichen integrierten Halbleiter schaltung in Fig. 1 enthält die in Fig. 5 gezeigte integrier te Halbleiterschaltung (IC 20) zusätzlich ein mit dem seriellen Eingangsanschluß (4) verbundenes Register (12) und eine Anzahl N von UND-Gattern (13), die mit den Ausgän gen des Registers (12) und auch dem Takteingangsanschluß (6) verbunden sind. Die Ausgänge der jeweiligen UND-Gatter (13) sind jeweils mit den Suchpfaden (Scan-Path) (1) verbunden. Anschlüsse (5, 6 und 14) sind vorgesehen zur Aufnahme von extern zugeführten Taktsignalen (Φ ₁, Φ ₂ und Φ ₃).

Das Register (12) enthält eine Serienschaltung von Schiebe registern (12 a bis 12 n) entsprechend den Schaltungsblöcken (2 a bis 2 n). Die Taktsignale Φ ₁ und Φ ₃, die niemals gleichzeitig miteinander auf einem hohen Wert sind (vgl. Fig. 6), werden dem Register (12) zugeführt.

Im Testmodus wird beim Betrieb dem Register (12) ein Signal zugeführt, um die Suchpfade (1) auszuwählen, denen das Taktsignal Φ ₂ zugeführt werden soll. Im einzelnen wird über den seriellen Eingangsanschluß (4) dem Register (12) ein Auswahlsignal (S _s) zugeführt. Das Register (12) verschiebt in Ansprache auf die Taktsignale Φ ₁ und Φ ₃ das Auswahlsignal (S _s) von dem Schieberegister (12 a) sukzessive auf das Schieberegister (12 n) zum Speichern. Wenn beispielsweise die mit dem Schaltungsblock (2 a) verbundenen Suchpfade (1) ausgewählt werden sollen, um das Taktsignal Φ ₂ zum Testen des Schaltungsblocks (2 a) nur diesen Suchpfaden (1) zuzuführen, wird das Auswahlsignal (S _s), wie in Fig. 6 gezeigt, dem Register (12) zugeführt, so daß das Schieberegister (12 a) eine Spannung "1" mit hohem Wert liefert, während die übrigen Schieberegister "0" liefern, wodurch eine "1" in dem Schieberegister (12 a) und eine "0" in den übrigen Schieberegistern gespei chert wird.

Nach dieser Auswahloperation wird das Taktsignal Φ ₃ auf einen niedrigen Wert gesetzt und die Taktsignale Φ ₁ und Φ ₂ werden in der Weise zugeführt, daß das Takt signal Φ ₂ nur den ausgewählten Suchpfaden (1) als ein Ausgangssignal des UND-Gatters (13) zugeführt wird, welchem sowohl das Ausgangssignal "1" von dem Register (12) als auch das Taktsignal Φ ₂ zugeführt werden. Somit wird das Testdatensignal (S _t) dem ausgewählten Schaltungsblock zugeführt. Bei dem gezeigten Ausführungsbeispiel wird das Taktsignal Φ ₂ nur dem mit dem Schaltungsblock (2 a) verbundenen Suchpfad (1) als Taktsignal Φ ₂ _A zugeführt. Andererseits wird an die mit den übrigen Schaltungsblöcken verbundenen Suchpfade das Taktsignal Φ ₁, nicht jedoch das Taktsignal Φ ₂ geliefert, so daß sie arbeiten. Somit werden nur die ausgewählten Suchpfade (1) selektiv betrie ben. Danach wird dem Schaltungsblock (2 a) über den eingangs seitigen Suchpfad (1) das Testdatensignal (S _t) von dem Eingangsanschluß (4) zugeführt. Das Testergebnis wird über den ausgangsseitigen Suchpfad (1) geliefert. Diese Operation ist ähnlich der schon unter Bezugnahme auf die Fig. 1 beschriebenen.

Wie sich aus der vorstehenden Beschreibung ergibt, benötigt die übliche in Fig. 1 dargestellte integrierte Halbleiter schaltung eine mit zunehmender Anzahl von getesteten Schaltungsblöcken zunehmende Anzahl von Eingangstaktanschlüs sen, wogegen bei der vorliegenden, in Fig. 5 in einem Ausführungsbeispiel dargestellten Erfindung die Anzahl der benötigten Takteingangsanschlüsse lediglich drei ist, nämlich die Takteingangsanschlüsse 5, 6 und 14.

Mit anderen Worten ist es, selbst wenn die Anzahl der zu testenden Schaltungsblöcke zunimmt, nicht nötig, die Anzahl der Takteingangsanschlüsse zu erhöhen.

Beim Normalbetriebsmodus werden die Taktsignale Φ ₁, Φ ₂ und Φ ₃ auf einem niedrigen Wert gehalten, wie in Fig. 7 gezeigt, und daher sind die Ausgangssignale von dem Register (12) "0" und die Ausgangssignale von den UND-Gattern (13) sind auf einem niedrigen Wert, so daß die Suchpfadauswahl nicht durchgeführt und kein Testdaten signal (S _s) zugeführt wird. Andererseits werden das Testmode signal und das Strobe-Signal (STB) auf einem hohen Wert gehalten. Somit werden die gewünschten Verbindungen zwischen aufeinanderfolgenden Schaltungsblöcken (2 a, 2 b . . . 2 n) hergestellt, so daß die integrierte Halb leiterschaltung (20) ihren Normalbetrieb durchführen kann.

Fig. 8 zeigt ein Beispiel des Registers, das bei der in Fig. 5 gezeigten integrierten Halbleiterschaltung verwendet werden kann.

Das in Fig. 8 gezeigte Register (12) enthält Schieberegister (12 a, 12 b . . . 12 n), die in Serie geschaltet sind. Diese Schieberegister sind so geschaltet, daß sie die Taktsignale Φ ₁ und Φ ₃ aufnehmen. Betrieb und Anordnung der einzelnen Schieberegister sind ähnlich denen der in Fig. 3 gezeigten Schieberegister, so daß dies nicht nochmals erläutert wird.

Fig. 9 ist ein Blockschaltbild einer gemäß der Erfindung hergestellten integrierten Halbleiterschaltung mit einer Anzahl von Schaltungsblöcken.

Die integrierte Halbleiterschaltung (20) nach Fig. 9 enthält abweichend von der in Fig. 5 gezeigten eine Schal tung mit UND-Gattern (13 a und 13 b) und einem Invertierer (9). Diese Schaltung erzeugt intern in dem IC 20 ein Taktsignal Φ ₁ _X, das anstelle von Φ ₁ verwendet wird und die gleiche Phase wie Φ ₁ hat, sowie das Testmodesignal . Dementsprechend verfügt der IC nach Fig. 9 nicht über einen Anschluß, der dem Testmodus-Steueranschluß (7) der Schaltung nach Fig. 5 entspricht.

Nun wird der Betrieb der integrierten Halbleiterschaltung nach Fig. 9 beschrieben.

Während der Suchpfadauswahl im Testmodus werden die Taktsi gnale Φ ₁ und Φ ₃, wie in Fig. 10(1) gezeigt, den Eingangs anschlüssen (5 bzw. 14) zugeführt. Dann erzeugt das UND-Gat ter (13 a) an seinem Ausgang das Testmodesignal auf einem niedrigen Wert, und das UND-Gatter (13 b) erzeugt an seinem Ausgang das Taktsignal Φ ₁ _X, das in Phase ist mit dem Taktsignal Φ ₁. Das Taktsignal Φ ₁ _X wird dem Register (12) und den entsprechenden Suchpfaden (1) zugeführt. Gleichzeitig wird über den Eingangsanschluß (4) das Auswahlsignal (S _s) zugeführt, um die Suchpfade (1) auszuwählen, welchen das Taktsignal (Φ ₂) zugeführt wird. Diese Auswahloperation ist identisch mit der schon unter Bezugnahme auf Fig. 5 beschriebenen Auswahloperation.

Während des Tests werden Taktsignale, wie in Fig. 10 (2) gezeigt, zugeführt, so daß das Taktsignal Φ ₁ _X und das Taktsignal Φ ₂, welches das Ausgangssignal des ausge wählten UND-Gatters (13) ist, den ausgewählten Suchpfaden (1) zugeführt werden. Das Testdatensignal (S _t) wird über den Eingangsanschluß (4) zugeführt, um die gewünschten Tests durchzuführen. Die Testoperation ist im wesentlichen die gleiche wie die bei der in Fig. 1 gezeigten Schaltung.

Während des Normalbetriebsmodus werden die Taktsignale Φ ₁ und Φ ₃ auf hohem Wert gehalten, wie in Fig. 10(3) gezeigt. Dies bewirkt, daß das Taktsignal Φ ₁ _X auf einem niedrigen Wert ist, so daß keine Suchpfade arbeiten können. Das Testmodesignal ist auf einem hohen Wert, um die Transistoren (3) leitend zu machen. Dementsprechend werden zwischen den aufeinanderfolgenden Schaltungsblöcken (2 a, 2 b . . . 2 n) die notwendigen Verbindungen hergestellt, und der Normalbetrieb kann durchgeführt werden. Das niedrig wertige Taktsignal Φ ₁ _X beeinflußt den Normalbetrieb der Halbleiterschaltung IC 20 nicht nachteilig.

Fig. 11 ist ein Blockschaltbild einer integrierten Halb leiterschaltung mit einer Anzahl von zu testenden Schaltungs blöcken, gemäß der Erfindung hergestellt. Der Halbleiter IC (20) nach Fig. 11 unterscheidet sich von dem Halbleiter-IC darin, daß er Schalttransistoren (3 a bis 3 n) enthält, die zwischen die entsprechenden seriellen Ausgänge der an die Ausgänge der Schaltungsblöcke (2 a bis 2 n) angeschlossenen Suchpfade und einen seriellen Ausgangsanschluß (15) geschaltet sind, und daß der serielle Eingangsanschluß (15) auch als serieller Ausgangsanschluß verwendet wird. Die Transistoren (3 a bis 3 n) können bei spielsweise N-Kanal-(oder P-Kanal-)Isolierschicht-Feld effekt-Transistoren sein, die so geschaltet sind, daß sie jeweils die Taktsignale Φ ₂ _A bis Φ ₂ _N aufnehmen. Die Transistoren (3 a bis 3 n) bilden eine Auswahlschaltung zum Auswählen eines der seriellen Ausgangssignale S _oa bis S _on von den Suchpfaden. Die Verwendung des Ausgangsan schlusses dieser Auswahlschaltung auch als den seriellen Eingangsanschluß vermeidet, daß die Anzahl der seriellen Ausgangsanschlüsse zunimmt, selbst wenn sich die Anzahl der Schaltungsblöcke (2 b bis 2 n) erhöht.

Bei den beschriebenen Ausführungsbeispielen wird ein Register der Art, das Schieberegister mit Ratio-Latch-Schal tungen enthält, als Register (12) verwendet, es kann jedoch auch ein anderes geeignetes Register verwendet werden.

Claims

1. Integrierte Halbleiterschaltung mit:

- Takteingängen (5, 6, 14) zur Aufnahme von extern zuge führten Taktsignalen (Φ ₁, Φ ₂, Φ ₃),
- mehreren Schaltungen (2 a, 2 b . . . 2 n), die logischen Tests unterworfen werden,
- einem Testdatensignaleingang (4) zur Aufnahme eines extern zugeführten Testdatensignals (S _t) zum Testen der Schaltungen (2 a, 2 b . . . 2 n), und
- einer Anzahl von Schieberegistern (1), welche Paare bilden und von denen jeweils eines in jedem Paar mit dem Eingang einer zugeordneten der Anzahl der zu testenden Schaltungen (2 a, 2 b . . . 2 n) und das andere Schiebere gister (1) mit dem Ausgang der zugeordneten einen der Anzahl der zu testenden Schaltungen verbunden ist und wobei die Anzahl der Schieberegister (1) eine Verschie bungsoperation bewirken in Ansprache auf diesen über die Takteingänge (5, 6, 14) zugeführte Taktsignale,

dadurch gekennzeichnet, daß

- jedes der mit den Eingängen der zu testenden Schaltungen (2 a, 2 b . . . 2 n) gekoppelte Schieberegister (1) mit dem Testdatensignaleingang (4) gekoppelt ist und in Ansprache auf diesen über die Takteingänge (5, 6, 14) zugeführte Taktsignale (Φ ₁, Φ ₂, Φ ₃) das Testdatensignal (S _t) der zu testenden Schaltung zuführt, mit welcher das Schieberegister (1) gekoppelt ist, und jedes der mit den Ausgängen der zu testenden Schaltungen (2 a, 2 b . . . 2 n) gekoppelte Schieberegister (1) in Ansprache auf diesen über die Takteingänge (5, 6, 14) zugeführte Taktsignale (Φ ₁, Φ ₂, Φ ₃) ein testergebnis-repräsentieren des Signal (S _o) liefert nach dem Abschluß des Tests der zu testenden Schaltung, mit welcher das Schiebere gister (1) gekoppelt ist, und
- die integrierte Halbleiterschaltung weiter folgendes enthält:
- einen Auswahlsignaleingang (4) zur Aufnahme eines extern zugeführten Auswahlsignals (S _s) zur Auswahl des Paares von Schieberegistern (1), welchem über die Takteingänge (5, 6, 14) Taktsignale (Φ ₁, Φ ₂, Φ ₃) zugeführt werden sollen, und
- eine Taktsignalauswahleinrichtung (12, 13), die mit den Takteingängen (5, 6, 14) und dem Auswahlsignaleingang (4) gekoppelt ist und auf das über den Auswahlsignalein gang (4) zugeführte Auswahlsignal (S _s) anspricht, um wahlweise an den Takteingängen (5, 6, 14) zugeführte Taktsignale (Φ ₁, Φ ₂, Φ ₃) dem Paar von Schieberegistern (1) zuzuführen, das durch das Auswahlsignal (S _s) ausge wählt worden ist.

2. Integrierte Halbleiterschaltung mit

- Takteingängen (5, 6, 14) zur Aufnahme von extern zuge führten Taktsignalen (Φ ₁, Φ ₂, Φ ₃),
- mehreren Schaltungen (2 a, 2 b . . . 2 n), die logischen Tests unterworfen werden,
- einem Testdatensignaleingang (4) zur Aufnahme eines extern zugeführten Testdatensignals (S _t) zum Testen der Schaltun gen (2 a, 2 b . . . 2 n),
- einem Modussteuersignaleingang (7) zur Aufnahme eines extern zugeführten Testmodussteuersignals für die zu testenden Schaltungen (2, 2 b . . . 2 n),
- einem gemeinsamen Ausgang (8), von dem ein Ergebnis (S _o) des Tests der Schaltungen (2 a, 2 b . . . 2 n) extern abgeleitet wird, und
- einer Anzahl von Schieberegistern (1), welche Paare bilden und von denen jeweils eines in jedem Paar mit dem Eingang einer zugeordneten der Anzahl der zu testenden Schaltungen (2 a, 2 b . . . 2 n) und das andere Schiebere gister (1) mit dem Ausgang der zugeordneten einen der Anzahl der zu testenden Schaltungen verbunden ist und wobei die Anzahl der Schieberegister (1) eine Verschie bungsoperation bewirken in Ansprache auf diesen über die Takteingänge (5, 6, 14) zugeführte Taktsignale,

dadurch gekennzeichnet, daß

3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß

- die Anzahl der zu testenden Schaltungen (2 a, 2 b . . . 2 n) in Serie geschaltet sind,
- das mit dem Ausgang einer jeden der zu testenden Schaltun gen (2 a, 2 b . . . 2 n) gekoppelte Schieberegister (1) mit dem an den Eingang der nächstfolgenden zu testenden Schaltung gekoppelten Schieberegister (1) gekoppelt ist mittels eines oder mehrerer Schaltelemente (3), welche durch das Modussteuersignal EIN-AUS-gesteuert werden.

4. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Taktsignalauswahleinrichtung folgendes enthält:

- eine Registereinrichtung mit seriell geschalteten Schiebe registern (12 a, 12 b . . . 12 n), die in ihrer Anzahl den zu testenden Schaltungen (2 a, 2 b . . . 2 n) entsprechen, mit einem Eingang zur Aufnahme des Auswahlsignals (S _s) und Ausgängen von den jeweiligen Schieberegistern (12 a, 12 b . . . 12 n), wobei die Registereinrichtung erste und zweite Taktsignale (Φ ₁, Φ ₃) aufnimmt zur Verschiebung des dieser zugeführten Auswahlsignals (S _s), und
- UND-Gatter (13), die in ihrer Anzahl den zu testenden Schaltungen (2 a, 2 b . . . 2 n) entsprechen, mit jeweils einem ersten Eingang, der mit dem Ausgang eines zugeord neten der Schieberegister (12a, 12 b . . . 12 n) gekoppelt ist, und einem zweiten Eingang zur Aufnahme eines dritten Taktsignals (Φ ₂), wobei die Ausgangssignale der jeweiligen UND-Gatter (13) als ein Taktsignal den Schieberegistern (1), die mit den Eingängen und Ausgängen der zu testenden Schaltungen (2 a, 2 b . . . 2 n) gekoppelt sind, zugeführt werden.

5. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß

- ein Schaltelement zwischen den seriellen Ausgang des mit dem Ausgang eines jeden der Anzahl der zu testenden Schaltungen (2 a, 2 b . . . 2 n) gekoppelten Schieberegisters (1) und den gemeinsamen Ausgang zur Ableitung des Tester gebnisses gekoppelt ist, wobei jeweils eines der Schalt elemente zu einer Zeit geschlossen ist.

6. Integrierte Halbleiterschaltung mit:

- drei Takteingängen (5, 6, 14) zur Aufnahme eines ersten, zweiten bzw. dritten Taktsignals (Φ ₁, Φ ₂, Φ ₃),
- mehreren Schaltungen (2 a, 2 b . . . 2 n), die logischen Tests unterworfen werden,
- einem Testdatensignaleingang (4) zur Aufnahme eines extern zugeführten Testdatensignals (S _t) zum Testen der Schaltungen (2 a, 2 b . . . 2 n),
- einer Anzahl von Schieberegistern (1), welche Paare bilden und von denen jeweils eines in jedem Paar mit dem Eingang einer zugeordneten der Anzahl der zu testenden Schaltungen (2 a, 2 b . . . 2 n) und das andere Schieberegister (1) mit dem Ausgang der zugeordneten einen der Anzahl der zu testenden Schaltungen verbunden ist und wobei die Anzahl der Schieberegister (1) eine Verschiebungs operation bewirken in Ansprache auf diesen über die Takt eingänge (5, 6, 14) zugeführte Taktsignale,
- einem oder mehreren Schaltelementen (3), die das mit dem Ausgang einer jeden der zu testenden Schaltungen (2 a, 2 b . . . 2 n) gekoppelte Schieberegister (1) mit dem an den Eingang der nachfolgenden zu testenden Schaltung gekoppelten Schieberegister (1) verbinden, wobei die Schaltelemente (3) durch das Modussteuersignal (TM) EIN-AUS gesteuert werden,

dadurch gekennzeichnet, daß

- jedes der mit den Eingängen der zu testenden Schaltungen (2 a, 2 b . . . 2 n) gekoppelte Schieberegister (1) mit dem Testdatensignaleingang (4) gekoppelt ist und in Ansprache auf diesen über die Takteingänge (5, 6, 14) zugeführte Taktsignale (Φ ₁, Φ ₂, Φ ₃) das Testdatensignal (S _t) der zu testenden Schaltung zuführt, mit welcher das Schieberegister (1) gekoppelt ist, und jedes der mit den Ausgängen der zu testenden Schaltungen (2 a, 2 b . . . 2 n) gekoppelte Schieberegister (1) in Ansprache auf diesen über die Takteingänge (5, 6, 14) zugeführte Taktsignale (Φ ₁, Φ ₂, Φ ₃) ein testergebnis-repräsentieren des Signal (S _o) liefert nach dem Abschluß des Tests der zu testenden Schaltung, mit welcher das Schiebere gister (1) gekoppelt ist,
- die integrierte Halbleiterschaltung weiter folgendes enthält:
- einen Auswahlsignaleingang (4) zur Aufnahme eines extern zugeführten Auswahlsignals (S _s) zur Auswahl des Paares von Schieberegistern (1), welchem über die Takteingänge (5, 6, 14) Taktsignale (Φ ₁, Φ ₂, Φ ₃) zugeführt werden sollen
- eine Taktsignalauswahleinrichtung (12, 13), die mit den Takteingängen (5, 6, 14) und dem Auswahlsignaleingang (4) gekoppelt ist und auf das über den Auswahlsignalein gang (4) zugeführte Auswahlsignal (S _s) anspricht, um wahlweise an den Takteingängen (5, 6, 14) zugeführte Taktsignale (Φ ₁, Φ ₂, Φ ₃) dem Paar von Schieberegistern (1) zuzuführen, das durch das Auswahlsignal (S _s) ausge wählt worden ist,
- einem ersten UND-Gatter (13 a) mit Eingängen zur Aufnahme des ersten bzw. zweiten Taktsignals (Φ ₁, Φ ₃),
- einem zweiten UND-Gatter (13 b) mit Eingängen zur Aufnahme des ersten Taktsignals (Φ ₁) und der invertierten Version des zweiten Taktsignals (Φ ₃), und
- einer Einrichtung zum Koppeln des Ausgangssignals des ersten UND-Gatters (13 a) an ein oder mehrere Schaltelemente (3) und
- einer Einrichtung zur Zuführung des Ausgangssignals des zweiten UND-Gatters (13 b) als ein Taktsignal für die Taktsignalauswahleinrichtung und für das jeweilige Schieberegister.

7. Verfahren zum Testen einer integrierten Halbleiterschal tung mit einem Takteingang zur Aufnahme eines extern geführten Taktsignals, einer Anzahl von Schaltungen, die logischen Tests unterworfen werden sollen, einem Testdateneingang zur Aufnahme eines extern zugeführten Testdatensignals, um die Anzahl der Schaltungen zu testen, einem Ausgang, von dem ein testergebnis-repräsentierendes Signal abgeleitet wird, einer Anzahl von Schieberegistern, die mit den Eingängen der jeweiligen zu testenden Schaltungen verbunden sind, und einer Anzahl von Schieberegistern, die mit den Ausgängen der jeweiligen zu testenden Schaltun gen verbunden sind, wobei die Schieberegister eine Verschie bungsoperation durchführen in Ansprache auf diesen über die Takteingänge zugeführte Taktsignale, und einer Takt signalauswahleinrichtung, die mit den an die Eingänge der zu testenden Schaltungen gekoppelten Schieberegistern gekoppelt ist, und mit einer Registereinrichtung und einer Gatter-Schaltung, gekennzeichnet durch folgende Verfahrensschritte:

- externe Zuführung eines Schieberegisterauswahlsignals an die Taktsignalauswahleinrichtung zum Auswählen nur derjenigen Schieberegister, die mit dem Eingang und dem Ausgang einer bestimmten zu testenden Schaltung verbunden sind,
- Zuführung eines Testdatensignals an das eine mit dem Eingang der bestimmten zu testenden Schaltung gekoppel ten ausgewählten der Schieberegister, und von Taktsignalen, um eine Verschiebungsoperation in dem einen Schiebere gister zu bewirken, und
- Ableitung des Testergebnisses über das mit dem Ausgang der bestimmten zu testenden Schaltung verbundenen Schiebe register nach Abschluß des Tests der bestimmten zu testenden Schaltung.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß

- die Verfahrensschritte für jede der zu testenden Schaltun gen ausgeführt werden.