DE4320528A1 - Integrierte Schaltungsvorrichtung mit Selbsttestfunktion - Google Patents

Description

Die vorliegende Erfindung betrifft eine integrierte Schaltungs­ vorrichtung mit Selbsttestfunktion. Insbesondere betrifft die vorliegende Erfindung eine integrierte Schaltungsvorrichtung, die in der Lage ist, einen Testbetrieb einer Mehrzahl von Funktions­ blöcken zum Verarbeiten und/oder von Eingabedaten durchzuführen, sowie eine Testdatenerzeugungsvorrichtung, die in der integrier­ ten Schaltungsvorrichtung enthalten ist.

Es sind eine Anzahl von Artikeln veröffentlicht, die sich auf Testschaltungen beziehen, die in integrierten Schaltungsvorrich­ tungen enthalten sind (BIST: eingebauter Selbsttest (Built-in- Self-Test)). Beispielsweise ist die BIST-Technik in IEEE-Design & Test 1985, April, Seiten 21 bis 28 behandelt. "Built-in-Self- Test-Techniques" von Edward J. McCluskey nimmt eine Beschreibung der BIST-Technik vor, insbesondere von einem Datenerzeuger und einem Musterkomprimierer (Pattern compressor). Patric P. Gelsin­ ger beschreibt Stand der Technik der BIST-Technik in "Design & Test of 80386" in derselben Zeitschrift, 1987, Juni, Seiten 42 bis 50. Der zugrundeliegende Stand der Technik wird nachfolgend unter Bezug auf diese Veröffentlichungen beschrieben. Zuerst wird die Testbetriebssequenz (Abfolge) unter Bezug auf ein Block­ schaltbild einer integrierten Schaltungsvorrichtung vorgenommen, die eine BIST-Schaltung einsetzt, wobei Details des Datengenera­ tors, der eine Schlüsseltechnik der BIST-Schaltung ist, beschrie­ ben werden, und es wird auf Probleme mit diesem zugrundeliegenden Stand der Technik hingewiesen.

Fig. 16 ist ein Blockschaltbild einer integrierten Schaltungs­ vorrichtung, wie sie sich aus den oben erwähnten Artikeln ergibt. Die integrierte Schaltungsvorrichtung umfaßt ein programmierbares Logikfeld (nachfolgend als PLA bezeichnet) 900, einen Nur-Lese­ speicher (nachfolgend als ROM bezeichnet) 901, Datengeneratoren 902 und 903, Musterkomprimierer (Musterkompressoren) 904 und 905, einen Testergebnis-Halteabschnitt 908, einen externen Testan­ schluß 909 sowie einen Testbetriebssteuerabschnitt 910. An den externen Testanschluß 909 werden Testmodusbestimmungssignale zum Bewirken eines Betriebstest des PLA 900, eines Betriebstests des ROM 901 oder dergleichen angelegt. Daher steigt die Anzahl von externen Testanschlüssen 909 natürlich an, wenn die Anzahl von internen Elementen erhöht ist. Der Testbetriebssteuerabschnitt 910 ist mit dem externen Testanschluß 909 verbunden und erzeugt Steuersignale, die zum Steuern des Testbetriebs der integrierten Schaltungsvorrichtung notwendig sind. Der Datengenerator 902 er­ zeugt Testeingabedaten an den PLA 900, als Reaktion auf ein Steu­ ersignal des Testbetriebs-Steuerabschnitts 910. Der Datengenera­ tor 903 erzeugt Testeingabedaten zum Testen des ROM 901 als Re­ aktion auf ein Steuersignal des Testoperations-Betriebsabschnitts 910. Der Musterkomprimierer 904 hält aus dem PLA 900 ausgegebene Daten als Reaktion auf ein Steuersignal des Testoperations-Steu­ erabschnitts 910 und komprimiert die gehaltenen Daten zu einem Datenbit. Der Musterkomprimierer 905 hält Ausgabedaten des ROM 901 als Reaktion auf ein Steuersignal des Testoperations-Steuerab­ schnitts 910 und komprimiert die gehaltenen Daten zu einem Daten­ bit. Der Testergebnis-Halteabschnitt 908 hält Ausgabedaten der Musterkomprimierer 904 und 905.

Der Testbetrieb der integrierten Schaltungsvorrichtung gemäß Fig. 16 wird nachfolgend beschrieben. Ein Eingabesignal zum Steu­ ern des Testbetriebs wird über den externen Testanschluß an den Testbetriebssteuerabschnitt 910 angelegt. Durch Steuerung des Testbetriebs-Steuerabschnitts 910 wird ein Test jedes Blocks par­ allel zueinander und unabhängig voneinander durchgeführt. Bei­ spielsweise werden für das PLA 900 Ausgabedaten (13 Bit), die durch den Datengenerator 902 erzeugt werden, nacheinander in das PLA 900 eingegeben. Das PLA 900 verarbeitet die eingegebenen Da­ ten und gibt 16 Bit von Daten an den Musterkomprimierer 904 aus. Der Musterkomprimierer 904 komprimiert 16 Datenbits in ein Daten­ bit. Bezüglich des ROM 901 werden Ausgabedaten (16 Bit), die vom Datengenerator 903 erzeugt wurden, nacheinander in den ROM 901 eingegeben. Der ROM 901 speichert die eingegebenen Daten und legt die angelegten Daten an den Musterkomprimierer 905 an. Der Mu­ sterkomprimierer 905 komprimiert die ausgegebenen Daten (12 Bit) des ROM 901 zu einem Bit. Ein Beispiel eines Musterkomprimierers 904 oder 905 ist einer, der die Anzahl von "1" in der Eingabefol­ ge von Bits zählt und ein Ausgangssignal von "1" oder "0" er­ zeugt, abhängig davon, ob die Anzahl von "1" gerade oder ungerade ist. Wie aus diesem Beispiel hervorgeht, wenn eine gerade Anzahl von Fehlern in der Bitfolge vorliegt, kann der Fehler nicht ent­ deckt werden (übersehener Defekt). Hierin liegt das ernsthafteste Problem der Musterkomprimiertechnik. Die Schaltung wird aller­ dings trotzdem benutzt, da sie keine Vorbereitung von Daten für einen Erwartungswert für jedes Eingabedatum benötigt. Das Aus­ gangssignal der Datenkomprimierer 904 und 905 wird in der Test­ ergebnis-Halteschaltung 908 gehalten. Nachdem der Test für jedes Eingabedatum beendet ist, wird auf die Testergebnis-Halteschal­ tung 908 Bezug genommen, um zu bestimmen, ob die Funktionsblöcke wie das PLA 900 oder der ROM 901 arbeiten.

Nachfolgend werden die Datengeneratoren 902 und 903 beschrieben. Ein sogenanntes LFSR (Linear Feedback Shift Register = lineares Rückführungs-Schieberegister) wird für jeden der Datengeneratoren 902 und 903 benutzt.

Fig. 17 ist ein Blockschaltbild des LFSR, das in einer herkömm­ lichen BIST-Schaltung benutzt wird. Aus Gründen einer einfachen Beschreibung weist der in Fig. 17 gezeigte LFSR eine 4-Bit- Struktur auf. Wie in Fig. 17 gezeigt, enthält der LFSR Verriege­ lungsschaltungen 60a, 60b, 60c und 60d sowie eine EX-OR-Schaltung 61. Die Verriegelungsschaltungen 60a bis 60d sind in Reihe in der Reihenfolge 60a, 60b, 60c und 60d verbunden. Jede der Verriege­ lungsschaltungen 60a bis 60d besitzt eine Funktion zum Setzen ihres Anfangswerts auf "1" oder "0" gemäß eines Anfangswert-Setz­ signals. Die Ausgänge der Verriegelungsschaltungen 60d und 60a sind mit einem Eingang der EX-OR-Schaltung 61 verbunden. Die EX- OR-Schaltung 61 ist mit ihrem Ausgang mit einem Dateneingabean­ schluß der Verriegelungsschaltung 60a verbunden.

Fig. 18 zeigt, wie die Werte der Ausgabesignale Q1, Q2, Q3 und Q4 des in Fig. 17 gezeigten LFSR sich in Synchronisation mit einem Taktsignal Φ ändern.

Nachfolgend wird der Betrieb des in Fig. 17 gezeigten LFSR unter Bezug auf die Fig. 18 beschrieben. In Fig. 18 zeigt der Zustand "0" die Anfangszustände der Ausgabesignale Q1 bis Q4 an. Die Aus­ gabesignale Q1 bis Q4 ändern sich vom Anfangszustand von "1000" bis zum 15. Zustand "1000". Dabei entspricht der 15. Zustand dem Zustand 0. Insbesondere, durch Benutzen des LFSR, kann eine Qua­ si-Zufallszahl einer Periode von 15. Zyklen erzeugt werden. Der Terminus "Quasi-Zufallszahl" wird benutzt, da die Ausgabewerte des LFSR in jedem Zustand bestimmt werden, wenn der Schaltungs­ aufbau und die Anfangszustände dieselben sind. Es wird daraufhin­ gewiesen, daß die Werte der Ausgabesignale Q1 bis Q4 nie "0000" annehmen, wie aus Fig. 18 hervorgeht. Der Eingang in die Verrie­ gelungsschaltung 60a der ersten Stufe ist die EX-OR-Verknüpfung des Ausgangs Q1 der Verriegelungsschaltung 60a und des Ausgangs Q4 der Verriegelungsschaltung 60d. Wenn daher "0000" als Anfangs­ zustand gesetzt wird, würden beide Ausgabesignale Q1 und Q4 "0" sein, und daher würde der Ausgang des EX-OR-Schaltkreises 61 stets auf "0" stehen. Folglich wären die Ausgabesignale Q1, Q2, Q3 und Q4 des LFSR auf "0000" fixiert, und Zufallszahlen könnten nicht erzeugt werden. Mit anderen Worten, diese Schaltung weist den Nachteil auf, daß Zufallszahlen einschließlich des Werts "0000" nicht erzeugt werden können.

Da die integrierte Schaltungsvorrichtung mit der herkömmlichen Testschaltung wie oben beschrieben aufgebaut ist, müssen ein Da­ tengenerator und ein Musterkomprimierer in jedem Funktionsblock (funktionalen Block) vorgesehen sein. Daher existieren die fol­ genden Probleme. (1) Obwohl ein Betriebstest jedes Funktions­ blocks vorgenommen werden kann, kann ein Test einer Verbindung zwischen jedem der Blöcke nicht durchgeführt werden. (2) Die BIST-Schaltung muß für jeden der Funktionsblöcke vorgesehen sein, und daher muß der zusätzliche Hardwareaufwand für die Realisie­ rung der Testfunktion hinzugefügt werden, und die Anzahl von ex­ ternen Testanschlüssen für die Steuerung ist erhöht. (3) Da Da­ ten, bei denen alle Datenbits "0 sind, nicht in der Quasi-Zu­ fallszahl enthalten sind, die von dem herkömmlichen LFSR erzeugt werden, besteht eine Möglichkeit eines Übersehens eines Defekts. (4) Notwendige Testeingabedaten für Speicher und dergleichen sind in den meisten Fällen nicht die Quasi-Zufallszahlen. Hauptsäch­ lich werden Daten, bei denen alle Bits "1" oder alle Bits "0" sind, oder ein Schachbrettmuster, bei dem "1" und "0" abwechselnd erscheinen, benutzt. Diese Muster können nicht einfach durch den herkömmlichen LFSR wie er bekannt ist erzeugt werden.

Zusätzlich wird, wenn die oben beschriebene BIST-Schaltung zu jedem zu testenden Funktionsblock hinzugefügt wird, die Belastung beim Entwurf der integrierten Schaltungsvorrichtung erhöht.

Aufgabe der vorliegenden Erfindung ist es daher, den Hardwareauf­ wand zum Realisieren einer Testfunktion und die Anzahl von exter­ nen Testanschlüssen zum Steuern des Testbetriebs zu verringern, und ferner ist der Aufwand beim Entwurf der integrierten Schal­ tungsvorrichtung zu verringern.

Außerdem ist eine Datengeneratorschaltung zu schaffen, die in der Lage ist, für einen zu testenden Block verschiedene Datenblöcke zu erzeugen.

Die Aufgabe wird durch die integrierte Schaltungsvorrichtung nach den Patentansprüchen 1, 11, 13, 14, 15 sowie den Testdatengenera­ tor nach dem Patenanspruch 18 gelöst.

Vorteilhafte Weiterbildungen sind in den Unteransprüchen be­ schrieben.

Eine integrierte Schaltungsvorrichtung umfaßt einen Testgenera­ tor, eine Befehlsinformations-Halteschaltung, einen Decoder, so­ wie einen Pfad, wobei der Testdatengenerator eine Mehrzahl zum Testdaten zum Testen aufweist, ob eine Mehrzahl von Funktions­ blöcken jeweils korrekt arbeiten, die Befehlsinformations-Halte­ schaltung mindestens eines der Mehrzahl von Testdaten bestimmt und Befehlsinformationen zum Bestimmen von mindestens einem der Funktionsblöcke als zu testenden Block erzeugt, der Decoder die erzeugte Befehlsinformation decodiert, der Pfad mindestens ein von dem Testdatengenerator erzeugtes Testdatum zu dem zu testen­ den Block überträgt, als Reaktion auf die durch den Decoder deco­ dierte Befehlsinformation.

Während des Betriebs kann der Testdatengenerator eine Mehrzahl von Testdaten zum Testen von zu testenden Blocks erzeugen. Folg­ lich wird es unnötig, den Testdatengenerator für jeden der Funk­ tionsblöcke vorzusehen, und daher ist der notwendige Hardwareauf­ wand verglichen mit der herkömmlichen Technik verringert. Die Befehlsinformations-Halteschaltung hält Befehlsinformationen zum Bezeichnen von mindestens einem der Testdaten und zum Bezeichnen des Ziels der bezeichneten Testdaten, und der Decoder decodiert die erzeugte Befehlsinformation. Da durch den Testdatengenerator eine Verbindung des Datenübertragungspfades (Datentransferpfades) entsprechend mit der decodierten Befehlsinformation gesteuert werden kann, kann er die Anzahl von speziellen externen Testan­ schlüssen (Testpins) zum Testen verringert werden, und zusätzlich kann der Übertragungspfad der Testdaten ebenfalls getestet werden. Da der Hardwareaufwand und die Anzahl von externen Testpins ver­ ringert werden können, kann ebenfalls der Aufwand beim Entwurf der integrierten Schaltungsvorrichtung verringert werden. Ferner kann durch Einschließen eines Wiederholungsbefehls in die Befehlsinfor­ mation ein Einbrenntest ("Burn-in") effektiv durchgeführt werden. Zusätzlich kann das Testen der auf einer Platte (Platine) montier­ ten integrierten Schaltungsvorrichtung leicht durchgeführt werden. Da ferner eine Mehrzahl von Testdaten und eine Mehrzahl von zu testenden Blocks entsprechend mit der Befehlsinformation bestimmt werden können, kann eine Mehrzahl von Blocks gleichzeitig getestet werden, darauf, ob sie korrekt arbeiten.

Gemäß einer weiteren Ausführungsform umfaßt die integrierte Schal­ tungsvorrichtung einen Datenempfänger, eine Testdatenausgabeschal­ tung, eine Halteschaltung für einen Erwartungswert, einen Überein­ stimmungsdetektor sowie eine Bestimmungsschaltung. Der Datenemp­ fänger empfängt externe Testdaten zum Testen eines zu testenden Blocks aus einer Mehrzahl von Funktionsblöcken, sowie Erwartungs­ wertdaten, die den Testdaten entsprechen, in einer zeitlichen Ab­ folge. Die Testdatenausgabeschaltung wählt Testdaten der durch den Testdatenempfänger empfangenen Daten aus und gibt die ausgewählten Daten an den zu testenden Block über einen Datentransferpfad aus. Die Erwartungswert-Halteschaltung wählt und hält die Erwartungs­ wertdaten von den durch den Datenempfänger empfangenen Daten. Der Übereinstimmungsdetektor erkennt eine Übereinstimmung zwischen den aus dem getesteten Block ausgegebenen Daten und den Erwartungs­ wertdaten, die in der Erwartungswert-Halteschaltung gehalten wer­ den. Die Bestimmungsschaltung bestimmt, ob der getestete Block defekt ist, auf der Basis der Erkennung der Übereinstimmungs-Er­ kennungsschaltung.

Während des Betriebs werden extern erzeugte Testdaten und Erwar­ tungswertdaten in einer zeitlichen Abfolge empfangen, die Erwar­ tungswertdaten werden durch die Erwartungswert-Halteschaltung ge­ halten, und Testdaten werden an den zu testenden Block ausgege­ ben, über den Datenübertragungspfad, aus der Testdatenausgabevor­ richtung. Daher kann nicht nur der Funktionsblock, bei dem das Muster von Eingabedaten dasselbe wie das der ausgegebenen Daten ist, sondern auch die Funktionsblöcke, bei welchen die Muster verschieden sind, leicht getestet werden. Da die Testdaten an den zu testenden Block über den Datentransferpfad übertragen werden, kann der Datentransferpfad selbst getestet werden, indem auf das Testergebnis Bezug genommen wird. Da zusätzlich die Erwartungs­ wertdaten vorbereitet werden können, kann ein Übersehen eines Defekts, was das Problem im bekannten Stand der Technik gewesen ist, verhindert werden, selbst wenn eine gerade Anzahl von Feh­ lern erzeugt wird.

Entsprechend einer weiteren Ausführungsform umfaßt die integrier­ te Schaltungsvorrichtung einen Befehlsinformationsgenerator, ei­ nen Decoder, eine Mehrzahl von Bittestschaltungen sowie eine Ex­ klusiv-ODER-Schaltung. Der Befehlsinformationsgenerator erzeugt Befehlsinformation zum Bestimmen von Testdaten für einen Test, ob eine Mehrzahl von Funktionsblöcken jeweils defekt oder nicht ist, und Bezeichnen von mindestens einem der Funktionsblöcke als zu testenden Block. Der Decoder decodiert die vom Befehlsinforma­ tionsgenerator erzeugte Befehlsinformation. Die Mehrzahl von Bit­ testschaltungen, die jeweils auf die vom Decoder decodierte Be­ fehlsinformation reagieren, erzeugt ein Bit von Testdaten, hält das Erwartungswertdatum zum Bestimmen, ob der getestete Block defekt ist oder nicht, und erkennt bitweise die Übereinstimmung zwischen der Datenausgabe des getesteten Blocks und dem Erwar­ tungswertdatum. Die externe ODER-Schaltung erzeugt die Exklusiv- ODER-Verknüpfung der Testdaten, die von mindestens zwei der Mehr­ zahl von Bittestschaltungen erzeugt wurden, und legt das Ergebnis an die Bittestschaltung der ersten Stufe an.

Während des Betriebs kann jede Bittestschaltung das folgende Testdatum als Reaktion auf die vom Decoder decodierte Befehlsin­ formation erzeugen. Genauer gesagt, durch Vorsehen eines Exklu­ siv-ODER von zweien der Ausgänge der Mehrzahl von Bittestschal­ tungen kann ein Quasi-Zufallszahlendatum erzeugt werden. Durch kontinuierliches Veranlassen, daß die Bittestschaltung extern erzeugte Daten auswählt, können die Testdaten ein fester Wert sein. Ferner werden extern erzeugte Testdaten und Erwartungswert­ daten in einer zeitlichen Abfolge angelegt, die Testdaten an den zu testenden Block angelegt, und die erwartenden Daten können gehalten werden. Ferner kann das von dem getestetem Block bereit­ gestellte Ausgabedatum gehalten werden, und durch Erfassen des gehaltenen Ausgabedatums und der Erwartungswertdaten kann das von dem getesteten Block ausgegebene Datum bitweise untersucht wer­ den.

Da auf diese Weise Testdaten entsprechend des zu testenden Blocks aus der Mehrzahl von Bittestschaltungen erzeugt werden, das Er­ wartungswertdatum entsprechend dem zu testenden Block gehalten wird, und eine Übereinstimmung zwischen den von dem getesteten Block ausgegebenen Daten und dem Erwartungswertdatum erkannt wer­ den kann, kann der Hardwareaufwand der integrierten Schaltungs­ vorrichtung mit Testfunktion deutlich verringert werden.

Gemäß einer weiteren Ausführungsform umfaßt die integrierte Schal­ tungsvorrichtung einen Übereinstimmungserkenner (Übereinstimmungs- Erkennungsschaltung), eine Testergebnishalteschaltung, eine Lese­ schaltung, eine Lesedatenhalteschaltung, eine Testergebnisaktuali­ sierungsschaltung und eine Schreibschaltung. Die Übereinstimmungs­ erkennungsschaltung erkennt eine Übereinstimmung zwischen aus dem getesteten Block ausgegebenen Daten aus einer Mehrzahl von Funk­ tionsblöcken und den Erwartungswertdaten. Die Testergebnis-Halte­ schaltung weist eine Mehrzahl von Testergebnis-Haltebereichen auf, die der Mehrzahl von Funktionsblöcken entsprechen und hält das Ergebnis des Tests des entsprechenden Funktionsblocks in einem jeweiligen Testergebnis-Haltebereich. Die Leseschaltung wählt den Testergebnis-Haltebereich entsprechend dem Block aus, der derzeit getestet wird, aus der Mehrzahl von Testergebnis-Haltebereichen, und liest das Testergebnis aus dem ausgewählten Testergebnis-Hal­ tebereich aus. Die Lesedatenhalteschaltung hält das durch die Le­ seschaltung ausgelesene Testergebnis. Die Testergebnisaktualisie­ rungsschaltung aktualisiert das Ergebnis des Tests, das von der Lesedatenhalteschaltung gehalten wird, auf der Basis der Erkennung des Übereinstimmungserkenners. Die Schreibschaltung schreibt das aktualisierte Testergebnis in den ausgewählten Testergebnis-Halte­ bereich.

Im Betrieb wird das im entsprechenden Testergebnis-Haltebereich gehaltene Testergebnis jedesmal aktualisiert, wenn das Testergeb­ nis von dem getesteten Block ausgegeben wird, und daher kann unter Bezug auf das endgültige Testergebnis, das in der Testergebnishal­ teschaltung gehalten wird, bestimmt werden, ob die Mehrzahl von Funktionsblöcken defekt ist. Bei diesem Aufbau ist nur eine Aktua­ lisierungsschaltung, eine Datenhalteschaltung, eine Schreibschal­ tung und eine Leseschaltung für die Testergebnishalteschaltung notwendig, und daher kann der Hardwareaufwand der integrierten Schaltungsvorrichtung deutlich verringert werden.

Die Testdatengeneratorschaltung umfaßt eine Quasi-Zufallszahlen­ datengeneratorschaltung sowie eine Auswahlschaltung. Die Quasi- Zufallszahlendatengeneratorschaltung erzeugt ein Quasi- Zufallszah­ lendatum einer Mehrzahl von Bits. Die Auswahlschaltung wählt min­ destens 1 Bit von beliebigen Daten des Quasi-Zufallszahlengenera­ tordatums aus der Mehrzahl von Bits aus und gibt dieses aus, wobei die Mehrzahl von Bits von der Quasi-Zufallszahlendatengenerator­ schaltung erzeugt wurden.

Da im Betrieb ein Quasi-Zufallszahlendatum einer Mehrzahl von Bits erzeugt werden kann und mindestens ein beliebiges Bit des Quasi- Zufallszahlendatums aus der Mehrzahl von so erzeugten Bits ausge­ wählt werden kann, können die Testdaten entsprechend jedem zu te­ stenden Block erzeugt werden. Daher ist nur eine Testdatengenera­ torschaltung notwendig, und daher kann der Hardwareaufwand der integrierten Schaltungsvorrichtung verringert werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen

Fig. 1 ein Blockschaltbild mit einer Ausführungsform der integrierten Schaltungsvorrichtung;

Fig. 2 einen Paketaufbau einer Befehlsinformation;

Fig. 3 ein Blockschaltbild mit einer zweiten Ausführungs­ form der integrierten Schaltungsvorrichtung;

Fig. 4 ein Blockschaltbild mit einer dritten Ausführungs­ form der integrierten Schaltungsvorrichtung;

Fig. 5 ein Blockschaltbild mit einer vierten Ausführungs­ form der integrierten Schaltungsvorrichtung;

Fig. 6 ein Zeitablaufdiagramm, wenn der Wert des LFSR in­ itialisiert wird, zum Setzen der Erwartungswertda­ ten in die integrierte Schaltungsvorrichtung aus Fig. 5;

Fig. 7 ein Zeitablaufdiagramm für das Einschreiben von einem Bit von Testdaten in den Speicher, und das Lesen des geschriebenen Datums unmittelbar danach, bei der integrierten Schaltungsvorrichtung aus Fig. 5;

Fig. 8 ein Zeitablaufdiagramm für den Fall, daß das An­ fangswertdatum als Testdatum und als Erwartungs­ wertdatum bei der integrierten Schaltungsvorrich­ tung aus Fig. 5 benutzt wird;

Fig. 9 ein Zeitablaufdiagramm, daß Testdaten und Erwar­ tungswertdaten abwechselnd über einen Datenbus an­ gelegt werden, bei der integrierten Schaltungsvor­ richtung aus Fig. 5;

Fig. 10 ein Blockschaltbild mit einer fünften Ausführungs­ form der integrierten Schaltungsvorrichtung;

Fig. 11 ein Blockschaltbild mit einer sechsten Ausführungs­ form der integrierten Schaltungsvorrichtung;

Fig. 12 ein Blockschaltbild mit einer sechsten Ausführungs­ form der integrierten Schaltungsvorrichtung;

Fig. 13 ein Blockschaltbild mit einer Ausführungsform der Testdatengeneratorschaltung;

Fig. 14 ein Blockschaltbild mit einer zweiten Ausführungs­ form der Testdatengeneratorschaltung;

Fig. 15 ein Blockschaltbild mit einer dritten Ausführungs­ form der Testdatengeneratorschaltung;

Fig. 16 ein Blockschaltbild einer herkömmlichen integrier­ ten Schaltungsvorrichtung mit Testfunktion;

Fig. 17 ein Blockschaltbild mit dem Aufbau eines herkömm­ lichen LFSR; und

Fig. 18 Ausgangszustände des in Fig. 17 gezeigten LFSR.

Fig. 1 ist ein Blockschaltbild mit einer Ausführungsform der in­ tegrierten Schaltungsvorrichtung. Die in Fig. 1 gezeigte inte­ grierte Schaltungsvorrichtung umfaßt einen externen Anschluß EXT zum Empfangen extern erzeugter Befehlsinformation 99, einen inter­ nen Speicher 98 zum Steuern des Betriebs der integrierten Schal­ tungsvorrichtung, ein Befehlsregister 100 zum Halten der Befehls­ information 99, einen Decoder 101 zum Decodieren des Ausgangssi­ gnals des Befehlsregisters 100, einen Datengenerator 110, Eingabe­ register 210 und 211, Funktionsblöcke (funktionale Blöcke) 220 und 221, Ausgaberegister 230 und 231, einen externen Schnittstellenbe­ reich 240 sowie einen Datenbus 270. Der Decoder 110 decodiert die Befehlsinformation und erzeugt ein Signal zum Steuern der bestimm­ ten Datenquelle und zum Steuern der Übertragung von Daten. Dieses Signal wird an den Datengenerator 110, die Eingaberegister 210 und 211, die Datenregister 230 und 231, die externe Schnittstelle 240 usw. angelegt. Der Datengenerator 110 ist dem Datenbus 270 über einen Datenübertragungspfad 321 verbunden und erzeugt ein Testda­ tum als Reaktion auf ein Steuersignal 300 des Decoders 101.

Das Eingaberegister 210 ist mit dem Datenbus 270 über einen Daten­ übertragungspfad 322 verbunden und hält Daten des Datenbusses 270 als Reaktion auf ein Steuersignal 301 des Decoders 101.

Das Eingaberegister 211 ist mit dem Datenbus 270 über einen Daten­ transferpfad (Datenübertragungspfad) 323 verbunden und hält Daten des Datenbusses 270 als Reaktion auf ein Steuersignal 303 des De­ coders 101.

Das Ausgaberegister 230 ist mit dem Datenbus 270 über einen Daten­ übertragungspfad 325 verbunden, hält vom Funktionsblock 220 ausge­ gebene Daten als Reaktion auf ein Steuersignal 302 des Decoders 101 und gibt die gehaltenen Daten an den Datenbus 270 über den Datenübertragungspfad 325.

Das Ausgaberegister 231 ist mit dem Datenbus 270 über einen Daten­ transferpfad 326 verbunden, hält ausgegebene Daten des Funktions­ blocks 221 als Reaktion auf ein Steuersignal 304 des Decoders 101 und gibt die gehaltenen Daten an den Datenbus 270 über den Daten­ übertragungspfad 326 aus.

Der externe Schnittstellenbereich (Schnittstellenabschnitt) 240 ist mit dem Datenbus 270 über einen Datenübertragungspfad 320 ver­ bunden und mit einem Dateneingabe/-ausgabeanschluß Di/Do über ei­ nen Datenübertragungspfad 324 verbunden. Der externe Schnittstel­ lenbereich 240 steuert die Eingabe/Ausgabe von Daten zwischen dem Datenbus 270 und dem externen Dateneingabe/Ausgabeanschluß Di/Do als Reaktion auf ein Steuersignal 305 des Decoders 101.

Fig. 2 zeigt einen Paketaufbau (Struktur) der Befehlsinformation 99.

Wie in Fig. 2 gezeigt, umfaßt die Befehlsinformation 99 einen Operationscodeteil 991, einen Datenquellcodeteil 922 sowie einen Zielcodeteil 993. Ein Operandencode ist im Operationscodeteil 991 gespeichert, ein Datenquellcode zum Bestimmen der Datenerzeugungs­ quelle ist im Datenquellcodeteil 992 gespeichert, und ein Zielcode zum Bestimmen des Ziels der Daten ist im Zielcodeteil 993 gespei­ chert. Fig. 2 (a) zeigt ein Beispiel, bei welchem eine Datenquel­ le und ein Ziel für die erzeugten Daten vorliegt. Fig. 2 (b) zeigt ein Beispiel, bei welchem eine Datenquelle und zwei Ziele für erzeugte Daten vorliegen. Fig. 2 (c) zeigt ein Beispiel, bei welchem zwei Datenquellen und ein Ziel für die erzeugten Daten vorliegen. Fig. 2 (d) zeigt ein Beispiel, bei welchen zwei Daten­ quellen und zwei Ziele für die erzeugten Daten vorliegen.

Die Befehlsinformation weist ein wie in Fig. 2 gezeigte Paket­ struktur auf, und daher können der Datengenerator 110 und auch die Register und Speicher durch den Datenquellcode (in einigen Fällen den Zielbestimmungscode) in der Befehlsinformation bestimmt (be­ zeichnet) zu werden.

Die Testoperation (Testbetrieb) der in Fig. 1 gezeigten inte­ grierten Schaltungsvorrichtung wird nachfolgend beschrieben. Zu­ erst wird die in Fig. 2 gezeigte Befehlsinformation 99 in das Befehlsregister 100 über den externen Testanschluß EXT oder vom internen Speicher 98 eingegeben. Das Befehlsregister 100 hält die Befehlsinformation 99. Die Befehlsinformation wird durch den Deco­ der 110 decodiert, und ein Steuersignal zum Steuern der bezeichne­ ten Datenquelle, ein Steuersignal zum Übertragen des durch die Datenquelle erzeugten Testdatums zu einem bezeichneten Funktions­ block (zu testendem Block), ein Steuersignal zum Betreiben des Funktionsblocks und dergleichen werden erzeugt. Hier umfaßt die Datenquelle Elemente wie den Datengenerator 110, Register, Spei­ cher, den externen Schnittstellenabschnitt 240, die sämtlichst Funktionen zum Erzeugen oder Halten von Daten aufweisen. Durch Anlegen dieser erzeugten oder gehaltenen Testdaten an den zu te­ stenden Block können verschiedene Funktionsblöcke getestet werden.

Verschiedene Testbeispiele entsprechend mit der in Fig. 2 gezeig­ ten Befehlsinformation werden nachfolgend beschrieben.

Wenn der Einbrenntest (Burn-in) durchgeführt wird, so daß sich Defekte früh herausstellen, durch Betreiben der Vorrichtung kon­ tinuierlich für einen langen Zeitraum unter Extrembedingungen, wird ein Wiederholungsbefehl (zum Wiederholen desselben Befehls für eine vorgewählte Anzahl von Malen) oder ein Endlosschleifenprozeß unter Benutzung eines Blockierbefehls (Jam) in den Be­ fehlscode der in Fig. 2 gezeigten Befehlsinformation gesetzt. Dadurch wird es einfach, die Daten des Datengenerators 110 als Eingangssignal in einen oder mehrere zu testenden Blöcke 210, 211 und in den externen Schnittstellenbereich 240 zu benutzen. Daher kann im vorliegenden Fall die Hardware im LSI effizient betrieben werden, unter Benutzung der durch den internen Datengenerator er­ zeugten Zufallszahlendaten, wobei dies bei einem Test unter be­ schränkten Bedingungen, wie dem Einbrenntest nützlich ist.

Da ein Systembetrieb durchgeführt wird, ist es einfach, das Innere der integrierten Schaltungsvorrichtung zu testen, wobei die Vor­ richtung auf einer Systemplantine montiert ist.

Wenn die in Fig. 2(b) gezeigte Befehlsinformation genutzt wird, kann der Datengenerator 110 als Datenquelle auf dieselbe Weise wie das Zugriffsregister oder ein Speicher durch einen anderen allge­ meinen Befehl bezeichnet werden, und Ausgabedaten des Datengenera­ tors 110 können gleichzeitig zu einer Mehrzahl von vielen (Regi­ stern oder Speichern) übertragen werden, die durch Zielcodes be­ zeichnet werden. Die Ausgabedaten jedes Funktionsblocks können in einer internen Operationseinheit (nicht gezeigt) oder in einem internen Speicher gespeichert werden, zum externen Lesen entspre­ chend mit einem späteren Befehl, zum Bestimmen des Vorliegens/Nichtvorliegens eines Defekts, oder die Daten können nach außen übertragen werden, jedesmal, wenn die Daten ausgegeben werden. Eine derart flexible Testfunktion wird durch die Bestimmung der Datenquelle und der Bezeichnung des zu testenden Blocks auf der Basis der Befehlsinformation möglich.

Durch den Befehlscode der Art nach Fig. 2 (a) kann das Testen eines einzelnen Funktionsblocks und das Testen von Speichern und der Lese/Schreibfunktion von Registern durchgeführt werden. Durch die Befehlsinformation der Art nach Fig. 2 (b) können eine Mehr­ zahl von Funktionsblöcken parallel getestet werden. Durch den in Fig. 2 (c) gezeigten Befehl kann das Testen eines Funktions­ blocks, der Daten einer Binäroperation benötigt, durchgeführt wer­ den. In diesem Fall bezeichnet der Datenquellencode 1 beispiels­ weise den Datengenerator 110, und der Datenquellencode 2 bezeich­ net andere Register oder einen Speicher. Der Datenquellencode 1 und der Datenquellencode 2 können beide den Datengenerator 110 bezeichnen. Fig. 2 (d) ist eine Ausweitung von Figur (b) für eine Binäroperation (Zweieroperation).

Durch Steuern der oben beschriebenen Testbetriebsoperationen sämt­ lichst durch Befehle kann der Funktionstest in der integrierten Schaltungsvorrichtung durchgeführt werden, durch Anlegen eines Programms an die integrierte Schaltungsvorrichtung, ohne daß gro­ ßer Zeit- und Arbeitsaufwand entsteht, zum Entwickeln eines Test­ programms für einen umfangreichen Testbetrieb.

Fig. 3 ist ein Blockschaltbild mit einer weiteren Ausführungsform der integrierten Schaltungsvorrichtung. Die integrierte Schal­ tungsvorrichtung gemäß Fig. 3 umfaßt zusätzlich zu den in Fig. 1 gezeigten Elementen einen Erwartungswert-Haltebereich 400, einen Ausgabedaten-Haltebereich 401, einen Übereinstimmungs-Erkennungs­ bereich 402 sowie einen Testergebnis-Haltebereich 500. Der Erwar­ tungswert-Haltebereich 400 ist mit dem Datenbus 270 verbunden und hält Erwartungswertdaten als Reaktion auf ein Steuersignal 308 des Decoders 110. Die Erwartungswertdaten sind die Testdaten, die vom Datengenerator 110 erzeugt wurden, oder Daten von anderen Regi­ stern, Speichern oder der externen Schnittstelle. Der Datenhalte­ bereich 401 ist mit dem Datenbus 270 verbunden und hält Ausgabe­ daten des getesteten Blocks als Reaktion auf ein Steuersignal 306 des Decoders. Der Übereinstimmungs-Erkennungsbereich 402 erkennt eine Übereinstimmung/Nichtübereinstimmung zwischen dem im Erwar­ tungswert-Haltebereich 400 gehaltenen Wert und dem im Ausgabehal­ tebereich 401 gehaltenen Wert, und gibt als Ergebnis der Bestim­ mung aus, ob der betreffende Block defekt ist. Der Testergebnis- Haltebereich 500 hält das Ausgangssignal des Übereinstimmungs-Er­ kennungsbereichs 402 als Reaktion auf ein Steuersignal 307 des Decoders 101.

Der Betrieb der in Fig. 3 gezeigten integrierten Schaltungsvor­ richtung wird nachfolgend beschrieben. Zur Vereinfachung der Be­ schreibung wird in diesem Fall angenommen, daß der Funktionsblock 220 ein Speicher ist, und der Testbetrieb dieses Speichers wird beschrieben. Das Ausgangssignal des Datengenerators 110 wird als für den Test notwendiges Eingabedatum benutzt. Die Befehlsinforma­ tion umfaßt einen Operationscode (im Fall eines Speichers einen Schreibbefehl), zum Betreiben des Funktionsblocks 220, einen Da­ tenquellencode zum Bezeichnen des Datengenerators 110 und einen Zielcode zum Bezeichnen des Funktionsblocks 220 als Ziel der Da­ ten, und auch die Adresse. Die Befehlsinformation wird in das Be­ fehlsregister 110 eingegeben. Im allgemeinen kann Befehlsinforma­ tion von einem internen Speicher (Befehlsspeicher) ausgelesen wer­ den, oder sie kann von außerhalb der integrierten Schaltungsvor­ richtung angelegt werden. Die Befehle des internen Speichers sind keine speziellen Befehle zum Durchführen des Tests, sondern Befeh­ le zum Bewirken eines Normalbetriebs. Bei dieser Ausführungsform werden Befehle für den Normalbetrieb zum Testen benutzt.

Das Ausgangssignal des Befehlsregisters 100 wird vom Decoder 101 decodiert. Entsprechend dem Ergebnis der Decodierung wird das Steuersignal 300 aktiviert, und ein Ausgangssignal des Datengene­ rators 110 wird zum Datenbus 270 übertragen. Daten des Datengene­ rators 110 können auf einen Wert gesetzt werden, der für den Test notwendig ist, entsprechend dem Befehl. Währenddessen wurde das Steuersignal 301 aktiviert, und das Eingaberegister 210 des Funk­ tionsblocks 220 kann Daten des Datenbusses übernehmen. Im Funk­ tionsblock 220 werden Daten des Eingaberegisters 210 in eine vor­ bestimmte Adresse entsprechend mit einem Operationscode einge­ schrieben. Wenn dann ein Befehl zum Lesen der Daten mit dieser selben Adresse ausgeführt wird, wird das Ergebnis des Lesens in das Ausgaberegister 230 übernommen. Dann wird ein Befehl zum Über­ tragen von Daten des Datengenerators 110 zum Erwartungswert-Halte­ bereich 400 und ein Befehl zum Übertragen der Werte des Ausgabere­ gisters 230 zum Ausgabedaten-Haltebereich 401 ausgeführt. Im Über­ einstimmungs-Erkennungsbereich 402 wird getestet, ob die Funktion des Funktionsblocks 220 defekt ist. Das Testergebnis wird im Test­ ergebnis-Haltebereich 500 gehalten. Der Wert im Testergebnis- Haltebereich 500 wird zum Datenbus 270 übertragen, gemäß einem Befehl, und weiter nach außen ausgegeben, über den externen Schnittstellenbereich 240.

Durch Ausführen der oben beschriebenen Operation für alle Adressen des Funktionsblocks 220 (Speicher), wird der Speichertest beendet. Bezüglich eines Speichertests ist es gelegentlich notwendig, Daten in alle Adressen einmal zu schreiben, und dann alle Adressen zum Testen auszulesen. In einem derartigen Fall wird eine Vorrichtung zum Erzeugen der Erwartungswertdaten problematisch. Allerdings können bei dieser Ausführungsform, da Schreibdaten stets im Daten­ generator 110 gehalten werden, die Erwartungswertdaten einfach erhalten werden. Genauer gesagt, wenn das Schreiben der Daten in alle Adressen im Speicher beendet ist und der Datengenerator 110 re-initialisiert ist, können die Daten in derselben Reihenfolge wie beim Schreiben erzeugt werden, wobei diese als Erwartungswerte benutzt werden können.

Fig. 4 ist ein Blockschaltbild mit einer weiteren Ausführungsform der integrierten Schaltungsvorrichtung. Die in Fig. 4 gezeigte integrierte Schaltungsvorrichtung wird auf ein Testziel angewandt, bei welchem die Eingabedaten und die Ausgabedaten identisch sind (beispielsweise beim Test einer Speicherfunktion oder dem Test einer Datenübertragung unter Benutzung eines internen Datenbus­ ses). Die in Fig. 4 gezeigte integrierte Schaltungsvorrichtung unterscheidet sich von der in Fig. 3 gezeigten integrierten Schaltungsvorrichtung dadurch, daß der Datengenerator 110 eben­ falls als Erwartungswert-Haltebereich benutzt wird.

Der Betrieb der integrierten Schaltungsvorrichtung gemäß Fig. 4 wird beschrieben. Der Datengenerator 110 erzeugt Testdaten und hält die Testdaten als Erwartungswertdaten. Die erzeugten Testda­ ten werden an den Datenbus 270 sowie an Funktionsblöcke 220 und 221 über Eingaberegister 210 und 211 angelegt. Durch die Funk­ tionsblöcke 220 und 221 verarbeitete Daten werden an den Datenbus 270 über Ausgaberegister 230 und 231 angelegt, und zum Ausgabeda­ tenhaltebereich 410 übertragen. Der Ausgabedatenhaltebereich hält die angelegten Ausgabedaten. Der Übereinstimmungs-Erkennungsbe­ reich 402 erkennt eine Übereinstimmung/Nichtübereinstimmung zwi­ schen Testdaten (Erwartungswertdaten), die im Datengenerator 110 gehalten werden, und Ausgabedaten, die im Ausgabedatenhaltebereich 410 gehalten werden.

Fig. 5 ist Blockschaltbild mit einer weiteren Ausführungsform der integrierten Schaltungsvorrichtung. Die in Fig. 5 gezeigte inte­ grierte Schaltungsvorrichtung wird anstelle des Datengenerators 110, des Ausgabedatenhalteblocks 401, des Übereinstimmungs-Erke­ nnungsbereich 402 und des Testergebnis-Haltebereichs 500 benutzt, die in Fig. 4 gezeigt sind.

Wie in Fig. 5 gezeigt, umfaßt die integrierte Schaltungsvorrich­ tung eine Mehrzahl von Testblöcken 800a, 800b, . . . 800n, die ent­ sprechend der Testdaten mit mehreren Bits vorgesehen sind, eine EX-OR-Schaltung 820 mit zwei Eingängen und einem Ausgang, und ei­ nen Bestimmungsbereich 830 zum Bestimmen, ob der getestete Block defekt ist, auf der Basis der Ausgangssignale (Vergleichsergebnis­ se) der Testblöcke 800a bis 800n.

Der Testblock 800a entspricht dem niederstwertigen Bit der Mehr­ zahl von Bits, und der Testblock 800n entspricht dem höchstwerti­ gen Bit der Mehrzahl von Bits. Jeder der Testblöcke 800a bis 800n umfaßt eine Auswahlschaltung (Selektorschaltung) 801, die von Steuersignalen S1 bis S6 gesteuert wird, eine Verriegelungsschal­ tung 802, eine Demultiplexerschaltung 803, Verriegelungsschaltun­ gen 804, 805 und 806 sowie eine Auswahlschaltung 807. Die Steuer­ signale S1 bis S6 werden aus dem Steuersignal gebildet, daß vom Decoder 101 (Fig. 4) erzeugt wird, dem Taktsignal zum Systembe­ trieb usw., und Signalformen der Ausgänge unterscheiden sich in Abhängigkeit vom Testinhalt, wie im weiteren unter Bezug auf die Fig. 6 bis 9 beschrieben wird. Die Auswahlschaltung 801, die im Testblock 800a der ersten Stufe enthalten ist, wählt entweder den Ausgang der EX-OR-Schaltung 820 oder ein Anfangswertdatum DS₀, das über den Datenbus 270 angelegt wird, als Reaktion auf ein Steuer­ signal S1. Die Schaltung 802 hält von der Auswahlschaltung 801 ausgegebene Daten, als Reaktion auf ein Steuersignal S2. Die De­ multiplexerschaltung 802 weist zwei Ausgabeanschlüsse auf, und gibt in der Verriegelungsschaltung 802 gehaltene Daten an die Ver­ riegelungsschaltung 804 oder 805 aus, als Reaktion auf ein Steuer­ signal S3. Die Verriegelungsschaltung 804 hält ein Ausgangssignal der Demultiplexerschaltung 803 und gibt das gehaltene Datum als Testdatum DP₀ als Reaktion auf ein Steuersignal S4 aus. Die Ver­ riegelungsschaltung 805 hält ein Ausgangssignal des Demultiplexers 803 als erstes Datum und legt das gehaltene Datum an die Auswahl­ schaltung 807 an, als Reaktion auf ein Steuersignal S5. Die Ver­ riegelungsschaltung 806 ist mit dem Datenbus 270 verbunden, hält ein Ausgangssignal DB0 des zu testenden Blocks, das über den Da­ tenbus 270 als Reaktion auf ein Steuersignal S6 angelegt wird, und gibt zwei positive logische Ausgabesignale Q und /Q aus, auf der Basis der gehaltenen Daten. Die Auswahlschaltung 807 vergleicht das logische Ausgabesignal der Verriegelungsschaltung 806 mit dem Erwartungswertdatum mit der Verriegelungsschaltung 805 und erkennt eine Übereinstimmung/Nichtübereinstimmung der von dem getesteten Block ausgegebenen Daten bitweise.

Die EX-OR-Schaltung 820 erzeugt eine Exklusiv-ODER-Verknüpfung zwischen dem Testdatenausgangssignal des Testblocks 800a der er­ sten Stufe und dem Testdatenausgangssignal des Testblocks 800b der letzten Stufe und legt das Ergebnis an die Auswahlschaltung 801 des Testblocks 800a der Anfangsstufe an.

Der Bestimmungsbereich 830 gibt das Ergebnis der Bestimmung auf der Basis des Übereinstimmungs-Erkennungssignals bitweise aus, aus je­ der Auswahlschaltung 807.

Ein Bit von Testdaten wird von der Auswahlschaltung 801, der Ver­ riegelungsschaltung 802, der Demultiplexerschaltung 803 und der Verriegelungsschaltung 804 erzeugt. Daher werden diese Schaltungen 801 bis 804 als Datengenerator betrachtet.

Der Betrieb der in Fig. 5 gezeigten integrierten Schaltungsvor­ richtung nachfolgend beschrieben. Jede Auswahlschaltung wählt An­ fangswertdaten DS₀ bis DS_n-1 aus, als Reaktion auf ein Steuersignal S1, und die Verriegelungsschaltung 802 hält Ausgabedaten (Anfangs­ wertdaten) der Auswahlschaltung 801 als Reaktion auf ein Steuersi­ gnal S2. Auf diese Weise kann der Datengenerator initialisiert werden. Nach der Initialisierung wählt die Selektorschaltung 801 des Testblocks 800a der ersten Stufe das Ausgangssignal der EX-OR- Schaltung 820 und die Auswahlschaltungen 801 der übrigen Test­ blocks wählen das Testdatenausgangssignal des jeweiligen Test­ blocks der vorhergehenden Stufe. Folglich wird ein LFSR durch die Testblocks 800a bis 800n gebildet, und die Testdaten DP₀ bis DP_n-1 werden Quasi-Zufallszahlendaten. Die Quasi-Zufallszahlendaten wer­ den an den zu testenden Block ausgegeben, und eine Übereinstim­ mung/Nichtübereinstimmung zwischen aus dem getesteten Block ausge­ gebenen Daten und den Erwartungswertdaten wird durch die Auswahl­ schaltung 807 erkannt.

Das Verfahren zum Vorbereiten der Erwartungswertdaten wird be­ schrieben. Das Verfahren zum Erzeugen der Erwartungswertdaten hängt davon ab, ob die Testdaten mit den Erwartungswertdaten über­ einstimmen. Wenn die Testdaten und die Erwartungswertdaten iden­ tisch sind, hängt das Verfahren immer noch davon ab, ob die Quasi- Zufallszahlendaten benutzt werden, oder ein fester Wert als Test­ datum benutzt wird. Wenn der feste Wert als Testdatum benutzt wird, können die Erwartungswertdaten durch Steuern der Verriege­ lungsschaltung 802 so erzeugt werden, daß dieselben Daten darin gehalten werden, durch das Steuersignal S2.

Die Fig. 6 bis 9 sind Zeitablaufdiagramme mit der Vorbereitung der Erwartungswertdaten, wenn der feste Wert nicht als Festdatum benutzt wird, und der Übereinstimmungs-Erkennungsoperation.

Fig. 6 ist ein Flußdiagramm, das zeigt, wie die Erwartungswert­ daten gesetzt werden, durch Initialisieren des Werts des LFSR. Wie in Fig. 6 gezeigt, wird das Anfangswertdatum A durch die Verrie­ gelungsschaltung 804 gehalten, wenn das Steuersignal 51 sich auf "0" befindet, das Steuersignal S2 befindet sich auf "1", das Steu­ ersignal S3 befindet sich auf "1" und das Steuersignal 54 befindet sich auf "1".

Folglich wird ein Quasi-Zufallszahlendatum erzeugt, und der Aus­ gang des EX-OR-Schaltkreises 120 ändert sich mit B; C und D. Daher werden die Quasi-Zufallszahlendaten A, B, C und D, die auf diese Weise erzeugt werden, alle in den Speicher eingeschrieben. Nachdem alle Daten in den Speicher eingeschrieben worden sind, wird das Anfangswertdatum A erneut an den Datengenerator über den Datenbus angelegt, und das Quasi-Zufallszahlendatum erzeugt. Das erzeugte Quasi-Zufallszahlendatum wird in der Verriegelungsschaltung 805 gehalten, wenn das Steuersignal S5 sich "1" befindet und dieser gehaltene Wert ist das Erwartungswertdatum. Währenddessen wird das Ausgabedatum des getesteten Blocks in die Verriegelungsschaltung 806 des entsprechenden Bits über den Datenbus 270 eingelesen. Die Verriegelungsschaltung 806 gibt positive und negative logische Ausgabesignale Q und /Q aus. Diese Ausgabesignale werden an die Auswahlschaltung 807 angelegt. Die Auswahlschaltung 807 erkennt eine Übereinstimmung/Nichtübereinstimmung zwischen dem Ausgabewert der Verriegelungsschaltung 805 und den logischen Ausgabesignalen Q bzw. /Q.

Es wird angenommen, daß der Ausgabewert der Verriegelungsschaltung 805 "1" beträgt. Dies ist der Tatsache äquivalent, daß der Erwar­ tungswert "1" beträgt. Wenn das Ausgangssignal DB₀ des getesteten Blocks "0" beträgt, ist das Ausgangssignal Q und /Q der Verriege­ lungsschaltung 806 "0, 1". Es wird angenommen, daß die Auswahl­ schaltung 807 Q auswählt, wenn der Erwartungswert "0" ist, und /Q auswählt, wenn der Erwartungswert "1" ist, also wird "1" in diesem Fall ausgegeben. Dementsprechend wird, wenn DB₀ = "0" der Ausgang des Auswahlschaltkreises zu "0". Genauer gesagt, wenn der Erwar­ tungswert und das von dem getesteten Block ausgegebene Datum mit­ einander übereinstimmen, wird "0" ausgegeben, und wenn dies nicht der Fall ist, wird "1" ausgegeben. Ob das Ausgangssignal des gete­ steten Blocks mit dem Erwartungswert auf der Basis des Ergebnisses der Übereinstimmung/Nichtübereinstimmungserkennung übereinstimmt, wird bitweise durch den Bestimmungsbereich 832 durchgeführt.

Fig. 7 ist ein Zeitablaufdiagramm für ein Bit, das in den Spei­ cher als Testdatum eingeschrieben wird, wobei die geschriebenen Daten unmittelbar danach gelesen werden. Derselbe Wert wie das Testdatum wird als Erwartungswertdatum ebenfalls in der Fig. 7 benutzt. Durch das in Fig. 7 gezeigte Steuerverfahren kann eine Übereinstimmung/Nichtübereinstimmung bitweise erkannt werden, auf dieselbe Weise wie in Fig. 6 gezeigt. Verschiedene von dem in Fig. 6 gezeigten Verfahren kann bei dem Steuerverfahren gemäß Fig. 7 eine Übereinstimmung/Nichtübereinstimmung zwischen dem Erwartungswertdatum und dem Ausgabedatum des getesteten Blocks unmittelbar nach dem Schreiben des Datums mit einem Bit erkannt werden, und daher kann die für den Test notwendige Zeit verringert werden.

Fig. 8 ist ein Zeitablaufdiagramm für die Benutzung des Anfangs­ wertdatums als Testdatum, und als Erwartungswertdatum. Wie in Fig. 5 gezeigt, wird ein Steuersignal S1 auf "0" gesetzt, und die Auswahlschaltung 801 wählt stets Anfangsdaten A bis E aus, die über den Datenbus 270 angelegt werden. Die Steuersignale S2 bis S6, die danach ausgegeben werden, sind dieselben wie in Fig. 7 gezeigt. Auch bei diesem Verfahren kann der zu testende Block ge­ testet werden, wenn die Erwartungswertdaten dieselben wie die Testdaten sind, auf eine entsprechende Weise wie im Zusammenhang mit Fig. 7 beschrieben. Fig. 9 ist ein Zeitablaufdiagramm, wenn das Testdatum und das Erwartungswertdatum abwechselnd über den Datenbus angelegt werden. Wie in den Fig. 5 und 9 gezeigt, wer­ den das Testdatum A B C D und das Erwartungswertdatum E (A), E (B), E (C) und E (D), das über den Datenbus 270 angelegt wird, an die Auswahlschaltung 801 angelegt. Das Steuersignal S1 befindet sich stets auf "0", und die Auswahlschaltung 801 wählt das abwech­ selnd angelegte Testdatum und das Erwartungswertdatum. Die Verrie­ gelungsschaltung 802 hält die Testdaten A, B, . . . und die Erwar­ tungswertdaten E (A), E (B) , . . . , wenn sich das Steuersignal S2 auf "1" befindet. Die Demultiplexerschaltung 803 wählt in der Ver­ riegelungsschaltung 802 gehaltene Testdaten, wenn das Steuersignal S3 auf "1" steht, und legt diese an die Verriegelungsschaltung 804 an. Die Demultiplexerschaltung 803 wählt in der Verriegelungs­ schaltung 802 gehaltene Erwartungswertdaten aus, wenn das Steuer­ signal S3 auf "0" steht, und legt diese an die Verriegelungsschal­ tung 805 an. In der Verriegelungsschaltung 804 gehaltene Daten werden an die Datenausgabeanschlüsse DP₀ bis DP_n-1 ausgegeben.

Eine Übereinstimmung/Nichtübereinstimmung zwischen aus dem gete­ steten Block ausgegebenen Daten und den in der Verriegelungsschal­ tung 805 gehaltenen Erwartungswertdaten wird durch die Auswahl­ schaltung 807 erkannt. Im Beispiel der Fig. 9 stimmt das Erwar­ tungswertdatum E (C) nicht mit dem Ausgabedatum (C) überein.

Das in Fig. 9 gezeigte Testverfahren kann am flexibelsten benutzt werden, und ein Test kann nicht nur dann durchgeführt werden, wenn Testdaten und Erwartungswertdaten dieselben sind, sondern auch, wenn das Testdatum und das Erwartungswertdatum nicht miteinander übereinstimmen (beispielsweise im Fall des PLA).

Fig. 10 ist ein Blockschaltbild mit einer weiteren Ausführungs­ form der integrierten Schaltungsvorrichtung. Die in Fig. 10 ge­ zeigte integrierte Schaltungsvorrichtung unterscheidet sich von der in Fig. 1 gezeigten integrierten Schaltungsvorrichtung da­ durch, daß ein Kennzeichnungsanalysator (Musterkomprimierer) 700 anstelle des Ausgaberegisters 230 vorgesehen ist, und daß ein Kennzeichnungsanalysierer (Musterkomprimierer) 701 anstelle des Ausgaberegisters 231 vorgesehen ist. Die anderen Bereiche entspre­ chen den in Fig. 1 gezeigten, und es wird keine erneute Beschrei­ bung vorgenommen. Der Kennzeichnungsanalysierer ("Signature Analy­ zer") 700 komprimiert die Informationsmenge von Ausgabedaten des Funktionsblocks 220. Der Kennzeichnungsanalysierer 701 komprimiert die Informationsmenge von Ausgabedaten des Funktionsblocks 221. Der Testergebnis-Haltebereich 500 hält das Ergebnis der Kompression durch diese Kennzeichnungsanalysierer 700 und 701. Auf den Inhalt des Testergebnis-Haltebereichs 500 kann entsprechend mit einem Befehl zugegriffen werden.

Fig. 11 ist ein Blockschaltbild mit einer weiteren Ausführungs­ form der integrierten Schaltungsvorrichtung. Die integrierte Schaltungsvorrichtung gemäß Fig. 11 unterscheidet sich von der in Fig. 1 gezeigten integrierten Schaltungsvorrichtung dadurch, daß ein Kennzeichnungsanalysierer ("Signature Analyzer") anstelle des Ausgaberegisters 230 vorgesehen ist, und daß ein Erwartungswert- Haltebereich 400, ein Ausgabedatenhaltebereich 401 und ein Über­ einstimmungs-Erkennungsbereich 402 neu hinzugefügt sind. Das Kom­ primierungsergebnis durch den Kennzeichnungsanalysierer 700 und das Ausgangssignal des Übereinstimmungs-Erkennungsbereichs 402 werden im Testergebnis-Haltebereich 500 gehalten. Auf den Inhalt des Testergebnis-Haltebereichs 500 kann mit einem Befehl zugegrif­ fen werden. Auch durch diesen Aufbau wird der Hardwareaufwand zum Testen der Schaltung verringert.

Fig. 12 ist ein Blockschaltbild mit einer weiteren Ausführungs­ form der integrierten Schaltungsvorrichtung. Wie in Fig. 12 ge­ zeigt, umfaßt die integrierte Schaltungsvorrichtung einen Überein­ stimmungs-Erkennungsabschnitt 402 sowie einen Testergebnis-Haltea­ bschnitt 401, der das Ergebnis des Testens des Funktionsblocks, der Register usw. hält, während diese Ergebnisse aktualisiert wer­ den.

Der Übereinstimmungs-Erkennungsbereich 402 erkennt eine Überein­ stimmung/Nichtübereinstimmung zwischen den Erwartungswertdaten (m Bits, wobei 1 < = m) und den Ausgabedaten (m Bits, wobei 1 < m) die von dem getesteten Block ausgegeben werden, und gibt das Er­ gebnis der Erkennung aus.

Die Testergebnis-Haltevorrichtung 501 umfaßt einen Testergebnis- Halteabschnitt 510 zum Halten des blockweisen Testergebnisses, einen Steuersignalerzeugungsbereich 521 zum Erzeugen von Steuersi­ gnalen zum Steuern des Lesens/Schreibens des Testergebnis-Haltebe­ reichs 510 sowie eine AND-Schaltung 523. Der Testergebnis-Haltebe­ reich 510 umfaßt Datenhaltebereiche 511 bis 51n, die entsprechend der Mehrzahl von zu testenden Blöcken vorgesehen sind, sowie einen Steuerbereich 520 zum Steuern der Dateneingabe/-ausgabe und der Auswahl des Datenhaltebereichs. In diesem Falle liegen n zu testende Blöcke vor, und das Testergebnis des ersten Blocks wird im Datenhaltebereich 511 gespeichert, das Testergebnis des zweiten Blocks wird im Datenhaltebereich 512 gespeichert, und das Tester­ gebnis des n-ten Blocks wird im Datenhaltebereich 51n gespeichert. Jeder der Datenhaltebereiche 511 bis 51n ist mit dem Datenbus 270 verbunden und gibt das Testergebnis an den Datenbus 270 als Reak­ tion auf einen Befehl aus.

Der Steuersignalerzeugungsbereich 521 erzeugt als Reaktion auf die Nummer (Adreßnummer) des derzeit getesteten Blocks ein Auswahlsi­ gnal zum Auswählen des Datenhaltebereichs entsprechend der Nummer des Testergebnis-Haltebereichs 510, ein Lesesteuersignal R zum Le­ sen des Testergebnisses aus dem ausgewählten Haltebereich und ein Schreibsteuersignal W zum Schreiben der ausgegebenen Daten aus der AND-Schaltung 523.

Der Datenlesehaltebereich 522 hält das aus dem ausgewählten Daten­ haltebereich ausgelesene Testergebnis.

Die AND-Schaltung 523 weist zwei Eingabeanschlüsse und einen Aus­ gabeanschluß auf. Ein Eingabeanschluß ist mit einem Ausgang des Lesedatenhaltebereichs 522 verbunden, der andere Eingabeanschluß ist mit einem Ausgang des Übereinstimmungs-Erkennungsbereichs 402 verbunden, und der Ausgabeanschluß ist mit dem Steuerbereich 520 verbunden.

Der Betrieb der integrierten Schaltungsvorrichtung gemäß Fig. 12 wird nachfolgend beschrieben. Aus Gründen der Einfachheit wird bei der Beschreibung des Betriebs angenommen, daß der zweite Block getestet werden soll. Das aus dem zweiten Block ausgegebene Aus­ gabedatum und das dem ausgegebenen Datum entsprechende Erwartungs­ wertdatum werden in den Übereinstimmungs-Erkennungsbereich 402 eingegeben, und eine Information der Übereinstimmung/Nichtüberein­ stimmung wird ausgegeben. Bei dieser Ausführungsform gibt der Übereinstimmungs-Erkennungsbereich 402 "1" (logisch hoch) aus, wenn eine Übereinstimmung erkannt wird, und gibt "0" (logisch nie­ drig) aus, wenn keine Übereinstimmung erkannt wird. Wenn das Aus­ gabedatum des zu testenden Blocks gelesen wird, wird die Position zum Speichern des ausgegebenen Datums durch einen Befehlscode be­ zeichnet. Aus der Information des Befehlscodes wird die Nummer des zu testenden Blocks erhalten, die dann in den Steuersignalerzeu­ gungsbereich 521 eingegeben wird. Der Steuersignalerzeugungsbe­ reich 521 gibt ein Auswahlsignal zum Bezeichnen des zweiten Blocks aus, das Lesesteuersignal R und das Schreibsteuersignal W als Re­ aktion auf die eingegebene Blocknummer. Bezüglich der Reihenfolge des Lesesteuersignals R und des Schreibsteuersignals W wird das Lesesteuersignal R zuerst ausgegeben, und danach wird das Schreib­ steuersignal W ausgegeben. Es wird angenommen, daß ein Auswahlsi­ gnal zum Auswählen des Datenhaltebereichs 512 entsprechend dem zweiten Block und ein Lesesteuersignal R als Ausgangssignale aus­ gegeben werden. Das im Datenhaltebereich 510 gehaltene Testergeb­ nis wird gelesen, in den Lesedatenhaltebereich 522 eingegeben und darin gehalten. Das im Lesedatenhaltebereich 522 gehaltene Datum und das Ergebnis der Übereinstimmungserkennung durch den Überein­ stimmungs-Erkennungsbereich 402 werden in die AND-Schaltung 523 eingegeben. Wenn der Wert des Lesedatenhaltebereichs 522 "1" be­ trägt, das heißt, der zweite Block wird als nicht defekt durch das bisherige Testergebnis erkannt, wird der Ausgang des AND-Schalt­ kreises 523 zu "1", wenn das Übereinstimmungs-Erkennungsergebnis "1" ist, während der Ausgang des AND-Kreises 523 zu "0" wird, wenn das Ergebnis der Übereinstimmungserkennung "0" ist.

Wenn der Steuersignalerzeugungsbereich 522 ein Schreibsteuersignal W ausgibt, wird das Ausgangssignal der AND-Schaltung 523 in den Datenhaltebereich 512 eingeschrieben, der dem zweiten Block ent­ spricht. Wenn der oben beschriebene Betrieb für alle Testmuster für alle zu testenden Blocks ausgeführt wird, dann hält der Test­ ergebnis-Haltebereich 512 die Ergebnisse der Tests von jedem gete­ steten Block. Das im Testergebnis-Haltebereich 512 gehaltene Test­ ergebnis kann über den Datenbus 270 gelesen werden. Durch diesen Aufbau kann die zum Aktualisieren des Testergebnisses notwendige Schaltung geteilt werden, was zu verringertem Hardwareaufwand führt.

Bei der in Fig. 12 gezeigten integrierten Schaltungsvorrichtung ist das Ausgabedatum des Übereinstimmungs-Erkennungsbereichs 402 ein Bit. Allerdings kann dieses C Bits betragen (1 < = C < = m, wobei m die Bitzahl des Erwartungswerts und der Ausgabedaten ist), und die Anzahl von Bits kann von Block zu Block verschieden sein. In diesem Fall muß die Anzahl der AND-Schaltungen 523, der Lese­ datenhaltebereiche 522 und die Anzahl der Datenhaltebereiche 511 bis 51n dieselbe wie die maximale Bitnummer der Ausgabedaten und der zu testenden Blocks sein. Auch durch diesen Aufbau kann der Hardwareaufwand verringert werden, verglichen mit einem Beispiel, bei welchem die AND-Schaltung, der Lesedatenhaltebereich und der Testergebnis-Haltebereich 510 für jeden Block vorgesehen sind.

Bei der integrierten Schaltungsvorrichtung gemäß Fig. 12 wird eine AND-Schaltung zum Erreichen eines neuen Testergebnisdatums aus den Ausgabedaten des Übereinstimmungs-Erkennungsbereichs 402 und aus dem vorhergehenden Testergebnis benutzt. Allerdings kann durch Inversion der Logikwerte dieser Signale eine OR-Schaltung für dieselbe Wirkung benutzt werden.

Die Testergebnis-Haltevorrichtung gemäß Fig. 12 kann anstelle der Testergebnis-Haltebereiche aus den Fig. 3, 4, 10 und 12 benutzt werden, und sie kann auch auf eine integrierte Schaltungsvorrich­ tung angewendet werden, die eine Übereinstimmungs-Erkennungsfunk­ tion zwischen einem Erwartungswertdatum und dem Ausgabedatum des getesteten Blocks aufweist.

Fig. 13 ist ein Blockschaltbild mit einer Ausführungsform des Testdatengenerators. Der in Fig. 13 gezeigte Testdatengenerator unterscheidet sich von dem in Fig. 17 gezeigten Testdatengenera­ tor dadurch, daß eine Auswahlschaltung 70 mit Ausgängen Q1 bis Q4 der Verriegelungsschaltungen 60a bis 60d verbunden ist. Die Aus­ wahlschaltung 70 wählt drei der Ausgabesignale Q1 bis Q4 aus und gibt O1 bis O3 aus, als Reaktion auf ein extern angelegtes Aus­ wahlsignal.

Nachfolgend wird der Betrieb des in Fig. 13 gezeigten Testdaten­ generators beschrieben.

Zuerst werden die Verriegelungsschaltungen 60a bis 60d im Daten­ generator auf einen gewünschten Anfangswert durch ein Anfangssetz­ signal gesetzt. In diesem Beispiel wird die Verriegelungsschaltung 60a auf "1" gesetzt, und die verbleibenden Verriegelungsschaltun­ gen werden auf "0" gesetzt. Wenn ein Taktsignal Φ angelegt wird, werden Daten in den Verriegelungsschaltungen, die in der Reihe verbunden sind, verschoben. Das Eingabedatum in der Verriegelungs­ schaltung 60a der ersten Stufe ist ein Ausgabesignal der EX-OR- Schaltung 61. Der Betrieb des Bereichs, der durch die Verriege­ lungsschaltungen 60a bis 60d gebildet wird, und der EX-OR-Schal­ tung 61 ist derselbe wie bei dem in Fig. 17 gezeigten Testdaten­ generator. Daher wird eine Beschreibung nicht wiederholt, und nur der charakteristische Betrieb dieser Ausführungsform wird be­ schrieben.

Das Auswahlsignal ist ein Steuersignal des Decoders 101, wobei dieses Steuersignal ein Ergebnis einer Decodierung des Befehlsco­ des ist. Es wird angenommen, daß das Auswahlsignal Q1, Q2 und Q3 auswählt. Folglich werden die Signale Q1, Q2 und Q3 zu den Ausga­ besignalen O1, O2 und O3 der Auswahlschaltung 70 weiterverarbei­ tet. Bei dem herkömmlichen Testdatengenerator kann die Datenkom­ bination, bei der alle Signale "0" erreichen, nicht erzeugt wer­ den, wie dies oben beschrieben worden ist. Aus diesem Grund kann ein Funktionsblock, der Testdaten, bei welchen alle Signale "0" sind, benötigt, nicht korrekt bei dem Verfahren zum Erzeugen von Quasi-Zufallszahlen getestet werden.

Allerdings betragen bei der in Fig. 18 gezeigten Tabelle, wenn die Werte Q1 bis Q3 von Q1 bis Q4 betrachtet werden, "0, 0, 0" im vierzehnten Zustand in der Tabelle. Daher wird durch Benutzen die­ ser drei Bits ein Datum, bei welchem alle Bits "0, 0, 0" sind, bei dem Verfahren zum Erzeugen einer Quasi-Zufallszahl erhalten. Folg­ lich kann das Steuern der Auswahlschaltung 70 unter Benutzung des Auswahlsignals so, daß die Ausgabesignale Q1, Q2 und Q3 ausgewählt werden, Daten, bei welchen alle Bits "0" annehmen, bei dem Verfah­ ren zum Erzeugen einer Quasi-Zufallszahl erhalten werden.

Bei dem in Fig. 13 gezeigten Testdatengenerator betrug die not­ wendige Datenlänge drei Bits aus Gründen einer einfachen Beschrei­ bung. Allerdings kann diese Länge als N Bits verallgemeinert wer­ den (1 < = N, wobei N eine ganze Zahl ist). In diesem Fall wird die Bitzahl M der Ausgabedaten der Testdatenerzeugungsschaltung so gesetzt, daß sie die folgende Gleichung erfüllt:

N+1 <=M

Bei dem in Fig. 13 gezeigten Testdatengenerator ist es möglich, die Operation zum Erzeugen der Quasi-Zufallszahlendaten anzuhalten und kontinuierlich dieses Datum durch Steuern des Taktsignals Φ über einen Befehl auszugeben. Diese Funktion erlaubt eine leichte Erzeugung der Erwartungswertdaten beim Testen der Funktionen von Speichern und Registern.

Fig. 14 ist ein Blockschaltbild mit einer weiteren Ausführungs­ form des Testdatengenerators. Der in Fig. 14 gezeigte Testdaten­ generator unterscheidet sich von dem in Fig. 13 gezeigten Test­ datengenerator dadurch, daß eine Auswahlschaltung 62 mit zwei Ein­ gängen und einem Ausgang vorgesehen ist. Die Auswahlschaltung 62 wählt entweder das Ausgangssignal der Verriegelungsschaltung 60d der letzten Stufe oder das Ausgangssignal der EX-OR-Schaltung 61 und gibt dieses in die Verriegelungsschaltung 60a der ersten Stufe ein, als Reaktion auf ein Auswahlsignal.

Wenn die Auswahlschaltung 62 den Ausgang der EX-OR-Schaltung wählt, erzeugt der Testdatengenerator das Quasi-Zufallszahlenda­ tum. Wenn die Auswahlschaltung 62 den Ausgang der Verriegelungs­ schaltung 60d als Reaktion auf das Auswahlsignal auswählt, erzeugt sie ein Signal, daß durch bitweises Verschieben der Daten nach rechts erhalten wird.

Durch diesen Schaltungsaufbau kann eine andere Datensequenz als das einfache Quasi-Zufallszahlendatum einfach erzeugt werden.

Fig. 15 ist ein Blockschaltbild mit einer weiteren Ausführungs­ form des Testdatengenerators. Der in Fig. 15 gezeigte Testdaten­ generator unterscheidet sich von dem Testdatengenerator aus Fig. 14 dadurch, daß eine Auswahlschaltung 80 mit drei Eingängen und einem Ausgang anstelle der Auswahlschaltung 70 oder 62 vorgesehen ist. Die Auswahlschaltung 80 weist einen ersten Eingabeanschluß auf, der zum Empfangen der im Befehlscode selbst enthaltenden Da­ ten oder von externen, über den Dateneingabe/-ausgabeanschluß Di- Do (siehe Fig. 1) angelegten Daten verbunden ist, einen zweiten Eingabeanschluß, der zum Empfangen des Ausgangssignals der EX-OR- Schaltung 61 verbunden ist, einen dritten Eingabeanschluß, der zum Empfangen des Ausgangssignals der Verriegelungsschaltung 60d ver­ bunden ist, und einen Ausgabeanschluß, der mit einem Eingang der Verriegelungsschaltung 60a der ersten Stufe verbunden ist. Das Taktsignal Φ wird an die Verriegelungsschaltungen 60a bis 60d an­ gelegt. Wenn die Auswahlschaltung nicht die Werte der von den Ver­ riegelungsschaltungen 60a bis 60d (nicht gezeigt) hält, sind die Verriegelungsschaltungen 60a bis 60d auf deaktivierenden Logikwer­ ten festgelegt.

Der Betrieb des in Fig. 15 gezeigten Testdatengenerators wird beschrieben. Zuerst werden durch ein Anfangswertsetzsignal die Verriegelungsschaltungen 60a bis 60d alle initialisiert. Wenn dann das Quasi-Zufallszahlendatum erzeugt werden soll, wählt die Aus­ wahlschaltung 80 den Ausgang der EX-OR-Schaltung 61 als Reaktion auf das Auswahlsignal. Wenn nicht das Quasi-Zufallszahlendatum, sondern das Signal, das durch eine Verschiebung um ein Bit des ursprünglich gesetzten Datums nach rechts erhaltene erzeugt werden soll, wählt die Auswahlschaltung 80 den Ausgang der Verriegelungs­ schaltung 60d der letzten Stufe als Reaktion auf das Auswahlsi­ gnal. Ferner kann die Auswahlschaltung 80 von außerhalb des Test­ datengenerators angelegte Daten auswählen und ausgeben, als Reak­ tion auf das Steuersignal. In diesem Fall kann ein beliebiger Wert in den Testdatengenerator gesetzt werden, und das für den zu te­ stenden Block notwendige Testmuster kann erzeugt werden. Durch den in Fig. 15 gezeigten Testdatengenerator kann eine Mehrzahl von Testdaten mit geringem Hardwareaufwand erzeugt werden.

Claims (20)

1. Integrierte Schaltungsvorrichtung mit einer Mehrzahl von Funktionsblöcken (220, 240) zur Verarbeitung, mit
einer Mehrzahl von Testdatenerzeugungsquellen (110), die jeweils eine Mehrzahl von Testdaten erzeugen, zum Testen, ob die Mehrzahl von Funktionsblöcken (220, 221) defekt ist,
einer Befehlsinformations-Haltevorrichtung (100) zum Halten einer Befehlsinformation (99), zum Bezeichnen von mindestens einem der Mehrzahl von Testdaten und zum Bezeichnen von mindestens einem der Mehrzahl von Funktionsblöcken (220, 240) als zu testender Block,
einer Decodervorrichtung (101) zum Decodieren der erzeugten Be­ fehlsinformation (99), und
einem Datenübertragungspfad (270, 320-326), der auf die von der Decodervorrichtung (101) decodierte Befehlsinformation reagiert, zum Übertragen von mindestens einem von den Testdatenerzeugungs­ quellen erzeugten Testdaten an den zu testenden Block.

2. Integrierte Schaltungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Befehlsinformation (99) einen Operationscode (991), mindestens einen Datenquellencode (992) zum Bezeichnen von mindestens einer der Mehrzahl von Testdatenerzeugungsquellen und mindestens einen Zielcode (993) aufweist, zum Bezeichnen eines Ziels des Testda­ tums.

3. Integrierte Schaltungsvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Mehrzahl von Testdatenerzeugungsquellen eine Testdatenerzeu­ gungsvorrichtung (110) aufweist, die auf die Decodervorrichtung (101) reagiert, zum Erzeugen von Testdaten mit einer Mehrzahl von Bits, sowie eine Vorrichtung (240, 210, 211, 230, 231) aufweist, die auf die Decodervorrichtung reagiert und in der Lage ist, darin gehaltene Daten auszugeben.

4. Integrierte Schaltungsvorrichtung nach Anspruch 1 bis 3, da­ durch gekennzeichnet, daß das Testdatum der Mehrzahl von Bits ein Quasi-Zufallszahlendatum aufweist, mit einer Bitkette, bei der alle Bits denselben Wert annehmen, und ein Festwertdatum aufweist, bei dem der Wert jedes Bit festgelegt ist.

5. Integrierte Schaltungsvorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Datenübertragungspfad einen ersten Datenbus (270) zum Übertra­ gen von Daten in einem Normalbetrieb und eine Mehrzahl von zweiten Datenbussen (320 bis 326) zum Übertragen von Daten zwischen dem ersten Datenbus und jedem der Funktionsblöcke sowie zwischen dem ersten Datenbus und den Testdatenerzeugungsquellen aufweist.

6. Integrierte Schaltungsvorrichtung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch eine Ausgabevorrichtung (240, Di/Do), die auf den von der Decoder­ vorrichtung (101) decodierten Befehl reagiert, zum externen Ausge­ ben von dem zu testenden Block ausgegebenen Daten.

7. Integrierte Schaltungsvorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Ausgabevorrichtung (240, Di/Do) aufweist:
einen externen Dateneingabe/-ausgabeanschluß (Di/Do) zum Eingeben und Ausgeben von Daten und
eine externe Schnittstellenvorrichtung (240), die zwischen dem externen Dateneingabe/-ausgabeanschluß (Di/Do) und dem Datenüber­ tragungspfad (270) verbunden ist, zum Eingeben/Ausgeben von Daten als Reaktion auf die Decodervorrichtung (101).

8. Integrierte Schaltungsvorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Ausgabevorrichtung aufweist:
eine Ausgabedaten-Haltevorrichtung (401), die auf die von der De­ codervorrichtung (101) decodierte Befehlsinformation reagiert, zum Halten von dem zu testenden Block ausgegebenen Ausgabedaten,
eine Erwartungswert-Haltevorrichtung (400), zum Halten der von den Testdatenerzeugungsquellen erzeugten Testdaten als Erwartungswert­ daten, und
eine Erkennungsvorrichtung (402) zum Erkennen einer Übereinstim­ mung/Nichtübereinstimmung zwischen den von der Ausgabedaten-Halte­ vorrichtung (401) gehaltenen Ausgabedaten und den von der Erwar­ tungswert-Haltevorrichtung (400) gehaltenen Erwartungswertdaten, und
eine Testergebnis-Haltevorrichtung (500), zum Halten des Erken­ nungsergebnisses der Erkennungsvorrichtung (402) als Ergebnis ei­ nes Tests und zum Anlegen des Ergebnisses an die externe Schnitt­ stellenvorrichtung (240).

9. Integrierte Schaltungsvorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Erwartungswert-Haltevorrichtung in der Testdatengeneratorvor­ richtung (110) enthalten ist.

10. Integrierte Schaltungsvorrichtung nach Anspruch 8 oder 9, da­ durch gekennzeichnet, daß die Ausgabevorrichtung aufweist:
eine Komprimierungsvorrichtung (700, 701), die auf die von der Decodervorrichtung (101) decodierte Befehlsinformation reagiert, zum Komprimieren von dem zu testenden Block (220, 221) ausgegebe­ nen Ausgabedaten, und
eine Testergebnis-Haltevorrichtung (500) zum Halten der durch die Komprimierungsvorrichtung komprimierten Ausgabedaten als Tester­ gebnis und zum Anlegen des gehaltenen Testergebnisses an die ex­ terne Schnittstellenvorrichtung (240).

11. Integrierte Schaltungsvorrichtung mit einer Mehrzahl von Funktionsblöcken (220, 221) zum Verarbeiten und/oder Speichern von Eingabedaten, mit
einer Datenempfangsvorrichtung (240) zum Empfangen von extern er­ zeugten Testdaten zum Testen eines zu testenden Blocks aus der Mehrzahl von Funktionsblöcken (220, 221) und zum Empfangen von den Testdaten entsprechenden Erwartungswertdaten in einer zeitlichen Abfolge,
einer Testdatenausgabevorrichtung (801 bis 804) zum Auswählen von Testdaten aus den durch die Datenempfangsvorrichtung empfangenen Daten und zum Ausgeben der ausgewählten Daten an den zu testenden Block über einen Übertragungspfad,
einer Erwartungswert-Haltevorrichtung (801 bis 803, 805) zum Aus­ wählen und Halten der Erwartungswertdaten aus den durch die Daten­ empfangsvorrichtung empfangenen Daten,
einer Übereinstimmungs-Erkennungsvorrichtung (806, 807) zum Erken­ nen einer Übereinstimmung zwischen den aus dem zu testenden Block ausgegebenen Daten und den durch die Erwartungswert-Haltevorrich­ tung (805) gehaltenen Erwartungswertdaten, und
einer Bestimmungsvorrichtung (830) zum Bestimmen, ob der zu testende Block defekt ist, auf der Basis der Erkennung durch die Übereinstimmungs-Erkennungsvorrichtung.

12. Integrierte Schaltungsvorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Datenempfangsvorrichtung eine externe Schnittstellenvorrich­ tung (240) aufweist, die zwischen einem externen Dateneingabe/­ ausgabeanschluß (Di/Do) und dem Datenübertragungspfad (270) ver­ bunden ist.

13. Integrierte Schaltungsvorrichtung mit einer Mehrzahl von Funktionsblöcken zum Verarbeiten und/oder Speichern von eingegebe­ nen Daten, mit
einer Befehlsinformations-Erzeugungsvorrichtung (100) zum Erzeugen einer Befehlsinformation zum Bezeichnen von Testdaten zum Testen, ob die Mehrzahl von Testblöcken defekt ist, und zum Bezeichnen von mindestens einem der Mehrzahl von Funktionsblöcken als zu testen­ den Block,
einer Decodervorrichtung (101) zum Decodieren der erzeugten Be­ fehlsinformation,
einer Mehrzahl von Bittestvorrichtungen (800a bis 800n), die je­ weils auf die durch die Decodervorrichtung decodierte Befehlsin­ formation reagieren, zum Erzeugen von einem Bit von Testdaten, zum Halten eines Erwartungswertdatums zum Bestimmen, ob der zu testen­ de Block defekt ist, und zum bitweisen Erkennen einer Übereinstim­ mung zwischen den aus dem zu testenden Block ausgegebenen Daten und den Erwartungswertdaten, und
einer Exklusiv-ODER-Vorrichtung (820) zum Erzeugen einer Exklusiv- ODER-Verknüpfung von mindestens zwei Ausgängen der Mehrzahl von Bittestvorrichtungen und zum Anlegen des Ergebnisses an die Bit­ testvorrichtung einer ersten Stufe.

14. Integrierte Schaltungsvorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß jede der Bittestvorrichtungen aufweist:
eine erste Auswahlvorrichtung (801) zum Auswählen von entweder Daten zum Setzen eines Anfangswerts oder von Daten eines Bits, die von der Bittestvorrichtung der vorhergehenden Stufe erzeugt wur­ den,
eine erste Datenhaltevorrichtung (802) zum Halten eines Ausgangs­ signals der ersten Auswahlvorrichtung (801),
eine Demultiplexervorrichtung (803) mit mindestens zwei Ausgangs­ anschlüssen zum selektiven Ausgeben der Daten eines Bits, die von der ersten Datenhaltevorrichtung (802) gehalten werden,
eine zweite Datenhaltevorrichtung (804) zum Halten eines Ausgangs­ signals der Demultiplexervorrichtung (803) zum Anlegen der gehal­ tenen Daten der ersten Auswahlvorrichtung der Bittestvorrichtung an die nachfolgende Stufe,
eine dritte Datenhaltevorrichtung (805) zum Halten des anderen Ausgangssignals der Demultiplexervorrichtung (803) als Erwartungs­ wertdatum,
eine vierte Datenhaltevorrichtung (806) zum Halten von dem zu te­ stenden Block ausgegebenen Daten, und
eine Übereinstimmungs-Erkennungsvorrichtung (807) zum Erkennen ei­ ner Übereinstimmung zwischen den von der vierten Datenhaltevor­ richtung (806) gehaltenen Daten und der von der dritten Datenhal­ tevorrichtung (805) gehaltenen Daten.

15. Integrierte Schaltungsvorrichtung mit einer Mehrzahl von Funktionsblöcken zum Verarbeiten und/oder Speichern von eingegebe­ nen Daten und einer Testergebnis-Haltevorrichtung zum Halten eines Ergebnisses des Tests der Mehrzahl von Funktionsblöcken, wobei die Testergebnis-Haltevorrichtung aufweist:
eine Übereinstimmungs-Erkennungsvorrichtung (402) zum Erkennen ei­ ner Übereinstimmung zwischen aus einem zu testenden Block der Mehrzahl von Funktionsblöcken ausgegebenen Daten und einem Erwar­ tungswertdatum,
eine Testergebnis-Haltevorrichtung (510) mit einer Mehrzahl von Testergebnis-Haltebereichen (511 bis 51n), die entsprechend der Mehrzahl von Funktionsblöcken (220, 221) vorgesehen sind, zum Hal­ ten von Testergebnissen entsprechend der Funktionsblöcke in jewei­ ligen Testergebnis-Haltebereichen,
eine Lesevorrichtung (521 R), die einen Testergebnis-Haltebereich entsprechend dem getesteten Block auswählt, aus der Mehrzahl von Testergebnis-Haltebereichen (511 bis 51n), zum Lesen des Tester­ gebnisses aus dem ausgewählten Testergebnis-Haltebereich,
eine Lesedaten-Haltevorrichtung (522) zum Halten des gelesenen Testergebnisses,
eine Testergebnis-Aktualisierungsvorrichtung (523) zum Aktualisie­ ren des von der Testergebnis-Haltevorrichtung gehaltenen Tester­ gebnisses auf der Basis der Erkennung der Übereinstimmungs-Erken­ nungsvorrichtung (402), und
eine Schreibvorrichtung (521, B) zum Schreiben des aktualisierten Testergebnisses in den ausgewählten Testergebnis-Haltebereich.

16. Integrierte Schaltungsvorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Testergebnis-Aktualisierungsvorrichtung (523) eine AND-Schal­ tung aufweist, die das von der Testdaten-Haltevorrichtung (522) gehaltene Testergebnis und das Ergebnis der Übereinstimmungserken­ nung durch die Übereinstimmungs-Erkennungsvorrichtung (402) emp­ fängt.

17. Integrierte Schaltungsvorrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Testergebnis-Aktualisierungsvorrichtung (523) eine OR-Schal­ tung aufweist, die als Eingangssignale das von der Lesedaten-Hal­ tevorrichtung (522) gehaltene Ergebnis und das Ergebnis der Über­ einstimmungserkennung durch die Übereinstimmungs-Erkennungsvor­ richtung (402) empfängt.

18. Testdatengenerator, der in einer integrierten Schaltungsvor­ richtung mit einer Mehrzahl von Funktionsblöcken zum Verarbeiten und/oder Speichern von Eingabedaten enthalten ist, mit
einer Quasi-Zufallszahlendaten-Erzeugungsvorrichtung (60a bis 60d, 61) zum Erzeugen von Quasi-Zufallszahlendaten einer Mehrzahl von Bits, und
einer Auswahlvorrichtung (70) zum Auswählen und Auswählen minde­ stens eines beliebigen Datenbits der erzeugten Quasi-Zufallszah­ lendaten der Mehrzahl von Bits.

19. Testdatengenerator nach Anspruch 18, dadurch gekennzeichnet, daß die Quasi-Zufallszahlendaten-Generatorvorrichtung aufweist:
eine Mehrzahl von Datenhaltevorrichtungen (60a bis 60d), die in Reihe verbunden sind, zum Verschieben eines Eingabedatums um ein Bit als Reaktion auf ein Taktsignal, und
eine Logikoperationsvorrichtung (61) zum Erzeugen einer Exklu­ siv-ODER-Verknüpfung zwischen einem Ausgang der Datenhaltevorrich­ tung der letzten Stufe der Mehrzahl von Datenhaltevorrichtungen und einem Ausgang der Datenhaltevorrichtung einer beliebigen Stufe, zum Erzeugen des Eingabedatums.

20. Datengenerator nach Anspruch 19, dadurch gekennzeichnet, daß die Quasi-Zufallszahlendaten-Generatorvorrichtung aufweist: eine Auswahlvorrichtung (80) zum Auswählen eines beliebigen der Auswahldaten der Datenhaltevorrichtung der letzten Stufe, von Aus­ gabedaten der Logikoperationsvorrichtung und von einem extern er­ zeugten Datum, als Reaktion auf ein vorbestimmtes Steuersignal, zum Anlegen des ausgewählten Datums an die Datenhaltevorrichtung der ersten Stufe.