DE4208688C2 - Umgehungs-Abtastpfad und integrierte Schaltungseinrichtung - Google Patents

Description

Die Erfindung bezieht sich auf einen Umgehungs- Abtastpfad und auf eine integrierte Schaltungseinrichtung, in der ein derartiger Umgehungs-Abtastpfad verwendet wird.

Für einen Test des inneren Teils einer integrierten Schaltungs­ einrichtung, insbesondere einer Einrichtung, die im Inneren eine komplizierte Funktionslogik hat, ist es extrem schwierig, den internen Zustand nur unter Nutzung eines primären Ein- /Ausgangsanschlusses zu prüfen. Die Problematik wird in den beiden Begriffen "Beobachtbarkeit" und "Steuerbarkeit" ausge­ drückt.

Die Steuerbarkeit bezeichnet den Grad der Schwierigkeit der Steuerung interner Signale der Schaltung.

Die Beobachtbarkeit bezeichnet den Grad der Schwierigkeit der Beobachtung des internen Zustands der Schaltung.

Um herauszufinden, ob ein Teil der Schaltung defekt ist, sollten die an den Teil angelegten Eingangssignale frei steuer­ bar sein, außerdem sollten die im Ergebnis einer bestimmten Eingabe erhaltenen Ausgaben genau beobachtet werden. Es ist daher unmöglich, zu bestimmen, ob die Schaltung einen Defekt aufweist oder nicht, wenn es entweder an der Beobachtbarkeit oder der Steuerbarkeit mangelt.

Eine integrierte Schaltungseinrichtung mit komplizierter Funktionslogik enthält jedoch zahlreiche zwischen einem zu te­ stenden Abschnitt und einem primären Ein-/Ausgangsanschluß an­ geordnete Gatter. Es ist daher extrem schwierig, die Beobacht­ barkeit und Steuerbarkeit exakt zu gewährleisten. Zudem wurden mit den Fortschritten in der Halbleitertechnologie die inte­ grierten Halbleiterschaltungseinrichtungen ständig größer und komplizierter, was die Schwierigkeiten beim Testen der inneren Teile der Schaltung verschärft hat.

Aus den genannten Gründen gewinnt die sogenannte testerleich­ ternde Architektur an Bedeutung. Ein Test wird in einer Mehr­ zahl von Stufen zur Erzeugung von Testdaten ausgeführt, wobei eine zu testende Schaltung durch die Testdaten betrieben, ein Testergebnis ausgegeben und das Ergebnis überprüft wird. Eine Erhöhung des Integrationsgrades bzw. der Größe der Schaltung führt zu einem Anwachsen der Testzeit. Es ist daher wichtig, den Test innerhalb einer möglichst kurzen Zeit zu beenden.

Eine dafür geeignete Abtast(Scan)-Architektur, wie sie im fol­ genden beschrieben wird, wird oft zur Erleichterung eines Tests verwendet. Bei der Abtast- oder Prüf-Architektur sind Schiebe­ registerlatches bzw. -zwischenspeicher (im folgenden als SRL bezeichnet) an Beobachtungspunkten - wo eine Ausgabe zu beo­ bachten ist - und Steuerpunkten - wo eine Eingabe vorzunehmen ist - im Inneren einer integrierten Schaltung angeordnet. Die Mehrzahl von SRL ist in Reihe geschaltet und bildet einen Ab­ tast- bzw. Prüfpfad zur Weiterleitung von Daten.

Externe Testdaten werden an den Abtastpfad- bzw. Prüfpfad ange­ legt und über diesen in Reihe bzw. seriell weitergeleitet, was zu einem Eingeben bzw. Setzen gewünschter Testdaten in den SRL an einem Steuerpunkt führt. Die Speicherwerte jeder SRL werden an die zu testende Testschaltung angelegt. Die Ausgabe (die Testergebnisdaten) der zu testenden Schaltung werden an jedem Beobachtungspunkt an SRL angelegt und darin gespeichert. Die in der SRL gespeicherten Testergebnisdaten werden wieder seriell durch den Abtast- bzw. Prüfpfad weitergeleitet und über einen Ausgangsanschluß als externes serielles Signal ausgegeben. Das Vorsehen eines solchen Abtast- bzw. Prüfpfades gewährleistet die Beobachtbarkeit und Steuerbarkeit in einem internen Ab­ schnitt der integrierten Schaltungseinrichtung.

Die Abtast-Architektur erfordert die Verwendung von Daten in Zeitfolge. Damit erhöht sich mit der Erhöhung des Integrations­ grades einer integrierten Schaltungseinrichtung die Bitlänge des Abtast- bzw. Prüfpfades, was zu einem Anwachsen der Daten­ weiterleitungszeit führt, wodurch die Testzeit vergrößert wird. Bei der Testung integrierter Schaltungen ist daher eine Ver­ ringerung der Testzeit wie auch der Anzahl der Testanschlüsse (Test-Pins) anzustreben.

Bei einer herkömmlichen integrierten Schaltung wird ein Abtast­ bzw. Prüfpfad in eine Mehrzahl von Teilen aufgeteilt, von denen jeder eine Umgehungs(Bypass)-Leitung zum "Kurzschließen" des Eingangs und Ausgangs des Abtast- bzw. Prüfpfades aufweist, wo­ durch die Eingangsdaten selektiv in eine der SRL und die Umge­ hungsleitungen weitergegeben werden. Im Ergebnis dessen arbeitet nur der benötigte Teil des Abtast- bzw. Prüfpfades und verschiebt die Daten, wodurch die Datenweiterleitungszeit und damit insgesamt die Testzeit verkürzt wird.

Fig. 12 ist ein Blockschaltbild, das ein Beispiel einer her­ kömmlichen integrierten Schaltung mit Abtast-Architektur derart zeigt, wie sie auch in der DE 40 41 897 A1 beschrieben ist.

In der Figur enthält eine integrierte Schaltungseinrichtung 1 z. B. drei Funktionsmodule 11 bis 13. Jeder der Funktionsmodule 11 bis 13 ist aus einer Mehrzahl logischer Gatter aufgebaut, die eine vorbestimmte Funktionseinheit bilden. Eine Testung der integrierten Schaltungseinrichtung 1 wird für jeden der Funk­ tionsmodule ausgeführt.

Im Normalbetrieb empfangen die entsprechenden Funktionsmodule 11 bis 13 über die Systemdaten-Eingangsanschlüsse 20a bis 20k eingegebene Systemdaten. Die durch jeden der Funktionsmodule 11 bis 13 verarbeiteten Systemdaten werden extern durch Systemda­ ten-Ausgabeanschlüsse 21a bis 21j ausgegeben.

Für einen Test jedes der Funktionsmodule 11 bis 13 ist zwischen einem SI-Anschluß (Einschiebe-Anschluß) 31 und einem SO- Anschluß (Ausschiebe-Anschluß) 32 ein Abtast- bzw. Prüfpfad 4 vorgesehen. Der Abtast- bzw. Prüfpfad 4 enthält eine Mehrzahl von Umgehungs(Bypass)-Abtastpfaden 4a bis 4d. Jeder der Umgehungs-Abtastpfade 4a bis 4d enthält eine oder eine Mehrzahl von SRL, die in Reihe geschaltet sind, wobei jede SRL mit einem Steuerpunkt und/oder einem Beobachtungspunkt des entsprechenden Funktionsmoduls verbunden ist. Jeder der Umgehungs-Abtastpfade 4a bis 4d enthält eine Umgehungs(Bypass)leitung. In Abhängig­ keit von der inneren Struktur der integrierten Schaltungein­ richtung 1 wird wahlweise bestimmt, wie ein Abtast- bzw. Prüf­ pfad in Umgehungs-Abtast- bzw. -Prüfpfade aufzuteilen ist (ge­ nau gesagt, ist es auch möglich, daß ein Abtast- bzw. Prüfpfad nur einen Umgehungs-Abtastpfad enthält) und welche Bitlänge für jeden Umgehungs-Abtastpfad gewählt wird (was durch die Anzahl der im Umgehungs-Abtastpfad enthaltenen SRL bestimmt ist). Der Betrieb der entsprechenden Umgehungs-Abtastpfade 4a bis 4d wird durch verschiedene durch einen Steuersignal-Eingangsanschluß 33 eingegebene Steuersignale gesteuert.

Der Abtastpfad 4 verschiebt sequentiell seriell über den ST-An­ schluß 31 eingegebene Testdaten, wobei diese in einer vorbe­ stimmten SRL gehalten werden. Die in der SRL gehaltenen Testda­ ten werden an einen Steuerpunkt eines zur Testung ausgewählten Funktionsmoduls angelegt. Der Abtastpfad 4 nimmt auch die vom Funktionsmodul ausgegebenen Testergebnisdaten auf, wobei diese in einer vorbestimmten SRL gehalten werden. Die in der SRL ge­ haltenen Testergebnisdaten werden sequentiell verschoben und über den SO-Anschluß 32 extern ausgegeben. Die externe Prüfung der über den SO-Anschluß 32 ausgegebenen Testergebnisdaten er­ gibt die Aussage, ob das Funktionsmodul normal arbeitet oder nicht.

Fig. 13 ist ein Blockschaltbild, das nur den Abtastpfad 4 der integrierten Schaltungseinrichtung nach Fig. 12 zeigt. Ein solcher Abtastpfad ist beispielsweise in TEEE Design & Test of Computers, Feb. 1990, S. 9 bis 19 "Designing and Implementing an Architek­ ture with boundary scan" beschrieben. In der Abbildung enthält jeder der Umgehungs-Abtastpfade 4a bis 4d ein Abtastregister 41, einen Multiplexer (im folgenden als MUX bezeichnet) 43, ein Auswahldatenhalteregister (PS-Register) 44 und ein Modusdaten­ halteregister (MS-Register) 45.

Fig. 14 ist ein Blockschaltbild, das den Aufbau des in Fig. 13 gezeigten Umgehungs-Abtastpfades genauer zeigt. Wie die Ab­ bildung zeigt, ist das Abtastregister 41 so aufgebaut, daß eine Mehrzahl von SRL in Reihe geschaltet ist. Seriell über einen ST-Anschluß 401 eingegebene Daten (Auswahldaten, Modusdaten oder Testdaten) werden an ein Eingangs-Ende eines UND-Gatters 402 und auch an ein Eingangs-Ende des MUX 43 über die Umge­ hungsleitung 42 angelegt. Ein vom Auswahldaten-Weiterleitungs­ halteregister 44 ausgegebenes Auswahlsignal SL wird an das an­ dere Eingangs-Ende des UND-Gatters 402 angelegt. Der Ausgang des UND-Gatters 402 wird an eine SRL in der ersten Stufe des Abtastregisters 41 angelegt. Der Ausgang der SRL in der letzten Stufe des Abtastregisters 41 wird an das andere Eingangs-Ende des MUX 43 angelegt. Der MUX 43 empfängt das Auswahlsignal SL vom Auswahldaten-Weiterleitungshalteregister 44 und wählt einen Registerpfad (den durch das Abtastregister 41 verlaufenden Pfad) und einen Umgehungspfad (den über die Umgehungsleitung 42 verlaufenden Pfad) als Datenweiterleitungsweg aus. Der Ausgang des MUX 43 wird über das Auswahldaten-Weiterleitungshalteregi­ ster 44 und das Modusdaten-Weiterleitungshalteregister 45 an den SO-Anschluß 403 angelegt. Der SO-Anschluß 403 ist mit einem SI-Anschluß 401 des Umgehungsabtastpfades 4b in der nachfolgen­ den Stufe oder dem SO-Anschluß 32 verbunden.

Das Auswahldaten-Weiterleitungshalteregister 44 und das Modus­ daten-Weiterleitungshalteregister 45 nehmen verschiedene Steu­ ersignale von einem Eingangsanschluß 404 auf. Zu den Steuer­ signalen gehören ein Reset-Signal RSD, ein Moduslatch-Signal ML und Schiebetaktsignale SC1 und SC2. Die verschiedenen über den Eingangsanschluß 405 eingegebenen Steuersignale werden an jede SRL des Abtastregisters 41 angelegt. Die Steuersignale enthal­ ten ein Abtastsignal STB, ein Zeitabfolgesignal TG und Schiebe­ taktsignale SC1 und SC2. Die Eingangsanschlüsse 404 und 405 sind mit dem Steuersignaleingangsanschluß 33 nach Fig. 12 ver­ bunden. Jede SRL empfängt ein vom Modusdaten-Weiterleitungshal­ teregister 45 ausgegebenes Testmodussignal TM.

Jeder der Eingangsanschlüsse 411 bis 415 ist mit einem DT-An­ schluß (Dateneingabeanschluß) der entsprechenden SRL des Ab­ tastregisters 41 verbunden. Jeder der Ausgangsanschlüsse 421 bis 425 ist mit einem DO-Anschluß (Datenausgabeanschluß) der entsprechenden SRL des Abtastregisters 41 verbunden. Jeder der Eingangsanschlüsse 411 bis 415 ist mit einem Beobachtungspunkt des entsprechenden Funktionsmoduls oder dem Systemdaten-Ein­ gangsanschluß der integrierten Schaltungseinrichtung verbun­ den. Jeder der Ausgangsanschlüsse 421 bis 425 ist mit einem Steuerpunkt des entsprechenden Funktionsmoduls oder dem System­ datenausgangsanschluß der integrierten Schaltungseinrichtung verbunden. Wenn der Umgehungsabtastpfad 4a beispielsweise so angeordnet ist, wie in Fig. 12 gezeigt, sind die Eingangsan­ schlüsse 411 bis 415 mit Systemdaten-Eingangsanschlüssen 20a bis 20f der integrierten Schaltungseinrichtung 1 verbunden, während die Ausgangsanschlüsse 421 bis 425 mit den Steuerpunk­ ten des entsprechenden Funktionsmoduls 11 verbunden sind. Bei einem Testvorgang hält jede SRL des Abtastregisters 41 über den SI-Anschluß 401 eingegebene Testdaten und gibt die gehaltenen Testdaten an Ausgangsanschlüsse 421 bis 424 aus. Jede SRL hält auch über die Eingangsanschlüsse 411 bis 415 eingegebene Test­ ergebnisdaten. Im Normalbetrieb leitet jede SRL die über die Eingangsanschlüsse 411 bis 415 eingegebenen Systemdaten an die Ausgangsanschlüsse 421 bis 425 weiter.

Fig. 15 ist ein Blockschaltbild, das den Aufbau des Auswahl­ daten-Weiterleitungshalteregisters 44 nach Fig. 14 genauer zeigt. In der Abbildung weist das Auswahldaten-Weiterleitungs­ halteregister 44 Latchschaltungen 441 und 442 und eine Latch­ schaltung 443 mit einem Reset-Eingang auf. Jede der Latchschal­ tungen 441 bis 443 ist so aufgebaut, daß an den Datenanschluß D angelegte Latchdaten, wenn an einem Triggeranschluß T ein Triggersignal angelegt wird, auf hohem Pegel sind. Die Latch­ schaltung 443 mit Reset-Eingang ist so aufgebaut, daß die Latch- bzw. Zwischenspeicherwerte in Reaktion auf ein an einem Reset-Anschluß R angelegtes Reset-Signal beschleunigt rückge­ setzt werden.

Der Datenanschluß D der Latchschaltung 441 empfängt ein Ein­ gangssignal von einem SI-Anschluß 446. Die Ausgangsdaten eines Ausgangsanschlusses Q der Latchschaltung 441 werden an ent­ sprechende Eingangsanschlüsse D der Latchschaltungen 442 und 443 angelegt. Die Ausgangsdaten eines Ausgangsanschlusses Q der Latchschaltung 442 werden an einen SO-Anschluß 450 angelegt. Die Ausgangsdaten eines Ausgangsanschlusses Q der Latchschal­ tung 443 werden an einen DO-Anschluß 449 angelegt. Die Trigger­ anschlüsse der Latchschaltungen 441 und 442 empfangen jeweils die Schiebetaktsignale SC1 und SC2 von den Eingangsanschlüssen 447 und 448. Wenn die Schiebetaktsignale SC1 und SC2 als nicht­ überlappende Zweiphasen-Taktsignale angelegt werden, bilden die Latchschaltungen 441 und 442 ein Schieberegister für die Daten­ weiterleitung zwischen dem SI-Anschluß 446 und dem SO-Anschluß 450. Ein Triggeranschluß T der Latchschaltung 443 empfängt ein Modus-Latchsignal ML von einem Eingangsanschluß 445. Der Reset- Anschluß R der Latchschaltung 443 empfängt ein Reset-Signal RST von einem Eingangsanschluß 444.

Die Eingangsanschlüsse 444, 445, 447 und 448 sind über den Ein­ gangsanschluß 404 in Fig. 14 mit dem Steuersignal-Eingangs­ anschluß 33 in Fig. 12 verbunden. Der SI-Anschluß 446 ist mit dem Ausgangsende des MUX 43 verbunden. Der SO-Anschluß 450 ist mit dem Modusdaten-Weiterleitungshalteregister 45 verbunden. Der DO-Anschluß 449 ist mit dem Eingangs-Ende des UND-Gatters 402 und dem Eingangs-Ende des MUX 43 verbunden.

Das Modusdaten-Weiterleitungshalteregister 45 nach Fig. 14 ist ähnlich aufgebaut, wie das Auswahldaten-Weiterleitungshaltere­ gister 44, das in Fig. 15 gezeigt ist, mit dem Unterschied, daß im Falle des Modusdaten-Weiterleitungshalteregisters 45 der SI-Anschluß 446 mit dem SO-Anschluß 450 des Auswahldaten-Wei­ terleitungshalteregisters 44 verbunden ist. Außerdem ist der SO-Anschluß 450 mit dem SO-Anschluß 403 nach Fig. 14 verbun­ den. Der DO-Anschluß 449 ist mit der SRL des Abtastregisters 41 verbunden.

Fig. 16 ist ein Blockschaltbild, das den Aufbau der SRL nach Fig. 14 genau zeigt. Wie die Abbildung zeigt, weist die SRL eine Zwei-Eingangs-Latchschaltung 501, Ein-Eingangs-Latchschal­ tungen 502 und 503 und eine Auswahleinrichtung 504 auf. Die Zwei-Eingangs-Latchschaltung 501 ist so aufgebaut, daß sie die über einen ersten Datenanschluß D1 eingegebenen Daten zwischen­ speichert, wenn ein erstes auf einen ersten Triggersignalan­ schluß T1 gegebenes Triggersignal auf hohem Pegel ist, und daß sie die über einen zweiten Datenanschluß D2 eingegebenen Daten zwischenspeichert, wenn ein zweites, auf einen zweiten Trigger­ signalanschluß T2 gegebenes Triggersignal auf hohem Pegel ist. Die Ein-Eingangs-Latchschaltungen 502 und 503 haben denselben Aufbau wie die Latchschaltungen 441 und 442 nach Fig. 15.

Der erste Datenanschluß D1 der Latchschaltung 501 empfängt Ein­ gangsdaten von einem SI-Anschluß 508, und der zweite Datenan­ schluß D2 empfängt den Ausgang (Ausgangswert) der Auswahlein­ richtung 504. Der erste Triggeranschluß T1 der Latchschaltung 501 empfängt ein über einen Eingangsanschluß 509 eingegebenes Schiebetaktsignal SC1, und der zweite Triggeranschluß T2 empfängt ein über einen Eingangsanschluß 507 eingegebenes Ab­ tastsignal STB. Die über einen Ausgangsanschluß Q der Latch­ schaltung 501 ausgebenen Daten werden an einen Datenanschluß D der Latchschaltung 502 und auch an einen Eingangsanschluß der Auswahleinrichtung 504 angelegt. Der andere Eingangsanschluß der Auswahleinrichtung 504 nimmt über einen DT-Anschluß 506 eingegebene Daten auf. Die Auswahleinrichtung 504 empfängt ein Testmodussignal TM, das über einen Eingangsanschluß 505 als Schaltsteuersignal eingegeben wird. Der Ausgang der Auswahlein­ richtung 504 liegt am zweiten Datenanschluß D2 der Latchschal­ tung 501 an, wie oben beschrieben, und wird auch an einen Da­ tenanschluß D der Latchschaltung 503 angelegt. Ein Triggeran­ schluß T der Latchschaltung 503 empfängt ein Zeitabfolge(Ti­ ming)signal TG von einem Eingangsanschluß 510. Die über den Ausgangsanschluß Q der Latchschaltung 503 ausgegebenen Daten werden an einen DO-Anschluß 512 angelegt. Ein Triggeranschluß T der Latchschaltung 502 empfängt das über einen Eingangsanschluß 511 eingegebene Schiebetaktsignal SC2. Die über einen Ausgangs­ anschluß Q der Latchschaltung 502 ausgegebenen Daten werden an einen SO-Anschluß 513 angelegt.

Die Latchschaltungen 501 und 502 mit den entsprechenden, mit Schiebetaktsignalen SC1 und SC2 versorgten Triggeranschlüssen T1 und T, bilden ein Schieberegister zur Datenweiterleitung zwischen dem SI-Anschluß 508 und dem SO-Anschluß 513. Die Latchschaltung 501 speichert in Reaktion auf das über den Eingangsanschluß 507 angelegte Abtastsignal STB das Ausgangssignal der Auswahleinrichtung 504 zwischen. Die Latchschaltung 503 speichert in Reaktion auf das über den Eingangsanschluß 510 eingegebene Zeitabfolgesignal TG das Ausgangssignal der Auswahleinrichtung 504 zwischen.

Der Eingangsanschluß 505 ist mit dem DO-Anschluß 449 (siehe Fig. 15) des Modusdaten-Weiterleitungshalteregisters 45 nach Fig. 14 verbunden. Die Eingangsanschlüsse 507 und 509 bis 511 sind mit dem Steuersignaleingangsanschluß 33 nach Fig. 12 über den Eingangsanschluß 450 nach Fig. 14 verbunden. Der DT-An­ schluß 506 ist mit einem der Eingangsanschlüsse 411 bis 415 nach Fig. 14 verbunden. Der ST-Anschluß 508 ist mit dem SO- Anschluß 513 einer SRL der vorhergehenden Stufe verbunden. Der SI-Anschluß 508 der SRL der ersten Stufe des Abtastregisters 41 ist mit dem Ausgang des UND-Gatters 402 verbunden. Der DO-An­ schluß 512 ist mit einem der Ausgangsanschlüsse 421 bis 425 nach Fig. 14 verbunden. Der SO-Anschluß 513 ist mit dem SI- Anschluß 518 der SRL der nachfolgenden Stufe verbunden. Der SO- Anschluß 513 der SRL der letzten Stufe des Schieberegisters 41 ist mit dem Eingang des MUX 43 verbunden.

Im folgenden wird der Betrieb der in Fig. 12 gezeigten her­ kömmlichen integrierten Schaltungseinrichtung beschrieben. Der Betrieb der herkömmlichen integrierten Schaltungseinrichtung umfaßt den Normalbetrieb und den Testbetrieb. Beim Normalbe­ trieb werden über die Dateneingabeanschlüsse 20a bis 20k nach Fig. 12 eingegebene Systemdaten in den entsprechenden Funktionsmodulen 11 bis 13 verarbeitet, und das Verarbeitungs­ ergebnis wird über die Systemdaten-Ausgabeanschlüsse 21a bis 21j extern ausgegeben. Zu dieser Zeit arbeitet jede SRL jedes der Umgehungs-Abtastpfade 4a bis 4d einfach als Treiber und überträgt Daten zwischen den Eingangsanschlüssen 411 bis 415 und den Ausgangsanschlüssen 421 bis 425 (siehe Fig. 14).

Der Testbetrieb wird entsprechend dem in Fig. 17 gezeigten Ab­ lauf ausgeführt. Im Schritt S1 wird ein Auswahlmodus ausge­ führt, in dem ein Umgehungs-Abtastpfad, der für den Test erfor­ derlich ist, ausgewählt wird. Im Schritt S2 wird ein Testmodus ausgeführt, in dem Testdaten an einen zu testenden Funktionsmo­ dul, der die Testergebnisdaten ausgibt, angelegt werden. Der Auswahlmodus im Schritt S1 und der Testmodus im Schritt S2 werden für jedes der Funktionsmodule 11 bis 13 ausgeführt. Die Bestimmung des Endes des Testes für alle Funktionsmodule im Schritt S3 schließt den Testvorgang ab.

Fig. 18 ist ein Flußdiagramm, das den Ablauf der Abarbeitung des Auswahlmodus im Schritt S1 nach Fig. 17 genau zeigt. Wie Fig. 18 zeigt, wird im Auswahlmodus im Schritt S11 zunächst ein Rücksetz(Reset)schritt ausgeführt. Der Rücksetzvorgang wählt einen Umgehungspfad in jedem der Umgehungs-Abtastpfade 4a bis 4d aus. Dann wird im Schritt S12 das Einschieben der Aus­ wahldaten ausgeführt. Das heißt, die Auswahldaten und Modusda­ ten werden seriell vom ST-Anschluß 31 nach Fig. 12 eingegeben. Die eingegebenen Auswahldaten und Modusdaten werden über die entsprechenden Umgehungs-Abtastpfade 4a bis 4d sequentiell weitergeleitet. Im Schritt S13 werden die Auswahldaten in das Auswahldaten-Weiterleitungshalteregister 44 jedes Umgehungs- Abtastpfades gesetzt, und die Modusdaten werden in das Modus­ daten-Weiterleitungshalteregister 45 gesetzt. Auf der Grund­ lage der in das Auswahldaten-Weiterleitungshalteregister 44 ge­ setzten bzw. eingeschriebenen Auswahldaten wird entweder ein Registerpfad oder ein Umgehungspfad ausgewählt. Im Ergebnis dessen wird nur in dem mit dem zu testenden Funktionsmodul verbundenen Umgehungs-Abtastpfad ein Registerpfad ausgewählt, während in den anderen Umgehungs-Abtastpfaden Umgehungspfade ausgewählt werden, was zu einer Verringerung der Datenweiter­ leitungs-Leitungslänge des Abtastpfades 4 führt.

Fig. 19 ist ein Flußdiagramm, das den Ablauf der Abarbeitung des Testmodus im Schritt S2 nach Fig. 17 genau zeigt. Wie Fig. 19 zeigt, wird im Schritt S21 im Testmodus ein Einschieben von Testdaten ausgeführt. Das heißt, Testdaten werden vom SI- Anschluß 31 nach Fig. 12 seriell eingegeben. Die eingegebenen Testdaten werden durch den Abtastpfad weitergeleitet und in jede SRL des Umgehungs-Abtastpfades, der mit dem Steuerpunkt des zu testenden Funktionsmoduls verbunden ist, gesetzt bzw. eingeschrieben. Im Schritt S23 wird die Anlegung und das Auf­ nehmen von Testdaten ausgeführt. Das heißt, die in jede SRL eingeschriebenen Testdaten werden an den Steuerpunkt des zu testenden Funktionsmoduls angelegt. Das Funktionsmodul verar­ beitet die angelegten Testdaten auf der Grundlage der Funk­ tionslogik. Im Schritt S24 wird das Ausschieben der Tester­ gebnisdaten ausgeführt. Das heißt, die Daten (Testergebnis­ daten), die durch das Funktionsmodul verarbeitet wurden, wer­ den durch die mit dem Beobachtungspunkt des Funktionsmoduls verbundene SRL zwischengespeichert. Die durch jede SRL zwi­ schengespeicherten Testergebnisdaten werden über den Abtast­ pfad sequentiell weitergeleitet und über den SO-Anschluß 32 nach Fig. 12 seriell nach außen ausgegeben. Durch externe Überprüfung der über den SO-Anschluß 32 ausgegebenen Tester­ gebnisdaten kann bestimmt werden, ob das ausgewählte Funktions­ modul normal arbeitet oder nicht. Die Vorgänge nach den Schritten S21 bis S24 werden mit einem veränderten Testmuster wiederholt ausgeführt. Das Ende des Tests nach Abarbeitung aller Testmuster wird im Schritt S25 bestimmt, mit dem der Testmodus beendet wird.

Vorangehend wurde eine schematische Beschreibung des Betriebes der in Fig. 12 gezeigten herkömmlichen integrierten Schal­ tungseinrichtung unter Bezugnahme auf die Fig. 17 bis 19 gegeben. Im folgenden wird unter Bezugnahme auf die Fig. 20 und 21 der Vorgang des Testens des Funktionsmoduls 11 nach Fig. 12 genauer beschrieben.

Fig. 20 ist ein Timingdiagramm, das den Betrieb der entspre­ chenden SRL des Umgehungs-Abtastpfades 4a, der mit einem Steu­ erpunkt des ausgewählten, zu testenden Funktionsmoduls 11 ver­ bunden ist, zeigt. Fig. 21 ist ein Timingdiagramm, das den Betrieb der entsprechenden SRL der jeweils mit einem Beobach­ tungspunkt des ausgewählten, zu testenden Funktionsmoduls 11 verbundenen Umgehungs-Abtastpfade 4b, 4c zeigt. Die gepunkte­ ten Linien in Fig. 19 und 21 stellen beliebige, nicht de­ finierte Werte dar.

(1) Normalbetrieb

Im Normalbetrieb werden die an jede SRL jedes der Umgehungs-Ab­ tastpfade 4a bis 4d angelegten Signale Abtastsignal STB und Schiebetaktsignale SC1 und SC2 auf L-Pegel festgehalten. Die in den Latchschaltungen 501 und 502 jeder SRL gehaltenen Daten verändern sich nicht. Zu dieser Zeit wird die Latchschaltung 443 jedes Modusdaten-Weiterleitungshalteregisters 45 durch das Reset-Signal RST rückgesetzt. Das vom Modusdaten-Weiterlei­ tungshalteregister 45 ausgegebene Testmodussignal TM ist daher auf niedrigem Pegel. Die Auswahleinrichtung 504 wählt dement­ sprechend Daten vom DT-Anschluß 506 aus. Das an den Triggeran­ schluß T der Latchschaltung 503 angelegte Zeitabfolgesignal TG wird auf hohem Pegel festgehalten. Die Latchschaltung 503 ist daher bereit, Ausgangsdaten der Auswahleinrichtung 504 aufzu­ nehmen. Der Systemdateneingang vom DT-Anschluß 506 wird damit über die Auswahleinrichtung 504 und die Latchschaltung 503 auf den DO-Anschluß 512 ausgegeben. Das heißt, jede SRL funktio­ niert zu dieser Zeit einfach als Treiber.

Die über die Systemdaten-Eingangsanschlüsse 20a bis 20k nach Fig. 12 eingegebenen Systemdaten werden durch die entsprechen­ den Funktionsmodule 11 bis 13 verarbeitet und durch die System­ daten-Ausgangsanschlüsse 21a bis 21j extern ausgegeben.

(2) Betrieb in einem Test

Im folgenden wird der Betrieb beim Testen des Funktionsmoduls 11 für einen Auswahlmodus und einen Testmodus nach Fig. 17 be­ schrieben.

1. Betrieb im Auswahlmodus (a) Rücksetzen (Reset)

Das über den Steuersignaleingangsanschluß 33 nach Fig. 12 eingegebene Reset-Signal RST wird auf hohen Pegel gebracht, wodurch die Latchschaltung 443 im Auswahldaten-Weiterleitungs­ halteregister 44 jedes der Umgehungs-Abtastpfade 4a bis 4d rückgesetzt wird. Im Ergebnis dessen nimmt der Ausgang der Latchschaltung 443 niedrigen Pegel an. Der Ausgang der Latchschaltung 443 auf niedrigem Pegel wird an das UND-Gatter 402 und den MUX 43 über den DO-Anschluß 449 als Auswahlsignal SL angelegt. In Reaktion darauf wird der Ausgang des UND- Gatters 402 auf niedrigem Pegel festgehalten, um zu verhindern, daß über den ST-Anschluß 401 eingegebene Daten auf das Abtastregister 41 übertragen werden. Der MUX 43 wählt ein durch einen Umgehungspfad, das heißt die Umgehungsleitung 42, weiter­ geleitetes Signal aus.

Der oben beschriebene Vorgang wird in jedem der Umgehungs-Ab­ tastpfade 4a bis 4d ausgeführt. Ein Umgehungspfad wird in jedem der Umgehungs-Abtastpfade 4a bis 4d ausgewählt.

(b) Einschieben der Auswahldaten

Die Auswahl- und Modusdaten werden seriell über den ST-Anschluß 31 nach Fig. 12 eingegeben. Die eingegebenen Auswahldaten und Modusdaten werden zuerst an den ST-Anschluß 401 des Umgehungs- Abtastpfades 4a angelegt. Im Umgehungs-Abtastpfad 4a werden die Auswahldaten und die Modusdaten an den ST-Anschluß 446 des Auswahldaten-Weiterleitungshalteregisters 44 durch die Umge­ hungsleitung 42 und den MUX angelegt. Zu dieser Zeit werden, indem die entsprechenden Triggeranschlüsse der Latchschaltungen 441 und 442 mit nicht-überlappenden Zwei-Phasen-Schiebetaktsi­ gnalen SC1 und SC2 versorgt werden, die eingegebenen Auswahlda­ ten und Modusdaten durch die Latchschaltungen 441 und 442 se­ quentiell verschoben. Das heißt, wenn das Schiebetaktsignal SC1 auf hohen Pegel ansteigt, speichert die Latchschaltung 441 die über den ST-Anschluß 446 eingegebenen Daten zwischen. Wenn das Schiebetaktsignal SC2 nachfolgend auf hohen Pegel ansteigt, nimmt die Latchschaltung 442 die durch die Latchschaltung 441 zwischengespeicherten Daten auf und speichert sie zwischen. Die Ausgangsdaten der Latchschaltung 442 werden über den SO-An­ schluß 450 an das Modusdaten-Weiterleitungshalteregister 45 angelegt. Da das Modusdaten-Weiterleitungshalteregister 45 den­ selben Aufbau wie das Auswahldaten-Weiterleitungshalteregister 44 hat, werden die durch das Auswahldaten-Weiterleitungshalte­ register 44 eingegebenen Auswahldaten durch die Latchschaltung 441 und 442 des Modusdaten-Weiterleitungshalteregisters 45 sequentiell verschoben und auf den SO-Anschluß 450 ausgegeben. Die vom Modusdaten-Weiterleitungshalteregisters 45 ausgegebenen Auswahldaten werden über den SO-Anschluß 403 an den Umgehungs- Abtastpfad 4b der nachfolgenden Stufe angelegt. Im Umgehungs- Abtastpfad 4b wird der gleiche Vorgang wie im vorher beschriebenen Umgehungs-Abtastpfad 4a ausgeführt. Dies trifft auch für die anderen Abtastpfadeinheiten 4c und 4d zu. Im Ergebnis dessen werden die über den SI-Anschluß 31 nach Fig. 12 eingegebenen Auswahldaten und Modusdaten durch die Umgehungspfade der entsprechenden Umgehungs-Abtastpfade 4a bis 4d weitergeleitet.

(c) Setzen der Auswahldaten

Wenn die eingegebenen Auswahldaten und Modusdaten auf eine vorbestimmte Position im Abtastpfad 4 verschoben sind, wird ein über den Steuersignaleingangsanschluß 33 nach Fig. 12 eingegebenes Moduslatchsignal ML auf hohem Pegel gebracht. In Reaktion auf das Moduslatchsignal ML nimmt die Latchschaltung 443 des Auswahl-Weiterleitungshalteregisters 44 und des Modusdaten-Weiterleitungshalteregisters 45 in jedem der Umgehungs-Abtastpfade 4a bis 4d die zu dieser Zeit in den entsprechenden Latchschaltungen 441 gespeicherten Auswahldaten und Modusdaten auf und speichert diese zwischen.

Zu dieser Zeit speichert die Latchschaltung 443 des Auswahl­ daten-Weiterleitungshalteregisters 44 im Umgehungs-Abtastpfad 4a einen Auswahlwert auf hohem Pegel zwischen. Im Ergebnis dessen nimmt der Ausgangswert des Auswahldaten-Weiterleitungs­ halteregisters 45 im Umgehungs-Abtastpfad 4a, das heißt das Auswahlsignal SL, hohen Pegel an. Das Auswahlsignal SL auf hohem Pegel wird über den DO-Anschluß 449 an das UND-Gatter 402 und den MUX 43 angelegt. In Reaktion darauf überträgt das UND- Gatter 402 den vom SI-Anschluß 401 eingegebenen Wert auf das Abtastregister 41. Der MUX 43 wählt den Ausgangswert des Abtastregisters 41 aus.

Der gleiche Vorgang wird in den Umgehungs-Abtastpfaden 4b und 4c, die mit dem zu testenden Funktionsmodul 11 verbunden sind, ausgeführt, wodurch ein Registerpfad ausgewählt wird. Anderer­ seits wird in dem nicht mit dem Funktionsmodul 11 verbundenen Umgehungs-Abtastpfad 4d in das Auswahldaten-Weiterleitungshal­ teregister 44 ein Auswahlwert auf niedrigem Pegel gesetzt, um noch einen Umgehungspfad auszuwählen. Im Modusdaten-Weiterlei­ tungshalteregister 45 im Umgehungs-Abtastpfad 4a wird durch die Latchschaltung 443 ein Moduswert auf hohem Pegel zwischenge­ speichert. Der durch die Latchschaltung 443 zwischengespeicher­ te Moduswert auf hohem Pegel wird an die Auswahleinrichtung 504 jeder SRL im Umgehungs-Abtastpfad 4a als Testmodussignal TM an­ gelegt. Im Ergebnis dessen wählt die Auswahleinrichtung 504 je­ der SRL im Umgehungs-Abtastpfad 4a den Ausgangswert der Latch­ schaltung 501 aus.

Im Modusdaten-Weiterleitungshalteregister 45 jedes der Umge­ hungs-Abtastpfade 4b und 4c speichert die Latchschaltung 443 einen Moduswert auf niedrigem Pegel zwischen. Der durch die Latchschaltung 443 zwischengespeicherte Moduswert auf niedri­ gem Pegel wird an die Auswahleinrichtung 504 jeder SRL als Testmodussignal TM angelegt. Im Ergebnis dessen wählt die Aus­ wahleinrichtung 504 in jeder SRL jedes der Umgehungs-Abtast­ pfade 4b und 4c den Eingangswert vom DI-Anschluß 506 aus. In das Modusdaten-Weiterleitungshalteregister 45 im Umgehungs- Abtastpfad 4d kann entweder ein Wert auf hohem Pegel oder auf niedrigem Pegel gesetzt werden.

2. Betrieb im Testmodus (a) Einschieben der Testdaten

Die Testdaten für das Funktionsmodul 11 werden über den SI-An­ schluß 31 in Fig. 12 seriell eingegeben. Die Testdaten werden an den Umgehungs-Abtastpfad 4a angelegt und vom SI-Anschluß 401 über das UND-Gatter 402 an das Abtastregister 41 angelegt. Zu dieser Zeit werden die Triggeranschlüsse T1 und T2 der Latch­ schaltungen 501 und 502 jeder SRL mit nicht-überlappenden Zwei- Phasen-Taktsignalen SC1 und SC2 versorgt. Die in die SRL einge­ gebenen Testdaten werden daher durch die Latchschaltungen 501 und 502 sequentiell verschoben und auf dem SO-Anschluß 513 aus­ gegeben. Die in das Schieberegister 41a eingegebenen Testdaten werden durch die entsprechende SRL auf serielle Weise weiterge­ leitet.

Wenn die über den SI-Anschluß 31 eingegebenen Testdaten jede SRL des Umgehungs-Abtastpfades 4a erreichen, wird die Eingabe und Verschiebung der Testdaten gestoppt.

(b) Anlegen und Aufnehmen der Testdaten

Wenn das Einschieben der Testdaten beendet ist, wird das Zeit­ abfolgesignal TG auf hohen Pegel gebracht, wie in Fig. 20 ge­ zeigt. Im Ergebnis dessen nimmt die Latchschaltung 503 jeder SRL im Umgehungs-Abtastpfad 4a den Ausgangswert der Auswahl­ einrichtung 504 auf und speichert diesen zwischen. Zu dieser Zeit nimmt das vom Modusdaten-Weiterleitungshalteregister 45 an die Auswahleinrichtung 504 angelegte Testmodussignal TM hohen Pegel an, wonach die Auswahleinrichtung 504 den Ausgangswert der Latchschaltung 501 auswählt. Im Ergebnis dessen wird der durch die Latchschaltung 501 gehaltene Wert über die Auswahl­ einrichtung 504 und die Latchschaltung 503 an den DO-Anschluß 512 angelegt. Der vom DO-Anschluß 512 jeder SRL ausgegebene Testwert wird an die Steuerpunkte des Funktionsmoduls 11 durch die Ausgangsanschlüsse 421 bis 425 nach Fig. 14 angelegt. In Reaktion hierauf verarbeitet das Funktionsmodul 11 die angeleg­ ten Testdaten und gibt verarbeitete Ergebnisdaten (Testergeb­ nisdaten) über die Beobachtungspunkte aus.

Im Umgehungs-Abtastpfad 4b wird das Abtastsignal STB auf hohen Pegel gebracht, wie in Fig. 21 gezeigt. In Reaktion hierauf nimmt die Latchschaltung 501 der SRL im Umgehungs-Abtastpfad 4b den Ausgangswert der Auswahleinrichtung 504 auf. Zu dieser Zeit wählt, indem das vom Modusdaten-Weiterleitungshalteregister 45 an die Auswahleinrichtung 504 angelegte Testmodussignal TM auf niedrigem Pegel ist, die Auswahleinrichtung 504 den vom DI-An­ schluß 506 eingegebenen Wert aus. Am DI-Anschluß 506 liegt der Testergebnisdaten-Ausgangsdatenwert von den Beobachtungspunkten des Funktionsmoduls 11 an. Die Testergebnisdaten des Funktions­ moduls 11 werden daher durch die Latchschaltung 501 jeder SRL im Umgehungs-Abtastpfad 4b zwischengespeichert. Der gleiche Vorgang wie der oben für den Umgehungs-Abtastpfad 4b beschrie­ bene läuft auch im Umgehungs-Abtastpfad 4c ab.

(c) Ausschieben der Testergebnisdaten

Wenn das Abtastregister 41 jedes der Umgehungs-Abtastpfade 4b und 4c das Aufnehmen der Ergebnisdaten beendet, werden die nicht-überlappenden Zwei-Phasen-Schiebetaktsignale SC1 und SC2 an die Umgehungs-Abtastpfade 4a bis 4d angelegt. In Reaktion hierauf verschieben das Auswahldaten-Weiterleitungshalteregi­ ster 44 und das Modusdaten-Weiterleitungshalteregister 46 in jedem der Umgehungs-Abtastpfade 4a bis 4d die Testergebnisda­ ten in Synchronisation mit den Schiebetaktsignalen SC1 und SC2 und legen die verschobenen Testergebnisdaten an den nachfol­ genden Umgehungs-Abtastpfad 4d an.

Im Umgehungs-Abtastpfad 4d wird zum Zeitpunkt des Rücksetzens eines Auswahlmodus - wie oben beschrieben - ein Umgehungspfad ausgewählt. Im Umgehungs-Abtastpfad 4d wird daher der eingege­ bene Testergebniswert über die Umgehungsleitung 42 und den MUX 43 ohne Passieren des Abtastregisters 41 an das Auswahldaten- Weiterleitungshalteregister 44 angelegt. Der Testergebniswert wird weiter nacheinander durch das Auswahldaten-Weiterleitungs­ halteregister 44 und das Modusdaten-Weiterleitungshalteregister 45 verschoben und auf serielle Weise vom SO-Anschluß 32 nach Fig. 12 extern ausgegeben.

Wie im vorangehenden beschrieben, weist eine herkömmliche inte­ grierte Schaltungseinrichtung Umgehungs-Abtastpfade 4a bis 4d auf, die jeweils ein Auswahldaten-Weiterleitungshalteregister 44 und ein Modusdaten-Weiterleitungshalteregister 45, die in Reihe mit dem Ausgang des MUX 43 geschaltet sind, aufweisen. Daher verschieben unabhängig von der Auswahl eines Umgehungs­ pfades und eines Registerpfades das Auswahldaten-Weiterlei­ tungshalteregister 44 und das Modusdaten-Weiterleitungshalte­ register 45 in jedem der Umgehungs-Abtastpfade 4a bis 4d Daten, wenn Testdaten oder Testergebnisdaten weitergeleitet werden. Das Auswahldaten-Weiterleitungshalteregister 44 und das Modus­ daten-Weiterleitungshalteregister 45 werden jedoch während der Zeit der Weiterleitung der Testdaten oder Testergebnisdaten einfach zum Schieben der Daten verwendet. Das Auswahldaten-Wei­ terleitungshalteregister 44 und das Modusdaten-Weiterleitungs­ halteregister 45 vergrößern daher in unerwünschter Weise die Bitlänge des Datenweiterleitungspfades, wodurch die Zeitdauer für die Weiterleitung der Testdaten oder Testergebnisdaten er­ höht wird. Außerdem steigt, da der Test für jeden Funktions­ modul mit einer Mehrzahl von Testmustern ausgeführt wird, die für die Datenweiterleitung erforderliche Zeitdauer weiter an, was die gesamte benötigte Testzeit für die integrierte Schal­ tungseinrichtung signifikant erhöht.

In dem Artikel "Implementing Macro Test in Silicon Compiler Design" von Frans Beenker, Rob Dekker, Rudi Stans und Max van der Star, IEEE Design & Test of Computers, April 1990, S. 41-51, wird eine Testschaltung für eine integrierte Schaltungseinrichtung ohne Auswahldatenhalteregister und Modusdatenhalteregister beschrie­ ben. Die in dieser Veröffentlichung gezeigte Testschaltung ent­ hält einen in einer Mehrzahl von Umgehungs-Abtastpfaden jeweils für einen Funktionsmodul aufgeteilten Abtastpfad. Jeder Umge­ hungs-Abtastpfad ist so aufgebaut, daß durch einen Multiplexer ein Registerpfad und ein Umgehungspfad ausgewählt werden kann. Der Betrieb jedes Umgehungspfades wird in Reaktion auf ein Steuersignal von einem Teststeuerblock gesteuert. Die in dieser Veröffentlichung beschriebene Testschaltung ist insofern vor­ teilhaft, als sie die Bitlänge eines Datenweiterleitungspfades reduziert, wirft aber ein anderes Problem auf. Der Betrieb je­ des Umgehungs-Abtastpfades, der auf konzentrierte Weise durch den Teststeuerblock gesteuert wird, führt zu einer Konzentra­ tion von Steuersignalleitungen in der Umgebung des Teststeuer­ blocks. In der Umgebung des Teststeuerblocks ist daher ein re­ lativ großes Verdrahtungsgebiet vorzusehen. Im allgemeinen bringen zweckmäßig zwischen den internen Schaltungen einer in­ tegrierten Schaltungseinrichtung angeordnete Signalverdrahtun­ gen keine wesentlichen Vergrößerungen der Chipfläche mit sich. Die in der oben erwähnten Veröffentlichung beschriebene Test­ schaltung erfordert jedoch ein zusätzliches Verdrahtungsgebiet zum Unterbringen der Signalverdrahtung, was die Effizienz der Anordnung der Verdrahtungen insgesamt verschlechtert und zu einem Anwachsen der Chipfläche führt.

Bei der beschriebenen Testschaltung werden die Auswahldaten zur Auswahl entweder eines Umgehungspfades oder eines Register­ pfades nicht über einen Abtastpfad weitergeleitet, sondern ex­ tern an den Teststeuerblock angelegt und dann an jeden Umge­ hungs-Abtastpfad angelegt. Daher ist es erforderlich, einen zu­ sätzlichen Auswahldaten-Eingabeanschluß zur Eingabe externer Auswahldaten an eine integrierte Schaltungseinrichtung vorzu­ sehen. Die beschriebene Testschaltung hat damit auch den Nach­ teil, daß die Anzahl der Anschlußstifte (Pins) erhöht wird.

Es ist Aufgabe der Erfindung, einen Umgehungs-Abtast­ pfad zu schaffen, der eine Verkürzung der Datenweiterleitungszeit und eine Reduzierung der erforderlichen Chipfläche und der Anzahl der Anschlußstifte erlaubt, sowie eine integrierte Schaltungs­ einrichtung anzugeben, in der ein solcher Umgehungs-Abtast­ pfad Anwendung findet.

Diese Aufgabe wird erfindungsgemäß durch einen Umgehungs-Abtastpfad gelöst, der durch die Merkmale des Patentanspruchs 1 bestimmt ist.

Die integrierte Schaltungseinrichtung entsprechend der Erfin­ dung, ist durch die Merkmale des Patentanspruches 11 bestimmt.

Die Auswahldaten-Weiterleitungs/ Halteeinrichtung ist parallel zu mindestens der Abtastregisterein­ richtung angeordnet. Damit ist, wenn die Auswahleinrichtung den Registerpfad als Weiterleitungspfad für die Steuerpunktdaten und Beobachtungspunktdaten auswählt, die Auswahldaten-Weiter­ leitungs/Halteeinrichtung außerhalb des Weiterleitungspfades für die Steuerpunktdaten und die Beobachtungspunktdaten ange­ ordnet. Im Ergebnis dessen wird die Bitlänge des Datenweiter­ leitungspfades verringert, wodurch die Zeitspanne für die Da­ tenweiterleitung verringert wird.

Außerdem werden die Auswahldaten von einem externen Datenein­ gabeanschluß eingegeben und über jeden Umgehungs-Abtastpfad weitergeleitet, wodurch es nicht erforderlich ist, einen zu­ sätzlichen Anschlußstift zur Eingabe der Auswahldaten vorzu­ sehen.

Bevorzugte Ausgestaltungen der Erfindung sind in den jeweiligen Unter­ ansprüchen angegeben.

Es folgt die Erläuterung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild, das die Struktur eines Ab­ tastpfades nach einer Ausführungsform zeigt,

Fig. 2 ein Blockschaltbild, das die Struktur des Umge­ hungs-Abtastpfades nach Fig. 1 detaillierter zeigt,

Fig. 3 ein Blockschaltbild, das die Struktur eines Ab­ tastpfades nach einer zweiten Ausführungsform zeigt,

Fig. 4 ein Blockschaltbild, das die Struktur des Umge­ hungs-Abtastpfades nach Fig. 3 genauer zeigt,

Fig. 5 ein Blockschaltbild, das den Aufbau der SRL in Fig. 4 genauer zeigt,

Fig. 6 ein Schaltbild, das den Aufbau eines Auswahlda­ ten-Weiterleitungsregisters nach Fig. 4 genauer zeigt,

Fig. 7 das Schaltbild eines logischen Gatters, das den Aufbau der UND-Schaltung 68 nach Fig. 4 genauer zeigt,

Fig. 8 das Schaltbild eines logischen Gatters, das den Aufbau der ODER-Schaltung 69 nach Fig. 4 ge­ nauer zeigt,

Fig. 9 ein Blockschaltbild, das den Aufbau eines Ab­ tastpfades nach einer dritten Ausführungsform zeigt,

Fig. 10 ein Blockschaltbild, das die Struktur des Umge­ hungs-Abtastpfades nach Fig. 9 genauer zeigt,

Fig. 11 ein Schaltbild eines logischen Gatters, das den Aufbau der UND-Schaltung 68 nach Fig. 10 genau­ er zeigt,

Fig. 12 ein Blockschaltbild, das ein Beispiel für den Aufbau einer herkömmlichen integrierten Schal­ tungseinrichtung mit einer Abtast- bzw. Prüfar­ chitektur zeigt,

Fig. 13 ein Blockschaltbild, das einen Abtastpfad der in Fig. 12 dargestellten integrierten Schaltungs­ einrichtung zeigt,

Fig. 14 ein Blockschaltbild, das die Struktur des in Fig. 13 gezeigten Umgehungs-Abtastpfades genauer zeigt,

Fig. 15 ein Blockschaltbild, das den Aufbau eines Aus­ wahldaten-Halteregisters nach Fig. 14 genauer zeigt,

Fig. 16 ein Blockschaltbild, das den Aufbau einer SRL nach Fig. 14 genauer zeigt,

Fig. 17 ein Flußdiagramm, das den Ablauf eines Testvor­ ganges bei der in Fig. 12 gezeigten herkömmli­ chen integrierten Schaltungseinrichtung zeigt,

Fig. 18 ein Flußdiagramm, das den Ablauf der Verarbei­ tung beim Schritt S1 nach Fig. 17 genauer zeigt,

Fig. 19 ein Flußdiagramm, das den Ablauf der Verarbei­ tung beim Schritt S2 nach Fig. 17 genauer zeigt,

Fig. 20 ein Timingdiagramm, das die Betriebsweise der mit einem Steuerpunkt eines zu testenden Funk­ tionsmoduls verbundenen SRL in einer herkömmli­ chen integrierten Schaltungseinrichtung zeigt,

Fig. 21 ein Timingdiagramm, das den Betrieb einer mit einem Beobachtungspunkt eines zu testenden Funk­ tionsmoduls verbundenen SRL in der herkömmlichen integrierten Schaltungseinrichtung zeigt.

Fig. 1 ist ein Blockschaltbild, das die Struktur eines Abtast- bzw. Prüfpfades nach einer Ausführungsform der Erfindung zeigt. Fig. 2 ist ein Blockschaltbild, das den Aufbau des Umgehungs- Abtastpfades nach Fig. 1 genauer zeigt. Der Aufbau der in den Fig. 1 und 2 gezeigten Ausführungsform ist mit Ausnahme der nachfolgend erläuterten Punkte derselbe wie der des herkömmli­ chen Abtastpfades nach den Fig. 12 bis 16, und einander entsprechende Teile, deren Beschreibung im übrigen nicht wiederholt wird, tragen dieselben Bezugszeichen.

Bei der in den Fig. 1 und 2 gezeigten Ausführungsform sind auf einem durch eine Umgehungsleitung 42 gebildeten Umgehungs­ pfad ein Auswahldaten-Weiterleitungs/Halteregister 44 und ein Modusdaten-Weiterleitungs/Halteregister 45 angeordnet. Das Auswahldaten-Weiterleitungs/Halteregister 44 und das Modusda­ ten-Weiterleitungs/Halteregister 45 sind ähnlich wie diejeni­ gen in Fig. 15 aufgebaut. Der SI-Anschluß 446 des Auswahlda­ ten-Weiterleitungs/Halteregisters 44 ist mit der Umgehungslei­ tung 42 verbunden, während der SO-Anschluß 450 des Modusdaten- Weiterleitungs/Halteregisters 45 mit der Umgehungsleitung 42 verbunden ist. Jede SRL in einem Abtastregister 41 ist so auf­ gebaut, wie in Fig. 16 gezeigt. Der in Fig. 1 gezeigte Ab­ tastpfad ist in einer integrierten Schaltungseinrichtung 1 beispielsweise auf die in Fig. 12 gezeigte Weise angeordnet. Im folgenden wird die Betriebsweise der in den Fig. 1 und 2 gezeigten Ausführungsform beschrieben.

(1) Normalbetrieb

Der Normalbetrieb ist vollständig derselbe wie bei dem in den Fig. 12 bis 16 gezeigten herkömmlichen Abtast- bzw. Prüf­ pfad. Das heißt, jede SRL der Umgehungs-Abtastpfade 4a bis 4d wirkt einfach als Treiber zum Hindurchleiten der Systemdaten zwischen dem DI-Anschluß 506 und dem DO-Anschluß 512 nach Fig. 16. Die DSRL behindern damit nicht den Fluß der durch die ent­ sprechenden Funktionsmodule 11 bis 13 fortgeleiteten System­ daten.

(2) Testbetrieb 1. Betrieb im Auswahlmodus (a) Rücksetzen (Reset)

Der Reset-Betrieb ist vollständig derselbe wie bei dem her­ kömmlichen, in den Fig. 12 bis 16 gezeigten Abtastpfad. Das heißt, das Reset-Signal RST wird auf hohen Pegel gebracht, um die Latchschaltung 443 (siehe Fig. 5) in jedem Auswahldaten- Weiterleitungs/Halteregister 44 in jedem der Umgehungs-Abtast­ pfade 4a bis 4d rückzusetzen. Im Ergebnis dessen nimmt das vom Auswahldaten-Weiterleitungs/Halteregister 44 ausgegebene Aus­ wahlsignal SL niedrigen Pegel an, wodurch ein Umgehungspfad in jedem der Umgehungs-Abtastpfade 4a bis 4d ausgewählt wird.

(b) Einschieben der Auswahldaten

Auswahldaten und Modusdaten werden seriell vom SI-Anschluß 31 eingegeben. Die eingegebenen Auswahldaten und Modusdaten werden sequentiell durch einen Umgehungspfad fortgeleitet, das heißt die Umgehungsleitung 42 in jedem der Umgehungs-Abtastpfade 4a bis 4d. Während dieser Zeit verschieben das Auswahldaten-Wei­ terleitungs/Halteregister 44 und das Modusdaten-Weiterlei­ tungs/Halteregister 45 im Umgehungspfad die Auswahldaten syn­ chron mit den Schiebetaktsignalen SC1 und SC2.

(c) Setzen der Auswahldaten

Der Vorgang des Setzens bzw. Einschreibens der Auswahldaten ist vollständig derselbe wie bei dem in den Fig. 12 bis 16 ge­ zeigten herkömmlichen Abtastpfad. Genauer gesagt nimmt, wenn ein eingegebener Auswahlwert in eine vorbestimmte Position auf einem Abtastpfad verschoben ist, ein an das Auswahldaten-Wei­ terleitungs/Halteregister und das Modusdaten-Weiterlei­ tungs/Halteregister 45 angelegtes Moduslatchsignal ML hohen Pegel an. Im Ergebnis dessen speichert die Latchschaltung 443 im Auswahldaten-Weiterleitungs/Halteregister 44 den Auswahl wert zwischen, während die Latchschaltung 443 im Modusdaten- Weiterleitungs/Halteregister 45 den Moduswert zwischenspei­ chert.

1. Betrieb im Testmodus (a) Einschieben der Testdaten

Testdaten werden seriell vom SI-Anschluß 31 eingegeben. Die Testdaten werden über die entsprechenden Umgehungs-Abtastpfade weitergeleitet und in eine vorbestimmte SRL in einem vorbe­ stimmten Umgehungs-Abtastpfad eingeschrieben. Dieser Betrieb wird für Fälle beschrieben, in denen der Umgehungs-Abtastpfad 4a einen Registerpfad wählt, und wo dieser einen Umgehungspfad wählt.

In dem Falle, daß der Umgehungs-Abtastpfad 4a den Registerpfad wählt, leitet das UND-Gatter 402 im Umgehungs-Abtastpfad 4a ein an den SI-Anschluß 401 angelegtes Signal an das Abtastregister 41 weiter, während der MUX 43 den Ausgang des Abtastregisters 41 auswählt. Die vom SI-Anschluß 401 seriell eingegebenen Test­ daten werden daher über das UND-Gatter 401 in das Abtastregi­ ster 41 eingegeben. Jede SRL des Abtastregisters 41 verschiebt sequentiell und synchron mit den Schiebetaktsignal SC1 und SC2 die Testdaten. Die Ausgangswerte des Abtast- bzw. Prüfregisters 41 werden vom SO-Anschluß 403 an einen Umgehungs-Abtast bzw. -Prüfpfad 4b in der nachfolgenden Stufe über MUX 43 angelegt.

Wenn der Umgehungs-Abtastpfad 4a einen Umgehungspfad auswählt, wird der Ausgang des UND-Gatters 402 auf niedrigem Pegel fest­ gehalten, während der MUX 43 die Umgehungsleitung 42 auswählt. Die seriell vom SI-Anschluß 401 eingegebenen Testdaten werden damit an das Auswahldaten-Weiterleitungs/Halteregister 44 über die Umgehungsleitung 42 angelegt. Das Auswahldaten-Weiterlei­ tungs/Halteregister 44 und das Modusdaten-Weiterleitungs/Halte­ register 45 verschieben sequentiell und synchron mit den Schie­ betaktsignalen SC1 und SC2 die Testwerte. Der Ausgang des Mo­ dusdaten-Weiterleitungs/Halteregisters 45 wird über den SO- Anschluß 403 über den MUX 43 an einen Umgehungs-Abtastpfad 4b in der nachfolgenden Stufe angelegt.

Der gleiche Vorgang wie oben beschrieben, wird in jedem der anderen Umgehungs-Abtastpfade 4b bis 4d ausgeführt.

(b) Anlegen und Aufnehmen der Testdaten

Das Anlegen und Aufnehmen der Testdaten erfolgen auf genau dieselbe Weise wie bei dem in den Fig. 12 bis 16 gezeigten herkömmlichen Abtastpfad. Das heißt, eine SRL, in die die Test­ daten eingegeben sind, legt die Testdaten an Steuerpunkte eines für einen Test ausgewählten Funktionsmoduls an. Das ausgewählte Funktionsmodul verarbeitet die angelegten Testdaten entspre­ chend seiner internen Funktionslogik und gibt verarbeitete Er­ gebniswerte (Testergebnisdaten) an seinen Beobachtungspunkt aus. Die an den Beobachtungspunkten ausgegebenen Testergebnis­ daten werden durch die mit den Beobachtungspunkten verbundenen SRL aufgenommen und gehalten. Die von den Beobachtungspunkten ausgegebenen Testergebnisdaten beispielsweise des Funktionsmo­ duls 11 werden durch die entsprechenden SRL der beiden Umgehungs-Abtastpfade 4b und 4c aufgenommen und gehalten.

(c) Ausschieben der Testergebnisdaten

Die durch vorbestimmte SRL aufgenommenen Testergebnisdaten werden sequentiell verschoben und auf serielle Weise vom SO-An­ schluß 32 nach außen (extern) ausgegeben. Die Betriebsweise in dieser Phase wird beispielhaft für einen Fall beschrieben, daß die durch die Umgehungs-Abtastpfade 4b und 4c gehaltenen Test­ ergebnisdaten verschoben werden.

Die entsprechenden SRL des Abtastregisters 41 im Umgehungs-Ab­ tastpfad 4b verschieben sequentiell und synchron mit den Schie­ betaktsignalen SC1 und SC2 die aufgenommenen Testergebnisdaten. Zu dieser Zeit wird, während der MUX 43 im Umgehungs-Abtastpfad 4b den Ausgangswert des Abtastregisters 41 auswählt, vom SO-An­ schluß 403 der Testergebnisdaten-Ausgang vom Abtastregister 41 über den MUX 43 an den Umgehungs-Abtastpfad 4c in der nachfol­ genden Stufe angelegt.

Indem der Umgehungs-Abtastpfad 4c einen Registerpfad auswählt, läuft genau derselbe Vorgang, wie oben für den Umgehungs- Abtastpfad 4b beschrieben, ab. Genauer gesagt, verschiebt jede SRL die zwischengespeicherten Testergebnisdaten, während vom Umgehungs-Abtastpfad 4b verschobene Testergebnisdaten angelegt werden. Auf diese Weise werden die durch das Abtastregister 41 verschobenen Testergebnisdaten über den MUX 43 an den Umge­ hungs-Abtastpfad 4d in der nachfolgenden Stufe angelegt.

Indem der Umgehungs-Abtastpfad 4d einen Umgehungspfad auswählt, werden die eingegebenen Testergebnisdaten auf der Umgehungslei­ tung 42 weitergeleitet. Zu dieser Zeit verschieben das Auswahl­ daten-Weiterleitungs/Halteregister 44 und das Modusdaten-Wei­ terleitungs/Halteregister 45 synchron mit den Schiebetaktsi­ gnalen SC1 und SC2 die Testergebnisdaten. Die durch das Auswahldaten-Weiterleitungs/Halteregister 44 und Modusdaten- Weiterleitungs/Halteregister 45 verschobenen Testergebnisdaten werden durch den Multiplexer 43 vom SO-Anschluß 32 nach außen (extern) ausgegeben.

Wie im vorangehenden beschrieben, führen, da das Auswahldaten- Weiterleitungs/Halteregister 44 und das Modusdaten-Weiterlei­ tungs/Halteregister 45 parallel zum Abtastregister 41 nach der in den Fig. 1 und 2 gezeigten Ausführungsform geschaltet sind, das Auswahldatenhalteregister und das Modusdatenhaltere­ gister zur Zeit des Verschiebens der Testdaten keinen Schiebe­ vorgang aus, um dieselben in SRL eines vorbestimmten Abtast­ registers zu setzen und Testergebnisdaten auszuschieben. Es ist damit möglich, die Weiterleitungszeit der Testdaten und Test­ ergebnisdaten zu verringern.

Als ein Beispiel dafür wird im folgenden ein Vergleich zwischen der für den Test einer integrierten Schaltungseinrichtung mit einer Abtast- bzw. Prüfarchitektur nach Fig. 12 benötigten Testzeit in dem Fall, daß die Einrichtung die herkömmlichen Abtastpfad nach Fig. 13 benützt, und dem Fall, daß die Ein­ richtung den Abtastpfad nach der in Fig. 1 gezeigten Ausfüh­ rungsform benützt, vorgenommen.

In den Fig. 1 und 13 sei angenommen, daß die Umgehungs- Abtastpfade 4a bis 4d a-Bit-, b-Bit-, c-Bit- und d-Bit- Abtastregister 41 haben. Weiter sei angenommen, daß sowohl das Auswahldaten-Weiterleitungs/Halteregister 44 als das Modus­ daten-Weiterleitungs/Halteregister 45 ein Bit haben.

Es wird als Beispiel der Test des Funktionsmoduls 11 unter den oben beschriebenen Bedingungen betrachtet, wobei die Anzahl der an den Funktionsmodul 11 anzulegenden Testmuster A sei.

Die Anzahl der für einen Abtastpfad entsprechend der in Fig. 1 gezeigten Ausführungsform der Erfindung benötigten Zyklen und die Anzahl der für den herkömmlichen Abtastpfad nach Fig. 13 benötigten Zyklen wird im folgenden für jeden Verarbeitungs­ schritt, der im Testbetrieb ausgeführt wird, verglichen.

1. Betrieb im Auswahlmodus (a) Rücksetzen (Reset)

Das Auswahldaten-Weiterleitungs/Halteregister 44 beider Umge­ hungs-Abtastpfade 4a und 4b wird in Reaktion auf das Reset-Si­ gnal RST rückgesetzt. Im Ergebnis dessen wählt jeder der Umge­ hungs-Abtastpfade 4a bis 4d einen Umgehungspfad. Dieser Rück­ setzvorgang erfordert sowohl für den Abtastpfad nach der in Fig. 1 gezeigten Ausführungsform als auch für den in Fig. 13 gezeigten herkömmlichen Abtastpfad einen Zyklus.

(b) Einschieben der Auswahldaten

Auswahldaten und Modusdaten werden seriell eingegeben. Die ein­ gegebenen Auswahldaten werden auf dem Umgehungspfad in jedem der Umgehungs-Abtastpfade 4a bis 4d weitergeleitet. Dieser Vor­ gang erfordert sowohl für den Abtastpfad nach der in Fig. 1 gezeigten Ausführungsform als auch den herkömmlichen Abtastpfad nach Fig. 13 (die Anzahl der Bit des Auswahldaten-Weiterlei­ tungs/Halteregisters + die Anzahl der Bit des Modusdaten-Wei­ terleitungs/Halteregisters) × (die Anzahl der Umgehungs-Abtast­ pfade) = (1 + 1) × 4 = 8.

(c) Setzen der Auswahldaten

Die Auswahldaten werden in das Auswahldaten-Weiterleitungs/Hal­ teregister 44 und die Modusdaten in das Modusdaten-Weiterlei­ tungs/Halteregister 45 in jedem der Umgehungs-Abtastpfade 4a bis 4d in Reaktion auf das Moduslatchsignal ML gesetzt bzw. eingeschrieben. Im Ergebnis dessen wählen die Umgehungs-Abtast­ pfade 4a bis 4c die Registerpfade aus, während der Umgehungs- Abtastpfad 4d den Umgehungspfad auswählt. Der Vorgang des Setzens (Einschreibens) der Auswahldaten und Modusdaten erfor­ dert sowohl für den Abtastpfad nach der Ausführungsform von Fig. 1 als auch für den herkömmlichen Abtastpfad nach Fig. 13 einen Zyklus.

2. Betrieb im Testmodus (a) Einschieben der Testdaten

Die Testdaten werden seriell eingegeben. Zu dieser Zeit ist so­ wohl bei der Ausführungsform nach Fig. 1 als auch bei dem her­ kömmlichen Abtastpfad nach Fig. 13 in jedem der Umgehungs-Ab­ tastpfade 4a bis 4c der Registerpfad ausgewählt, während im Um­ gehungs-Abtastpfad 4d der Umgehungspfad ausgewählt ist. Die entsprechenden Umgehungs-Abtastpfade leiten Testdaten über die ausgewählten Pfade weiter. Da das Einschieben der Testdaten für jedes der A Testmuster ausgeführt wird, erfordert der Abtast­ pfad nach der in Fig. 1 gezeigten Ausführungsform (a + b + c + 2) × A Zyklen. Der in Fig. 13 gezeigte herkömmliche Abtastpfad erfordert (a + b + c + (2 × 3) + 2) × A Zyklen.

(b) Anlegen und Aufnehmen der Testdaten

Die durch jede SRL im Umgehungs-Abtastpfad 4a gehaltenen Test­ daten werden an Steuerpunkte des Funktionsmoduls 11 angelegt, und die an den Beobachtungspunkten des Funktionsmoduls 11 aus­ gegebenen Testergebnisdaten werden durch jede SRL der Umgehungs-Abtastpfade 4b und 4c aufgenommen. Sowohl der Abtast­ pfad nach der in Fig. 1 gezeigten Ausführungsform als auch der herkömmliche Abtastpfad nach Fig. 13 erfordern 1 × A Zyklen für das Anlegen und Aufnehmen der Testdaten.

(c) Ausschieben der Testergebnisdaten

Die durch jede SRL der Umgehungs-Abtastpfade 4b und 4c aufge­ nommenen Testergebnisdaten werden sequentiell verschoben und ausgegeben. Zu dieser Zeit ist in jedem der Umgehungs-Abtast­ pfade 4a bis 4c ein Registerpfad und im Umgehungs-Abtastpfad 4d ein Umgehungspfad ausgewählt, was sowohl für den Abtastpfad nach der in Fig. 1 gezeigten Ausführungsform als auch für den herkömmlichen Abtastpfad nach Fig. 13 gilt. Der Vorgang des Ausschiebens der Testergebnisdaten erfordert daher die gleiche Anzahl von Zyklen wie der oben beschriebene des Testdaten-Ein­ schiebens. Mit anderen Worten, sind für den Abtastpfad nach der in Fig. 1 gezeigten Ausführungsform (a + b + c + 2) × A Zyklen erforderlich, während für den in Fig. 13 gezeigten herkömmli­ chen Abtastpfad (a + b + c + (2 × 3) + 2) × A Zyklen erforderlich sind.

Die Anzahl der für einen Test des Funktionsmoduls 11 erforder­ lichen Testzyklen ist damit die folgende:

Fig. 1 (Ausführungsform): 10 + (a + b + c + 2) × A × 2 + A.

Fig. 13 (herkömmlich): 10 + (a + b + c + (2 × 3) + 2) × A × 2 + A.

Die Differenz dazwischen ist (2 × 3) × A × 2 Zyklen.

Im allgemeinen werden zur Testung eines Funktionsmoduls zahl­ reiche Testmuster angewendet, und die gleiche Testprozedur wird für andere Funktionsmodule ausgeführt. Damit verringert die Differenz in der Anzahl der Zyklen die für den Test benötigte Zeitspanne ganz erheblich.

Außerdem ist der Unterschied zwischen der bei dem Abtastpfad nach der in Fig. 1 gezeigten Ausführungsform und dem in Fig. 13 gezeigten herkömmlichen Abtastpfad für einen Test benötigten Anzahl von Zyklen (die Anzahl der Bit eines Auswahldaten-Wei­ terleitungs/Halteregisters + die Anzahl der Bit eines Modusda­ ten-Weiterleitungs/Halteregisters) × (die Anzahl der Umgehungs- Abtastpfade, die einen Registerpfad ausgewählt haben), × (die Anzahl der Testmuster) × 2 × (die Anzahl der Funktionsmodule), und das ist ein Faktor, der mit der Vergrößerung der integrier­ ten Schaltungseinrichtung und ihrer zunehmenden Kompliziertheit stark ansteigt. Daher ist die Verringerung der Testzeit umso wirkungsvoller, je größer und komplizierter die integrierte Schaltungseinrichtung ist.

Weiterhin hat der Aufbau des Abtastpfades entsprechend der in Fig. 1 gezeigten Ausführungsform, der die gleichen notwendigen Schaltungselemente einschließt wie der in Fig. 13 gezeigte herkömmliche Abtastpfad, den Effekt, daß die Zeitdauer des Tests verringert wird, ohne daß die Schaltungsfläche vergrößert wird.

Fig. 3 ist ein Blockschaltbild, das die Struktur eines Abtast­ pfades nach einer zweiten Ausführungsform zeigt. Wie die Abbil­ dung zeigt, sind Umgehungs-Abtastpfade 6a bis 6d in Reihe zwi­ schen einen SI-Anschluß 31 und einen SO-Anschluß 32 geschaltet, um einen seriellen Datenweiterleitungspfad zu bilden. Jeder Um­ gehungs-Abtastpfad enthält ein Abtastregister 61, eine Umgehungsleitung 62, einen Multiplexer (MUX) 63 und Auswahlda­ ten-Weiterleitungsregister 64 und 65. Die Auswahldaten-Weiter­ leitungsregister 64 und 65 sind auf einem durch die Umgehungs­ leitung 62 gebildeten Umgehungspfad angeordnet.

Fig. 4 ist ein Blockschaltbild, das die Struktur des in Fig. 3 gezeigten Umgehungs-Abtastpfades genauer zeigt. Wie die Ab­ bildung zeigt, ist das Abtastregister 61 als Reihenschaltung einer Mehrzahl von SRL aufgebaut. Die entsprechenden SRL sind mit Beobachtungspunkten eines entsprechenden Funktionsmoduls oder dem Systemdaten-Eingangsanschluß der integrierten Schal­ tungseinrichtung über die Eingangsanschlüsse 611 bis 616 ver­ bunden. Die entsprechenden SRL sind auch mit Steuerpunkten der entsprechenden Funktionsmodule oder dem Systemdaten-Ausgangs­ anschluß der integrierten Schaltungseinrichtung über die Aus­ gangsanschlüsse 621 bis 626 verbunden. Über einen SI-Anschluß 601 eingegebene Daten (Auswahldaten oder Testdaten) werden an einen SI-Anschluß der SRL der ersten Stufe im Abtastregister 61 und auch an einen SI-Anschluß des Auswahldaten-Weiterleitungs­ registers 64 über die Umgehungsleitung 62 angelegt. Ein SO- Anschluß des Auswahldaten-Weiterleitungsregisters 64 ist mit einem SI-Anschluß des Auswahldaten-Weiterleitungsregisters 65 verbunden, und ein SO-Anschluß des Auswahldaten-Weiterleitungs­ registers 65 ist mit einem Eingang des MUX 63 verbunden. Ein SO-Anschluß der SRL der letzten Stufe im Testregister 61 ist mit dem anderen Eingang des MUX 63 verbunden.

Der Ausgang des Auswahldaten-Weiterleitungsregisters 64 ist weiter an einen Datenanschluß D einer Latchschaltung 66 ange­ legt. Der Ausgang des Auswahldaten-Weiterleitungsregisters 65 ist weiter an einen Datenanschluß D einer Latchschaltung 67 angelegt. Reset-Anschlüsse R der Latchschaltung 66 und 67 em­ pfangen ein Reset-Signal RST von einem Eingangsanschluß 606. Triggeranschlüsse T der Latchschaltungen 66 und 67 empfangen jeweils ein Moduslatchsignal M11 von einem Eingangsanschluß 607. Ein Ausgangssignal eines Ausgangsanschlusses Q der Latchschaltung 66 wird an eine ODER-Schaltung 69 angelegt. Die ODER-Schaltung 69 empfängt von einem Eingangsanschluß 605 Schiebetaktsignale SC1 und SC2. Der Ausgang der ODER-Schaltung 69 wird an Auswahldaten-Weiterleitungsregister 64 und 65 ange­ legt. Ein Ausgangssignal eines Ausgangsanschlusses Q der Latchschaltung 67 wird an den MUX 63 als Auswahlsteuersignal und außerdem an die UND-Schaltung 68 angelegt. Die UND-Schal­ tung 68 empfängt ein Abtastsignal STB, ein Zeitabfolgesignal TG und Schiebetaktsignale SC1 und SC2 vom Eingangsanschluß 605. Der Ausgang der UND-Schaltung 68 liegt an jeder SRL im Abtast­ register 61 an. Der MUX 63 wählt den Ausgang des Abtastregi­ sters 61 oder den Ausgang des Auswahldaten-Weiterleitungsre­ gisters 65 in Reaktion auf das Auswahlsteuersignal von der Latchschaltung 67 und gibt den ausgewählten Ausgang an einen SO-Anschluß 603.

Fig. 5 ist ein Blockschaltbild, das die Struktur der SRL nach Fig. 4 genauer zeigt. Schematisch hat die in Fig. 5 gezeigte SRL denselben Aufbau wie die in Fig. 16 gezeigte SRL, wobei die Auswahleinrichtung 504 entfernt ist. Ein erster Datenan­ schluß D1 der Latchschaltung 501 empfängt serielle Daten von einem SI-Anschluß 508, und ein zweiter Datenanschluß D2 em­ pfängt Systemdaten oder Testergebnisdaten von einem DI-Anschluß 506. Ein erster Triggeranschluß T1 der Latchschaltung 501 em­ pfängt das Schiebetaktsignal SC1 von einem Eingangsanschluß 509, und ein zweiter Triggeranschluß T2 empfängt das Abtast­ signal STB von einem Eingangsanschluß 507. Das Ausgangssignal eines Ausgangsanschlusses Q der Latchschaltung 501 wird an entsprechende Datenanschlüsse D der Latchschaltungen 502 und 503 angelegt. Ein Triggeranschluß T der Latchschaltung 502 empfängt ein Schiebetaktsignal SC2 von einem Eingangsanschluß 511. Ein Triggeranschluß T der Latchschaltung 503 empfängt ein Zeitab­ folgesignal TG von einem Eingangsanschluß 510. Das Ausgangssi­ gnal des Ausgangsanschlusses Q der Latchschaltung 502 wird an den SO-Anschluß 513 angelegt. Das Ausgangssignal des Ausgangs­ anschlusses Q der Latchschaltung 503 wird an den DO-Anschluß 512 angelegt.

Der SI-Anschluß 508 ist mit dem SI-Anschluß 601 nach Fig. 4 oder dem SO-Anschluß 513 der SRL der vorhergehenden Stufe ver­ bunden. Der SO-Anschluß 513 ist mit einem SI-Anschluß 508 der SRL der nachfolgenden Stufe oder dem Eingang des MUX 63 nach Fig. 4 verbunden. Jeder DI-Anschluß 506 ist mit einem der Ein­ gangsanschlüsse 611 bis 616 nach Fig. 4 verbunden. Jeder DO- Anschluß 512 ist mit einem der Ausgangsanschlüsse 621 bis 626 nach Fig. 4 verbunden. Die Eingangsanschlüsse 507, 509, 510 und 511 sind mit dem Ausgang dem UND-Schaltung 68 nach Fig. 4 verbunden. Die in Fig. 5 gezeigten Latchschaltungen 501 und 502, die jeweils Triggeranschlüsse T1 und T2 haben, die die Schiebetaktsignale SC1 und SC2 aufnehmen, bilden ein Schiebe­ register zur Datenweiterleitung zwischen dem SI-Anschluß 508 und dem SO-Anschluß 513. Die Latchschaltung 501 speichert die vom DI-Anschluß 506 ankommenden Testergebnisdaten in Reaktion auf das vom Eingangsanschluß 507 angelegte Abtastsignal STB zwischen. Die Latchschaltung 503 speichert die durch die Latchschaltung 501 zwischengespeicherten Testdaten zwischen und gibt in Reaktion auf das Zeitabfolgesignal TG vom Eingangsan­ schluß 510 die Daten an den DO-Anschluß 512 aus. Fig. 6 ist ein Schaltbild, das den Aufbau eines in Fig. 4 gezeigten Aus­ wahldaten-Weiterleitungsregisters 64 genauer zeigt. Wie die Abbildung zeigt, enthält das Auswahldaten-Weiterleitungsregi­ ster 64 n-Kanal-MOS-Transistoren TR1 und TR2 und Inverter IV1 bis IV4. Die antiparallel zueinander geschalteten Inverter IV1 und IV2 bilden eine Latchschaltung 641 vom sogenannten Ratio­ typ. Analog bilden die antiparallel zueinander geschalteten In­ verter IV3 und IV4 eine Latchschaltung 642 vom Ratio-Typ. Der Transistor TR1 ist zwischen den SI-Anschluß 643 und die Latch­ schaltung 641 geschaltet. Das Gate des Transistors TR1 nimmt vom Eingangsanschluß 645 das Schiebetaktsignal SC1 auf. Der Transistor TR2 ist zwischen die Latchschaltungen 641 und 642 geschaltet. Das Gate des Transistors 642 nimmt vom Eingangs­ anschluß 646 das Schiebetaktsignal SC2 auf. Das Ausgangssignal der Latchschaltung 642 wird an den SO-Anschluß 644 angelegt.

Der SI-Anschluß 643 ist durch die Umgehungsschaltung 62 nach Fig. 4 mit dem SI-Anschluß 601 verbunden. Die Eingangsan­ schlüsse 645 und 646 sind mit dem Ausgang der ODER-Schaltung 69 verbunden.

Das in Fig. 4 gezeigte Auswahldaten-Weiterleitungsregister 65 hat denselben Aufbau wie das in Fig. 6 gezeigte Auswahldaten- Weiterleitungsregister 64. Der SI-Anschluß 643 des Auswahlda­ ten-Weiterleitungsregisters 65 ist mit dem SO-Anschluß 644 des Auswahldaten-Weiterleitungsregisters 64 verbunden. Der SO-An­ schluß 644 des Auswahldaten-Weiterleitungsregisters 65 ist mit dem Eingang des MUX 63 und dem Dateneingangsanschluß D der Latchschaltung 67 verbunden.

Fig. 7 ist eine logische Gatter-Darstellung, die den Aufbau der in Fig. 4 gezeigten UND-Schaltung 68 spezifiziert. Wie die Abbildung zeigt, enthält die UND-Schaltung 68 vier UND-Gatter 68a bis 68d und 2 ODER-Gatter 68f und 68g. Das UND-Gatter 68a gibt ein logisches Produkt des Ausgangs der Latchschaltung 67 und des Abtastsignals STB aus. Das UND-Gatter 68b gibt ein lo­ gisches Produkt des Ausganges der Latchschaltung 67 und des Zeitabfolgesignals TG aus. Das UND-Gatter 68c gibt ein logi­ sches Produkt des Ausgangs der Latchschaltung 67 und des Schie­ betaktsignals SC1 aus. Das UND-Gatter 68d gibt ein logisches Produkt des Ausgangs der Latchschaltung 67 und des Schiebetakt­ signals SC2 aus. Die Ausgänge der UND-Gatter 68a und 68b werden an die ODER-Gatter 68f bzw. 68g angelegt. Die ODER-Gatter 68f und 68g nehmen die Umkehrwerte der Ausgangssignale der Latch­ schaltung 67 auf. Die Ausgänge der ODER-Gatter 68f bzw. 68g und der UND-Gatter 68c und 68d werden an die entsprechenden SRL nach Fig. 4 angelegt.

Fig. 8 ist eine logische Gatter-Darstellung, die den Aufbau der in Fig. 4 gezeigten ODER-Schaltung 69 genauer verdeut­ licht. Wie die Abbildung zeigt, enthält die ODER-Schaltung 69 zwei ODER-Gatter 69a und 69b. Das ODER-Gatter 69a gibt eine logische Summe des Ausgangssignals der Latchschaltung 66 und des Schiebetaktsignals SC1 aus. Das ODER-Gatter 69b gibt eine logische Summe des Ausgangssignals der Latchschaltung 66 und des Schiebetaktsignals SC2 aus.

Im folgenden wird der Betrieb der in den Fig. 3 und 4 gezeigten Abtastpfade beschrieben.

(1) Normalbetrieb

Im Normalbetrieb wird das Reset-Signal RST auf hohen Pegel ge­ bracht, um die Latchschaltungen 66 und 67 rückzustellen. Im Er­ gebnis dessen wird das Ausgangssignal der Latchschaltung 67 auf niedrigen Pegel gezogen. In der UND-Schaltung 68 werden das vom ODER-Gatter 68f ausgegebene Abtastsignal STB und das vom ODER- Gatter 68g ausgegebene Zeitabfolgesignal TG auf hohem Pegel festgehalten, während das vom UND-Gatter 68c ausgegebene Schie­ betaktsignal SC1 und das vom UND-Gatter 68d ausgegebene Schie­ betaktsignal SC2 in Reaktion darauf, daß das Ausgangssignal der Latchschaltung 67 auf niedrigem Pegel ist, auf niedrigem Pegel festgehalten werden. In jeder SRL im Abtast- bzw. -Prüfregister 61 arbeiten daher die Latchschaltungen 501 und 503 einfach als Treiber und bilden einen Fortleitungspfad für die Systemdaten zwischen dem DI-Anschluß 506 und dem DO-Anschluß 512.

(2) Testbetrieb 1. Betrieb im Auswahlmodus (a) Rückstellen (Reset)

Das Reset-Signal RST wird auf hohen Pegel gebracht, um die Latchschaltungen 66 und 67 rückzustellen. Im Ergebnis dessen nimmt das Ausgangssignal der Latchschaltung 67 niedrigen Pegel an, wonach der MUX 63 das Ausgangssignal des Auswahldaten-Wei­ terleitungsregisters 65, das heißt eines Umgehungspfades, aus­ wählt. Indem das Ausgangssignal der Latchschaltung 66 auf nie­ drigem Pegel ist, werden die vom Eingangsanschluß 605 aufgenom­ menen Schiebetaktsignale SC1 und SC2 durch die ODER-Schaltung 69 an die Auswahldaten-Weiterleitungsregister 64 und 65 angelegt.

Die oben beschriebene Betriebsweise ist in jedem der Umgehungs- Abtastpfade 6a bis 6d ähnlich. Mit anderen Worten wählen alle Abtast-Umgehungs- bzw. -Prüfpfade 6a bis 6b einen Umgehungsweg aus.

(b) Einschieben der Auswahldaten

Die Auswahldaten werden über den SI-Anschluß 31 nach Fig. 3 seriell eingegeben. Die eingegebenen Auswahldaten werden auf der Umgehung(dem Bypass)in jedem der Umgehungs-Abtastpfade 6a bis 6d weitergeleitet. Zu dieser Zeit verschieben die Auswahl­ daten-Weiterleitungsregister 64 und 65 in jedem Umgehungs-Ab­ tastpfad die Auswahldaten synchron mit den Schiebetaktsignalen SC1 und SC2.

(c) Setzen der Auswahldaten

Wenn die eingegebenen Auswahldaten in eine vorbestimmte Position verschoben sind, wird das Moduslatchsignal ML auf hohen Pegel gebracht. Im Ansprechen auf das Moduslatchsignal ML speichert die Latchschaltung 66 die vom Auswahldaten-Weiterlei­ tungsregister 64 ausgegebenen Auswahldaten zwischen, während die Latchschaltung 67 die vom Auswahldaten-Weiterleitungsre­ gister 65 ausgegebenen Auswahldaten zwischenspeichert.

Wenn in einem Testmodus ein Registerpfad ausgewählt ist, was später beschrieben wird, speichert die Latchschaltung 66 Aus­ wahldaten auf niedrigem oder hohem Pegel, während die Latch­ schaltung 67 Auswahldaten auf hohem Pegel zwischenspeichert. Wenn in einem Testmodus ein Umgehungspfad ausgewählt ist, spei­ chert die Latchschaltung 66 Auswahldaten auf hohem Pegel zwischen, während die Latchschaltung 67 Auswahldaten auf nie­ drigem Pegel zwischenspeichert.

Wenn die Latchschaltungen 66 und 67 Auswahldaten zur Auswahl des Registerweges zwischenspeichern, nimmt das Ausgangssignal der Latchschaltung 67 hohen Pegel an. Der MUX 63 wählt infolge­ dessen das Ausgangssignal des Abtastregisters 61 aus. Die UND- Schaltung 68 leitet das Abtastsignal STB, das Zeitabfolgesi­ gnal TG und die Schiebetaktsignale SC1 und SC2, die vom Ein­ gangsanschluß 605 an jede SRL angelegt sind, weiter, wodurch bewirkt wird, daß das Abtastregister 61 zur Datenweiterleitung bereit ist.

Wenn die Latchschaltungen 66 und 67 Auswahldaten zur Auswahl des Umgehungs-Abtastpfades zwischenspeichern, nimmt das Aus­ gangssignal der Latchschaltung 67 niedrigen Pegel an. Der MUX 63 wählt infolgedessen das Ausgangssignal des Auswahldaten- Weiterleitungsregisters 65 aus. Der UND-Schaltung 68 ist es nicht erlaubt, das Abtastsignal STB, das Zeitabfolgesignal TG und die Schiebetaktsignale SC1 und SC2, die vom Eingangsan­ schluß 605 angelegt sind, an jede SRL weiterzuleiten. Im Er­ gebnis dessen wird bewirkt, daß das Abtastregister 61 in einen Zustand eintritt, der die Datenweiterleitung unmöglich macht. In Reaktion darauf, daß das Ausgangssignal der Latchschaltung 66 hohen Pegel annimmt, hält die ODER-Schaltung 69 die Schie­ betaktsignale SC1 und SC2, die an die Auswahldaten-Weiterlei­ tungsregister 64 und 65 angelegt sind, auf hohem Pegel. Im Er­ gebnis dessen schalten die Transistoren TR1 und TR2 jedesmal ein, um ein Durchlassen von Daten zwischen dem SI-Anschluß 643 und dem SO-Anschluß 644 in die Auswahldaten-Weiterleitungsre­ gister 64 und 65 in Fig. 6 zu ermöglichen. Das heißt, die Auswahldaten-Weiterleitungsregister 64 und 65 lassen ohne Schiebevorgang die Eingangsdaten durch.

2. Betrieb im Testmodus (a) Einschieben der Testdaten

Die Testdaten werden vom SI-Anschluß 31 nach Fig. 3 seriell eingegeben. Die eingegebenen Testdaten werden über die Umge­ hungs-Abtastpfade 6a bis 6d sequentiell weitergeleitet. Zu dieser Zeit werden, wenn einer der Umgehungs-Abtastpfade einen Registerpfad wählt, die über den SI-Anschluß 601 eingegebenen Testdaten durch jede SRL des Abtastregisters 61 verschoben und vom MUX 63 auf den SO-Anschluß 603 ausgegeben. Wenn ein Umge­ hungs-Abtastpfad einen Umgehungspfad auswählt, gehen die vom SI-Anschluß 601 eingegebenen Testdaten durch die Auswahldaten- Weiterleitungsregister 64 und 65 hindurch, um vom MUX 63 auf den SO-Anschluß 603 ausgegeben zu werden. Zu dieser Zeit wird, da die Auswahldaten-Weiterleitungsregister 64 und 65 keinen Verschiebevorgang ausführen, die Bitlänge eines Datenweiter­ leitungspfades zur Zeit der Testdatenweiterleitung kürzer als bei der in den Fig. 1 und 2 gezeigten Ausführungsform. Die in den Fig. 3 und 4 gezeigte Ausführungsform ermöglicht daher das Einschieben von Testdaten in kurzer Zeit.

(b) Anlegen und Aufnehmen von Testdaten

Das Zeitabfolgesignal TG wird nach Beendigung des Einschiebens von Testdaten auf hohen Pegel gebracht. Im Ergebnis dessen nimmt die Latchschaltung 503 in jeder SRL die durch die Latch­ schaltung 501 im Abtastregister 61, in die die Testdaten einge­ schrieben sind, gehaltenen Testdaten auf und speichert diese zwischen. Die durch die Latchschaltung 503 zwischengespeicher­ ten Testdaten werden über den DO-Anschluß 512 an Steuerpunkte des entsprechenden Funktionsmoduls angelegt.

Dann wird das Abtastsignal STB auf hohen Pegel gebracht. Im Er­ gebnis dessen nimmt die Latchschaltung 501 die vom entsprechen­ den Funktionsmodul über den DI-Anschluß 506 ausgegebenen Test­ daten auf und speichert diese in einer SRL zwischen, die sich in einem Umgehungs-Abtastpfad befindet, der einen Registerpfad ausgewählt hat und mit dem Beobachtungspunkt des Funktionsmo­ duls verbunden ist.

(c) Ausschieben der Testergebnisdaten

Die durch eine vorbestimmte SRL gehaltenen Testdaten werden in Synchronisation mit den nicht-überlappenden Zwei-Phasen-Schie­ betaktsignalen SC1 und SC2 verschoben und auf serielle Weise vom SO-Anschluß 32 nach außen ausgegeben. Zu dieser Zeit werden in einem Umgehungs-Abtastpfad, der einen Umgehungspfad ausge­ wählt hat, die vom SI-Anschluß 601 eingegebenen Testergebnis­ daten vom MUX 63 auf den SO-Anschluß 603 ausgegeben, nachdem sie durch die Auswahldaten-Weiterleitungsregister 64 und 65 gegangen sind. Wie beim Einschieben der Testdaten führen die Auswahldaten-Weiterleitungsregister 64 und 65 keinen Schiebe­ vorgang aus, und damit wird die Bitlänge des Datenweiterlei­ tungspfades kürzer als bei der in den Fig. 1 und 2 gezeig­ ten Ausführungsform, was zu einer weiteren Verringerung des Ausschiebezeitraumes für die Testergebnisdaten führt.

Fig. 9 ist ein Blockschaltbild, das die Struktur eines Abtast­ pfades entsprechend einer dritten Ausführungsform zeigt. Wie die Abbildung zeigt, ist eine Mehrzahl von Umgehungs-Abtastpfa­ den 7a bis 7d in Reihe zwischen einen SI-Anschluß 31 und SO- Anschluß 32 geschaltet und bildet einen seriellen Datenweiter­ leitungspfad. Jeder der Umgehungs-Abtastpfade 7a bis 7d enthält ein Abtastregister 71, eine Umgehungsleitung 72, einen MUX 73 und Auswahldaten-Weiterleitungsregister 74 und 75. Der in Fig. 9 gezeigte Abtastpfad unterscheidet sich von dem in Fig. 3 da­ durch, daß parallel zum Abtastregister 71 und der Umgehungs­ leitung 72 Auswahldaten-Weiterleitungsregister 74 und 75 ange­ ordnet sind. Mit anderen Worten bilden die Auswahldaten-Wei­ terleitungsregister 74 und 75 einen unabhängigen Auswahldaten­ weiterleitungspfad des Abtastregisters 71 und der Umgehungslei­ tung 72.

Fig. 10 ist ein Blockschaltbild, das die Struktur des in Fig. 9 gezeigten Umgehungs-Abtast- bzw. -Prüfpfades genauer zeigt. Wie die Abbildung zeigt, wird das Abtastregister 71 durch die Reihenschaltung einer Mehrzahl von SRL gebildet. Jede SRL hat denselben Aufbau wie die in Fig. 5 gezeigte SRL. Die jeweiligen SRL sind mit den Beobachtungspunkten des entspre­ chenden Funktionsmoduls durch Eingangsanschlüsse 711 bis 716 verbunden. Die jeweiligen SRL sind auch mit den Steuerpunkten des entsprechenden Funktionsmoduls über Ausgangsanschlüsse 721 bis 726 verbunden. Das Abtastregister 71 ist zwischen einem SI- Anschluß 701 und dem Eingang des MUX 73 angeordnet. Die Umge­ hungsleitung 72 ist zwischen dem SI-Anschluß 701 und dem Ein­ gang des MUX 73 angeordnet. Die Auswahldaten-Weiterleitungsre­ gister 74 und 75 sind zwischen dem SI-Anschluß 701 und dem Eingang des MUX 73 angeordnet. Die Auswahldaten-Weiterleitungs­ register 74 und 75 haben denselben Aufbau wie die Auswahl daten-Weiterleitungsregister nach Fig. 6.

Das Ausgangssignal des Auswahldaten-Weiterleitungsregister 74 wird an einen Datenanschluß D der Latchschaltung 76 angelegt. Das Ausgangssignal des Auswahldaten-Weiterleitungsregisters 75 wird an einen Datenanschluß D einer Latchschaltung 77 angelegt. Jeweilige Triggeranschlüsse T der Latchschaltungen 66 und 67 empfangen ein Moduslatchsignal ML über einen Eingangsanschluß 707. Reset-Anschlüsse R der Latchschaltungen 76 und 77 empfangen über einen Eingangsanschluß 706 ein Reset-Signal RST. Das Ausgangssignal eines Ausgangsanschlusses Q der Latchschal­ tung 76 wird an den MUX 73 und eine UND-Schaltung 78 angelegt. Das Ausgangssignal eines Ausgangsanschlusses Q der Latchschaltung 77 wird an den MUX 73 und die UND-Schaltung 78 angelegt. Der MUX 73 wählt in Reaktion auf die Ausgangssignale der Latch­ schaltungen 76 und 77 entweder den Registerpfad, den Umgehungs­ pfad oder den Auswahldaten-Weiterleitungspfad aus. Das Aus­ gangssignal des MUX 73 wird an einen SO-Anschluß 703 angelegt. Die UND-Schaltung 78 empfängt das Abtastsignal STB, das Zeit­ abfolgesignal TG und die Schiebetaktsignale SC1 und SC2 vom Eingangsanschluß 7052869 00070 552 001000280000000200012000285911275800040 0002004208688 00004 12750OL<. Die Auswahldaten-Weiterleitungsregister 74 und 75 empfangen die Schiebetaktsignale SC1 und SC2 vom Eingangsanschluß 705. Der Ausgang der UND-Schaltung 78 wird an jede SRL des Abtastregisters 71 angelegt. Fig. 11 ist eine Darstellung der logischen Gatter, die den Aufbau der UND-Schaltung 78 nach Fig. 10 genauer zeigt. Wie die Abbildung zeigt, enthält die UND-Schaltung 78 vier UND- Gatter 78a bis 78d und 2 ODER-Gatter 78f und 78g. Das UND- Gatter 78a gibt das logische Produkt des Ausgangssignales der Latchschaltung 76 und 77 und des Abtastsignales STB aus. Das UND-Gatter 78b gibt das logische Produkt des Ausgangssignales der Latchschaltungen 76 und 77 und des Zeitabfolgesignales TG aus. Das UND-Gatter 78c gibt das logische Produkt der Ausgangs­ signale der Latchschaltungen 76 und 77 und des Schiebetaktsi­ gnales SC1 aus. Das UND-Gatter 78d gibt das logische Produkt der Ausgangssignale der Latchschaltungen 76 und 77 und des Schiebetaktsignales SC2 aus. Die Ausgänge der UND-Gatter 78a und 78b liegen am ODER-Gatter 78f bzw. 78g an. Die ODER-Gatter 78f und 78g empfangen ein Umkehrsignal des Ausgangssignales der Latchschaltung 77. Die Ausgänge der ODER-Gatter 78f und 78g und die Ausgänge der UND-Gatter 78c und 78d sind mit entsprechenden SRL im Abtastregister 71 verbunden. Im folgenden wird die Betriebsweise der in den Fig. 9 und 10 dargestellten Ausführungsform beschrieben. (1) Normalbetrieb Im Normalbetrieb wird das Reset-Signal RST auf hohen Pegel ge­ bracht und stellt die Latchschaltungen 76 und 77 zurück. Die Ausgangssignale der Latchschaltungen 76 und 77 nehmen demzu­ folge niedrigen Pegel an. Im Ergebnis dessen werden die Ausgangssignale der ODER-Gatter 78f und 78g in der UND-Schal­ tung 78 auf hohem Pegel festgehalten, während die Ausgangssi­ gnale der UND-Gatter 78c und 78d auf niedrigem Pegel festge­ halten werden. Mit anderen Worten nimmt jede SRL im Abtastre­ gister 71 das Abtastsignal STB und das Zeitabfolgesignal TG auf hohem Pegel und die Schiebetaktsignale SC1 und SC2 auf niedri­ gem Pegel auf. In jeder SRL arbeiten daher die Latchschaltungen 501 und 503 einfach als Treiber und ermöglichen einen Daten­ durchgang zwischen dem DI-Anschluß 506 und DO-Anschluß 512. Jede SRL leitet über den DI-Anschluß 506 eingegebene Systemda­ ten auf den DO-Anschluß 512 weiter. Die oben beschriebene Betriebsweise gilt ähnlich auch für alle Umgehungs-Abtastpfade 7a bis 7d. (2) Testbetrieb 1. Betrieb im Auswahlmodus (a) Rückstellen (Reset) Das Reset-Signal RST wird auf hohen Pegel gebracht, um die Latchschaltungen 76 und 77 rückzustellen. Die Ausgangssignale der Latchschaltungen 76 und 77 nehmen im Ergebnis dessen beide niedrigen Pegel an. Der MUX 73 wählt das Ausgangssignal des Auswahldaten-Weiterleitungsregisters 75, das heißt den Auswahl­ daten-Weiterleitungsweg , wenn beide Ausgangssignale der Latch­ schaltungen 76 und 77 auf niedrigem Pegel sind. Die oben beschriebene Betriebsweise gilt ähnlich für alle Um­ gehungs-Abtastpfade 7a bis 7d. Im Ergebnis dessen wird in allen Umgehungs-Abtastpfaden 7a bis 7d das Auswahldaten-Weiterlei­ tungsregister ausgewählt. (b) Einschieben der Auswahldaten Die Auswahldaten werden vom SI-Anschluß 31 nach Fig. 9 seriell eingegeben. Die eingegebenen Auswahldaten werden auf dem Auswahldaten-Weiterleitungspfad in jedem der Umgehungs-Abtast­ pfade 7a bis 7d weitergeleitet. Zu dieser Zeit empfangen die Auswahldaten-Weiterleitungsregister 74 und 75 nicht-überlap­ pende zwei-Phasen-Schiebetaktsignale SC1 und SC2 und verschie­ ben die eingegebenen Auswahldaten. (c) Setzen der Auswahldaten Wenn die eingegebenen Auswahldaten in eine vorbestimmte Posi­ tion eines Abtastpfades verschoben sind, wird das Moduslatchsi­ gnal ML auf hohen Pegel gebracht. In Reaktion auf das Modus­ latchsignal ML speichert die Latchschaltung 76 die vom Auswahl daten-Weiterleitungsregister 74 ausgegebenen Auswahldaten zwi­ schen. Die Latchschaltung 77 speichert die vom Auswahldaten- Weiterleitungsregister 75 ausgebenen Daten zwischen. Wenn in einem Testmodus ein Registerpfad ausgewählt ist, was später be­ schrieben wird, speichern beide Latchschaltungen 76 und 77 Aus­ wahldaten auf hohem Pegel zwischen. Wenn in einem Testmodus ein Umgehungspfad ausgewählt ist, was später beschrieben wird, speichern die Latchschaltungen 76 und 77 komplementäre Auswahl­ daten. Mit anderen Worten, wenn die Latchschaltung 76 einen Auswahlwert auf hohem Pegel speichert, speichert die Latch­ schaltung 77 einen Auswahlwert auf niedrigem Pegel zwischen. Wenn die Latchschaltung 76 einen Auswahlwert auf niedrigem Pegel zwischenspeichert, speichert die Latchschaltung 77 einen Auswahlwert auf hohem Pegel. Wenn beide Latchschaltungen 76 und 77 Auswahldaten auf hohem Pegel zwischenspeichern, wählt der MUX 73 ein Ausgangssignal des Abtastregisters 71, das heißt einen Registerpfad. Die UND- Schaltung 78 überträgt das Abtastsignal STB, das Zeitabfolge­ signal TG und die Schiebetaktsignale SC1 und SC2, die über den Eingangsanschluß 705 angelegt sind, an die entsprechenden SRL im Abtastregister 71. Wenn die Latchschaltung 76 Auswahldaten auf hohem (oder niedrigem) Pegel und die Latchschaltung 77 Auswahldaten auf niedrigem (oder hohem) Pegel zwischenspei­ chert, wählt der MUX 73 die Umgehungsleitung 72 aus, das heißt den Umgehungspfad. Zu diesem Zeitpunkt überträgt die UND- Schaltung 78 die über den Eingangsanschluß 705 angelegten Si­ gnale Abtastsignal STB, Zeitabfolgesignal TG und Schiebetakt­ signale SC1 und SC2 nicht an die entsprechenden SRL im Abtast­ register 71. Das Abtastregister 71 ist im Ergebnis dessen nicht in der Lage, Daten weiterzuleiten. 2. Betrieb im Testmodus (a) Einschieben der Testdaten Die Testdaten werden seriell über den SI-Anschluß 31 nach Fig. 9 eingegeben. Die eingegebenen Testdaten werden danach über die Umgehungs-Abtastpfade 7a bis 7d weitergeleitet. Zu dieser Zeit werden, wenn ein Umgehungs-Abtastpfad einen Registerpfad ausge­ wählt hat, die über den SI-Anschluß 701 eingegebenen Testwerte durch jede SRL im Abtastregister 71 verschoben und vom MUX 73 auf den SO-Anschluß 703 ausgegeben. Andererseits werden die vom SI-Anschluß 701 eingegebenen Testwerte vom MUX 73 auf den SO- Anschluß 703 über die Umgehungsleitung 72 ausgegeben, wenn ein Umgehungs-Abtastpfad einen Umgehungspfad ausgewählt hat. Wie oben beschrieben, werden, wenn ein Umgehungs-Abtastpfad einen Umgehungspfad ausgewählt hat, die eingegebenen Testdaten über die Umgehungsleitung 72 an den SO-Anschluß 703 ausgegeben. Die Bitlänge des Testdaten-Weiterleitungspfades ist daher kürzer als bei der in den Fig. 1 und 2 gezeigten Ausfüh­ rungsform, bei der das Auswahldaten-Weiterleitungs/Halteregi­ ster 44 und das Modusdaten-Weiterleitungs/Halteregister 45 auf der Umgehungsleitung angeordnet sind, was zu einer Verringerung der für die Verschiebung der Testdaten erforderlichen Zeit führt. (b) Anlegen und Aufnehmen der Testdaten Nach Beendigung des Einschiebens der Testdaten wird das Zeitab­ folgesignal TG auf hohen Pegel gebracht. Wenn ein Umgehungs-Ab­ tastpfad einen Registerpfad auswählt, speichert die Latchschal­ tung 503 in jeder SRL im Abtast- bzw. -Prüfregister 71 die durch die Latchschaltung 501 gehaltenen Auswahldaten, um die Daten über den DO-Anschluß 512 an Steuerpunkte des entsprechen­ den Funktionsmoduls auszugeben. Wenn ein Umgehungs-Abtast- bzw. -Prüfpfad einen Umgehungspfad ausgewählt hat, verhindert die UND-Schaltung 78 die Übertragung des Abtastsignales STB des Zeitabfolgesignales TG und der Schiebetaktsignale SC1 und SC2 an jede SRL, wodurch ein Betrieb der SRL unterbunden wird. Wenn das Anlegen der Testdaten an die Steuerpunkte des Funk­ tionsmoduls beendet ist, wird das Abtastsignal STB auf hohen Pegel gebracht. In Reaktion hierauf speichert die Latchschal­ tung 501 jeder SRL im Abtastregister 71, wenn ein Umgehungs- Abtastpfad einen Registerpfad ausgewählt hat, die Testergebnis­ daten vom entsprechenden Funktionsmodul, die über den DI-An­ schluß 506 angelegt sind, zwischen. Wenn ein Umgehungs-Abtast­ pfad einen Abtastpfad ausgewählt hat, verhindert die UND- Schaltung 78 die Übertragung des Abtastsignales STB, des Zeit­ abfolgesignales TG und der Schiebetaktsignale SC1 und SC2 an jede SRL, wodurch die SRL am Tätigwerden gehindert werden. (c) Ausschieben der Testergebnisdaten Wenn das Aufnehmen der Testergebnisdaten durch eine vorbe­ stimmte SRL beendet ist, werden die nicht-überlappenden Zwei- Phasen-Schiebetaktsignale SC1 und SC2 an die entsprechenden Um­ gehungs-Abtastpfade 7a bis 7d angelegt. Im Ergebnis dessen werden, wenn ein Umgehungs-Abtastpfad einen Registerpfad aus­ gewählt hat, die durch jede SRL gehaltenen Testergebnisdaten sequentiell verschoben und vom MUX 73 auf den SO-Anschluß 703 ausgegeben. Wenn ein Umgehungs-Abtastpfad einen Umgehungspfad auswählt, werden die über den SI-Anschluß 701 eingegebenen Testergebnisdaten vom MUX 73 über die Übertragungsleitung 72 auf den SO-Anschluß 703 ausgegeben. Die auf diese Weise weiter­ geleiteten Testergebnisdaten werden über den SO-Anschluß 32 auf serielle Weise nach außen ausgegeben. Wie vorangehend beschrieben, werden, wenn ein Umgehungs-Abtast­ pfad einen Umgehungspfad auswählt, die Testergebnisdaten über die Umgehungsleitung 72 an den SO-Anschluß 703 ausgegeben. Damit wird die Bitlänge des Testergebnisdaten-Weiterleitungs­ weges kürzer als bei der in den Fig. 1 und 2 gezeigten Aus­ führungsform, bei der das Auswahldaten-Weiterleitungs/Halte­ register 44 und das Modusdaten-Weiterleitungs/Halteregister 45 auf einem Übertragungspfad angeordnet sind, was zu einer schnelleren Ausgabe der Testergebnisdaten führt. Obgleich die oben beschriebenen Ausführungsformen als Abtastpfade zum Ge­ brauch für die Testung der internen Einheiten einer integrier­ ten Halbleiterschaltungseinrichtung aufgebaut sind, ist die Er­ findung auch für andere Zwecke als das Testen anwendbar. Bei­ spielsweise kann der Abtast- bzw. -Prüfpfad so aufgebaut sein, daß andere Daten als Testdaten (beispielsweise Systemdaten) zu Steuerpunkten in einer integrierten Schaltungseinrichtung wei­ tergeleitet und dort angelegt werden, und daß Daten an Beo­ bachtungspunkten aufgenommen, verschoben und nach außen ausge­ geben werden. Die Anzahl der zwischen dem SI-Anschluß 31 und dem SO-Anschluß 32 vorgesehenen Umgehungs-Abtastpfade und die Anzahl der SRL, die das Schieberegister jedes Umgehungs-Abtastpfades bilden, ist nicht auf die in den oben beschriebenen Ausführungsformen genannten Zahlen begrenzt, vielmehr können beliebige Zahlen Verwendung finden. Wie oben beschrieben, kann mit der Erfindung ein ausgezeichne­ ter Umgehungs-Abtast- bzw. -Prüfpfad erhalten werden, der eine kurze Datenweiterleitungszeit ohne Vergrößerung der Chipfläche infolge einer ungünstigen Konzentration der Verdrahtungen und ohne Vergrößerung der Anzahl der Anschlußstifte ermöglicht.

Claims (15)

1. Umgehungs-Abtastpfad zur Verwendung in einer integrierten Schaltungseinrichtung, der im Inneren mindestens einen Steuer­ punkt und mindestens einen Beobachtungspunkt aufweist, zur Wei­ terleitung extern angelegter Steuerpunktdaten und zum Anlegen derselben an einen der Steuerpunkte und zur Weiter­ leitung von an einem der Beobachtungspunkte erhalte­ nen Beobachtungspunktdaten zur externen Ausgabe derselben mit:
einem einzelnen Dateneingangsanschluß (401, 601, 701) zur Ein­ gabe von Auswahldaten zur Auswahl eines Datenweiterleitungs­ pfades und der Steuerpunktdaten auf serielle Weise,
einem einzelnen Datenausgangsanschluß (403, 603, 703) zur seriellen Ausgabe der Beobachtungspunktdaten,
einer Abtastregistereinrichtung (41, 61, 71) mit mindestens einem Schieberegisterlatch, das jeweils mit dem Steuerpunkt und/oder Beobachtungspunkt verbunden und zwischen dem Dateneingangsanschluß und dem Datenausgangsan­ schluß angeordnet ist, zum Verschieben und Halten der Steuer­ punktdaten und der Beobachtungspunktdaten,
einer Umgehungseinrichtung (42, 62, 72), die zwischen dem Da­ teneingangsanschluß und dem Datenausgangsanschluß angeordnet ist und einen Umgehungspfad für Daten zum Umgehen der Abtast­ registereinrichtung bildet,
einer Auswahldaten-Weiterleitungs/Halteeinrichtung (44, 64 bis 67, 74 bis 77), die parallel zu mindestens einer Abtastregi­ stereinrichtung angeordnet ist, zum Verschieben und Halten der Auswahldaten, die vom Dateneingangsanschluß eingegeben sind, und
einer Auswahleinrichtung (43, 63, 73) zum Auswählen entweder eines durch die Abtastregistereinrichtung gebildeten Register­ pfades oder eines durch die Umgehungseinrichtung gebildeten Um­ gehungspfades als Weiterleitungspfad der Steuerpunktdaten und der Beobachtungspunktdaten und zum Verbinden des ausgewählten Pfades mit dem Datenausgangsanschluß auf der Grundlage der durch die Auswahldaten-Weiterleitungs/Halteeinrichtung gehalte­ nen Auswahldaten.

2. Umgehungs-Abtastpfad nach Anspruch 1, dadurch gekennzeich­ net, daß die Auswahldaten-Weiterleitungs/Halteeinrichtung auf dem Umgehungspfad angeordnet ist.

3. Umgehungs-Abtastpfad nach Anspruch 2, dadurch gekennzeich­ net, daß die Auswahldaten-Weiterleitungs/Halteeinrichtung vorab rückgestellt wird, wodurch bewirkt wird, daß die Auswahlein­ richtung den Umgehungspfad als Weiterleitungspfad der Auswahl­ daten wählt.

4. Umgehungs-Abtastpfad nach Anspruch 3, dadurch gekennzeich­ net, daß zusammen mit den Auswahldaten Modusdaten vom Datenein­ gangsanschluß eingegeben werden und der Umgehungs-Abtastpfad weiter eine Modusdaten-Weiterleitungs/Halteeinrichtung (45), die auf dem Umgehungspfad in Reihenschaltung mit der Auswahl daten-Weiterleitungs/Halteeinrichtung (44) angeordnet ist, zum Verschieben und Halten der Modusdaten enthält.

5. Umgehungs-Abtastpfad nach Anspruch 4, dadurch gekennzeich­ net, daß eine Mehrzahl von Schieberegisterlatches in Reihenschaltung vorgesehen ist und jedes Schieberegisterlatch in der Schieberegisterein­ richtung so gesteuert wird, daß es in Reaktion auf die durch die Modusdaten-Weiterleitungs/Halteeinrichtung (45) gehaltenen Modusdaten betreibbar ist.

6. Umgehungs-Abtastpfad nach Anspruch 5, dadurch gekennzeich­ net, daß jede der Schieberegistereinrichtungen einen ersten Be­ triebszustand, in dem die gehaltenen Steuerpunktdaten an die Steuerpunkte ausgegeben werden, und einen zweiten Betriebszu­ stand, in dem die von den Beobachtungspunkten angelegten Beo­ bachtungspunktdaten aufgenommen und gehalten werden, aufweist, wobei die Betriebszustände in Reaktion auf die durch die Modus­ daten-Weiterleitungs/Halteeinrichtung gehaltenen Modusdaten wahlweise umgeschaltet werden.

7. Umgehungs-Abtastpfad nach Anspruch 6, dadurch gekennzeich­ net, daß die Auswahldaten-Weiterleitungs/Halteeinrichtung (44) und die Modusdaten-Weiterleitungs/Halteeinrichtung (45) in Reaktion auf ein Schiebetaktsignal (SC1, SC2) einen Schiebevor­ gang ausführen und in Reaktion auf ein Moduslatchsignal (ML) die Auswahldaten und Modusdaten halten.

8. Umgehungs-Abtastpfad nach einem der Ansprüche 3 bis 7, gekennzeichnet durch eine Steuereinrichtung (69) zum Steuern der Auswahldatenhalteeinrichtung zum Eintritt in einen Daten­ durchlaß-Zustand, in dem kein Schiebevorgang ausgeführt wird, in Reaktion darauf, daß die Auswahldaten-Weiterleitungs/Hal­ teeinrichtung Auswahldaten zur Auswahl des Umgehungspfades hält.

9. Umgehungs-Abtastpfad nach einem der Ansprüche 1 bis 8, da­ durch gekennzeichnet, daß die Auswahldaten-Weiterleitungs/Hal­ teeinrichtung parallel zum Registerpfad und zum Umgehungspfad und auf einem Auswahldaten-Weiterleitungspfad zur Weiterlei­ tung von Auswahldaten angeordnet ist.

10. Umgehungs-Abtastpfad nach Anspruch 9, dadurch gekennzeich­ net, daß die Auswahleinrichtung vorab rückgestellt wird, wodurch der Auswahldaten-Weiterleitungsweg als Weiterleitungs­ weg der Auswahldaten ausgewählt wird.

11. Integrierte Schaltungseinrichtung in der der Umgehungs-Abtastpfad nach Anspruch 1 verwendet wird, die intern eine Mehrzahl von Steuerpunkten und eine Mehrzahl von Beobachtungspunkten aufweist, mit
einem einzelnen externen Dateneingabeanschluß (31) zur seriellen Eingabe von Auswahldaten zur Auswahl eines Weiterlei­ tungspfades für Daten und von Steuerpunktdaten, die an die Steuerpunkte anzulegen sind,
einem einzelnen externen Datenausgangsanschluß (32) zur seriel­ len Ausgabe von an den Beobachtungspunkten erhaltenen Beobach­ tungspunktdaten und in der mindestens ein Umgehungs-Abtastpfad (4a bis 4d, 6a bis 6d, 7a bis 7d) in Reihe zwischen den externen Dateneingangs­ anschluß und den externen Datenausgangsanschluß geschaltet ist und einen seriellen Weiterleitungspfad für die Auswahldaten, die Steuerpunktdaten und die Beobachtungspunktdaten bildet.

12. Integrierte Schaltungseinrichtung nach Anspruch 11, gekenn­ zeichnet durch eine Mehrzahl von Funktionsmodulen (11 bis 13), von denen jedes eine vorbestimmte logische Schaltung aufweist, wobei die Steuerpunkte und die Beobachtungspunkte entsprechend der jeweiligen Funktionsmodule angeordnet sind.

13. Integrierte Schaltungseinrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Steuerpunktdaten Testdaten für Funk­ tionsmodule und die Beobachtungspunktdaten Testergebnisdaten der Funktionsmodule sind.

14. Integrierte Schaltungseinrichtung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die Auswahleinrichtung in jedem der Umgehungs-Abtastpfade den Registerpfad für ein zu testendes Funktionsmodul und den Umgehungspfad für ein nicht zu testendes Funktionsmodul auswählt.

15. Integrierte Schaltungseinrichtung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die Auswahleinrichtung in jedem der Umgehungs-Abtastpfade den Registerpfad für ein zu testendes Funktionsmodul und den Umgehungspfad für ein zu testendes Funktionsmodul auswählt.