DE4024594C2 - - Google Patents

Description

Die vorliegende Erfindung betrifft eine Schaltung nach dem Oberbegriff des Patentanspruchs 1 und eine integrierte Schaltung nach dem Oberbegriff des Patentanspruchs 2 sowie deren Ver­ wendung und ein Verfahren zum Prüfen der Schaltung nach dem Oberbegriff des Anspruchs 16.

Bei einer herkömmlichen integrierten Schaltung ist ein funktio­ nelles Modul, beispielsweise ein Schreib-Lese-Speicher mit wahlfreiem Zugriff (RAM), ein Nur-Lese-Speicher (ROM), eine Arithmetik-Logik-Einheit (ALU) oder eine programmierbare Logik- Anordnung (PLA), im wesentlichen auf einem einzigen Chip imple­ mentiert, wodurch Testdaten direkt von außerhalb des Chips in das Modul einlesbar oder aus dem Modul ausgebbar sind. Im Er­ gebnis läßt sich eine Funktionsprüfung einfach durchführen.

Da jedoch integrierte Schaltungen in den letzten Jahren ein breiteres Anwendungsspektrum gefunden haben, wurde in vielen Fällen eine sogenannte strukturierte Entwicklungsmethode zum Bilden von Blöcken eingesetzt, um integrierte Schaltungen mit breitem Anwendungsspektrum zu schaffen. Dabei sind Chips als Einheiten mit gewünschten Funktionen möglich, wobei zunächst individuelle funktionelle Module mit eigenen Unterfunktionen gebildet werden und wobei eine Mehrzahl der auf dem Chip ge­ bildeten funktionellen Module kombiniert werden. In der inte­ grierten Schaltung mit einer Mehrzahl auf einem einzigen Chip angeordneter funktioneller Module ist es nützlich, für die Un­ terfunktionen jedes funktionellen Moduls als Entwicklungsein­ heit eine Funktionsprüfung durchzuführen. Obwohl es zum Prüfen der Unterfunktionen jedes funktionellen Moduls eine Prüfmethode gibt, ist es schwierig, die funktionellen Module schnell zu prüfen. Dies liegt daran, daß bei der bekannten Prüfmethode ein Abtastpfad gebildet wird, bei dem alle Schieberegister- Signalspeicher (SRL) miteinander in Serie geschaltet sind, wo­ bei jedes der Module an einem als Testpunkt des Moduls dienen­ den Eingabe-/Ausgabeknoten mit seriellen externen Eingabeprüf­ daten für den Abtastpfad bzw. Ausgabeprüfdaten aus dem Abtast­ pfad versorgt wird. Als Lösung dieses Problems kann der Abtast­ pfad unterteilt werden, so daß für jedes Modul ein eigener Ab­ tastpfad existiert. Dabei werden dann Prüfdaten direkt und ex­ tern lediglich an das zu prüfende Modul übertragen und von dem zu prüfenden Modul ausgegeben bzw. gelesen.

Fig. 9 zeigt in einem Schaltbild ein Beispiel eines herkömmlichen integrierten Schaltkreises mit einer Mehrzahl funktioneller Mo­ dule, wobei jedes Modul einen Prüfkreis zum Überprüfen der Un­ terfunktionen jedes der Module gemäß voranstehender Beschrei­ bung aufweist. Zunächst wird unter Bezugnahme auf Fig. 9 der Aufbau der herkömmlichen integrierten Schaltung beschrieben. Gemäß der Darstellung in Fig. 9 weist ein integrierter Schalt­ kreis (Chip 1) eine Mehrzahl funktioneller Module 2a, 2b, ... auf. Zum Prüfen der funktionellen Module - unabhängig voneinan­ der - ist für jedes funktionelle Modul ein Prüfkreis bzw. eine Prüfschaltung vorgesehen. Genauer gesagt weist das funktionelle Modul 2a eine Prüfschaltung mit einem Abtastpfad auf, der wie­ derum in Serie geschaltete SRL′s 3a, 3b, 3c und 3d, einen mit einem Ausgangsbereich des Abtastpfads verbundenen Puffer 4a mit drei Ausgangszuständen zum Steuern eines Ausgangssignals des Abtastpfads, einen Auswahlschaltkreis 50a mit einem Adreßde­ koder zur Steuerung des Puffers 4a und einen Schaltkreis 60a aufweist, dessen Unterfunktion von dem Prüfkreis überprüft wird. Ähnlich weist das funktionelle Modul 2b eine Prüfschal­ tung mit einem Abtastpfad auf, der wiederum in Serie geschal­ tete SRL′s 3e, 3f, 3g und 3h, einen mit einem Ausgangsbereich des Abtastpfads verbundenen Puffer 4b mit drei Ausgangszustän­ den zum Steuern eines Ausgangssignals des Abtastpfads, einen Auswahlkreis 50b mit einem Adreßdekoder zur Steuerung des Puf­ fers 4b und einen Schaltkreis 60b aufweist, dessen Unterfunk­ tion von dem Prüfkreis überprüft wird.

Der zuvor beschriebene, für jedes funktionelle Modul vorgese­ hene Abtastpfad ist mit einem Ende mit einer gemeinsamen Ein­ gangssignalleitung 7 und mit einem anderen Ende mit einer ge­ meinsamen Ausgangssignalleitung 6 verbunden. An jedes funktio­ nelle Modul zu leitende Prüfdaten SDI werden von außerhalb des Chips über einen Eingabeanschluß 11 für Prüfdaten jedem funk­ tionellen Modul zugeführt. Über die gemeinsame Ausgangssignal­ leitung 7 und einen Ausgabeanschluß 10 für Prüfdaten werden Prüfausgangsdaten von jedem funktionellen Modul als Prüfaus­ gangsdaten SDO nach außerhalb des Chips ausgegeben.

In jedem funktionellen Modul ist ein den Adreßdecoder aufwei­ sender, zur Freigabe des Abtastpfades dienender Anschluß SPE mit einer Ausgangssignalleitung des drei Ausgangszustände auf­ weisenden Puffers 4 vorgesehen, so daß dann, wenn der Auswahl­ schaltkreis 50 durch ein Adreßsignal gemäß späterer Beschrei­ bung ausgewählt ist, ein Ausgang des entsprechenden Puffers 4 einen Freigabezustand einnimmt.

Eine Adreßsignalleitung 48 ist mit jedem einen Adreßdecoder aufweisenden Auswahlschaltkreis 50 verbunden, so daß ein von außerhalb des Chips über einen Eingabeanschluß 49 eingegebenes Adreßsignal einen Auswahlschaltkreis 50 irgendeines der Prüf­ schaltkreise auswählt.

Andererseits werden Steuersignale für den Abtastpfad, bei­ spielsweise Schiebetakte und Freigabesignale, von außerhalb des Chips über einen Eingabeanschluß 13 für Steuersignale über eine gemeinsame Steuersignalleitung 9 an jeden Abtastpfad und an je­ den Auswahlschaltkreis 50 geleitet.

Fig. 10 zeigt in einem Blockschaltbild detailliert die Signal­ übertragung zwischen einem Prüfkreis und einem in dem jeweili­ gen Modul eines integrierten Schaltkreises gemäß der Darstel­ lung in Fig. 9 zu prüfenden Schaltkreis.

Nachfolgend wird die Funktionsweise des in den Fig. 9 und 10 dargestellten, in Rede stehenden herkömmlichen integrierten Schaltkreises beschrieben.

Im normalen Betrieb werden gemäß der Darstellung in Fig. 10 zu verarbeitende Daten durch die SRL′s 3a, 3b geleitet, ohne daß eine Verriegelung aktiviert wird. Diese Daten werden dem Schaltkreis 60a des funktionellen Moduls 2a zugeführt. An­ schließend werden die durch den Schaltkreis 60a verarbeiteten Daten durch die SRL′s 3c, 3d ohne Aktivierung einer Verriege­ lung hindurchgeführt und gelangen von dort aus zu dem funktio­ nalen Modul 2b. Diese Daten gelangen desweiteren über die SRL′s 3e, 3f ohne Aktivierung eines Verriegelungsmechanismus zum Schaltkreis 60b. Anschließend gelangen die durch den Schalt­ kreis 60b abgearbeiteten Daten - ebenfalls ohne Aktivierung ei­ nes Verriegelungsmechanismus - durch die SRL′s 3g, 3h und wer­ den von dem funktionellen Modul 2b ausgegeben.

In dem in den Fig. 9 und 10 dargestellten integrierten Schalt­ kreis wird jedes funktionelle Modul wie folgt geprüft. Jedem funktionellen Modul werden Prüfdaten seriell eingegeben. Dies geschieht über den Eingabeanschluß 11 für Prüfdaten und die ge­ meinsame Eingabesignalleitung 7. Die Daten gelangen zu dem die SRL′s aufweisenden Abtastpfad. Anschließend wird eine Funktion jedes der Schaltkreise 60 durch die jedem Abtastpfad eingegebe­ nen Prüfdaten geprüft, so daß die vom Schaltkreis 60 ausgegebe­ nen Prüfdaten in dem SRL des Abtastpfads gesperrt werden.

Genauer gesagt werden durch die SRL′s auf der Eingabeseite ei­ nes jeden Moduls gesperrten Prüfdaten dem zu prüfenden Schalt­ kreis 60 zugeführt. Anschließend werden die vom Schaltkreis 60 ausgegebenen Prüfdaten durch die SRL′s auf der Ausgangsseite eines jeden Moduls erfaßt. In Fig. 10 deuten unterbrochene Li­ nien Steuersignale an, die die SRL′s aktivieren. Anschließend werden die Ausgangsdaten über die gemeinsame Ausgangsdatensi­ gnalleitung 6 und den Prüfdatenausgabeanschluß 10 nach außer­ halb des Chip geleitet. Das Ergebnis einer solchen Prüfung wird durch in den Fig. nicht gezeigte Ermittlungsschaltkreise ermit­ telt.

Da bei der zuvor beschriebenen Struktur ein Ausgang eines jeden Abtastpfades mit der gemeinsamen Ausgangssignalleitung 6 ver­ bunden ist, besteht die Gefahr konkurrierender Ausgangssignale von den Abtastpfaden in der gemeinsamen Ausgangssignalleitung 6, d. h. die Daten kollidieren. Daraus folgt, daß bei einer Funktionsprüfung stets lediglich ein einziger Abtastpfad akti­ viert sein darf.

Folglich muß jeder einzelne Abtastpfad über ein von außerhalb des Chips über den Eingabeterminal 49 angelegtes Adreßsignal ausgewählt werden. Um beispielsweise lediglich die Abtastpfade der SRL′s 3a, 3b, 3c und 3d in dem funktionellen Modul 2a zur Aktivierung anzusprechen, wird ein mit dem Auswahlschaltkreis 50a korrespondierendes Adreßsignal über den Eingabeanschluß 49 zur Eingabe des Adreßsignals eingegeben. Dies dient der Auswahl des Auswahlschaltkreises 50a, der als Adreßdekoder ausgeführt ist. Im Ergebnis wird der drei Ausgangszustände aufweisende Puffer 4a durch die Auswahl des Auswahlschaltkreises 50a ange­ steuert, einen die Datenausgabe ermöglichenden Zustand einzu­ nehmen. Aus der US 47 01 921 ist beispielsweise ein inte­ grierter Schaltkreis bekannt, in dem ein einen Abtastpfad und einen Auswahlschaltkreis aufweisender Prüfschaltkreis in Module aufgeteilt wird. Desweiteren dient dort ein Adreßsdekoder als Auswahl­ schaltkreis gemäß der voranstehenden Beschreibung.

Fig. 11 zeigt in einem Blockschaltbild ein weiteres Ausführungs­ beispiel eines herkömmlichen integrierten Schaltkreises mit ei­ ner Mehrzahl von funktionellen Modulen.

Der in Fig. 11 dargestellte integrierte Schaltkreis dient zum Erhalt einer zusätzlichen Funktion durch Anordnung einer Kombi­ nation eines hierarchischen funktionellen Moduls 36 auf einem Chip. Dieses Modul 36 weist wiederum eine Mehrzahl funktionel­ ler Module 2c, 2d und 2e sowie individuelle funktionelle Module 2a und 2b auf. Der Begriff "hierarchisch" bedeutet hier eine durch einen Chip mit Ein-Chip-Struktur und einigen Modulen (2c, 2d und 2e) auf einem neuen Chip 1 gemeinsam mit einigen anderen individuellen Modulen (2a, 2b) gebildete Struktur.

Es wird vorausgesetzt, daß jedes funktionelle Modul einen Prüf­ kreis mit einem Abtastpfad und einem Auswahlschaltkreis auf­ weist, ähnlich dem in Fig. 9 dargestellten Ausführungsbeispiel. Über einen Eingabeanschluß 51 und eine Adreßsignalleitung 50 wird ein Adreßsignal dem hierarchisch funktionellen Modul 36 zugeführt. Adreßsignale für die individuellen, funktionellen Module 2a und 2b werden über einen Eingabeterminal 49 und über eine Adreßsignalleitung 48 den individuellen, funktionellen Modulen 2a und 2b zugeführt.

Ein physisches Layout des hierarchischen funktionellen Mo­ duls wird mit Signalleitungen zur Funktionsprüfung eines jeden damit verbundenen Moduls festgelegt, wobei das Konstruktionsmu­ ster standardisiert und als unveränderlicher Inhalt, d. h. ein­ gefügt in eine Datei bzw. Bibliothek mit funktionellen Modulen, registriert ist, die für Schaltkreisentwickler zugänglich ist. Bei einem solchen hierarchischen funktionellen Modul 36 ist beispielsweise die Anzahl der Bit einer Adreßsignalleitung oder dgl. festgelegt und registriert. Der Inhalt dieser Registrie­ rung läßt sich nicht verändern. Ein solcher integrierter Schaltkreis mit einer hierarchischen Prüfschaltung ist bei­ spielsweise aus der JP 62-93 672 A bekannt.

Bei dem zuvor beschriebenen herkömmlichen integrierten Schalt­ kreis sind der Aufbau eines Auswahlschaltkreises als Adreßde­ koder und die Anzahl der Bit einer Adreßleitung entsprechend dem Aufbau eines Schaltkreises, beispielsweise entsprechend der Anzahl funktioneller Module oder dgl. auf einem Chip, vorgege­ ben. Bei einem in einer Bibliothek festgelegten funktionellen Modul ist jedoch der Aufbau des Auswahlschaltkreises, bei­ spielsweise der Adreßdekoder und die Anzahl der Bit der Adreß­ signalleitung, festgelegt und gespeichert. Diese Daten lassen sich nicht verändern.

Entsprechend lassen sich bei verbindenden Signalleitungen für eine Funktionsprüfung des gesamten integrierten Schaltkreises die Eingabedatenleitung 7 und die Steuersignalleitung 9 gemäß der Darstellung in Fig. 11 gemeinsam von den in einer Biblio­ thek abgelegten hierarchischen funktionellen Modulen 36 und den individuell in einer Bibliothek abgelegten funktionellen Modulen 2a, 2b verwenden. Es ist jedoch des öfteren schwierig, eine zur Auswahl eines Abtastpfades jedes der funktionellen Module die­ nende Adreßsignalleitung gemeinsam zu benutzen, da sich gemäß der Darstellung in Fig. 11 das hierarchisch funktionelle Modul 36 und die individuellen funktionellen Module 2a, 2b oft hin­ sichtlich der Anzahl der Bit der Adreßsignale zur Auswahl der Abtastpfade unterscheiden.

Bei den in einer Bibliothek abgelegten funktionellen Modulen 36 ist darüberhinaus jeder Adreßdekoder als Auswahlschaltkreis in jedem der Module 2c bis 2e mit demselben Aufbau konfiguriert. Für den Fall, daß auf einem einzigen integrierten Schaltkreis eine Mehrzahl funktioneller Module existiert, die gemeinsam mit Prüfschaltkreisen in Bibliotheken abgelegt sind, weist die Mehrzahl der funktionellen Module zwangsläufig dieselben Aus­ wahlschaltkreise auf, so daß es im höchsten Maße möglich ist, daß die Mehrzahl der funktionellen Module gleichzeitig ausge­ wählt und dabei eine Kollision der Ausgangssignale der Abtast­ pfade in einer Ausgangsdatenleitung verursacht wird. Daher ist es erforderlich, daß die Adreßsignalleitung für jedes Modul se­ parat ausgeführt ist.

Gemäß der vorangegangenen Beschreibung ist es aufgrund der er­ höhten Anzahl von Signalleitungen unmöglich, einen herkömmli­ chen integrierten Schaltkreis mit einer einen Adreßdekoder aufweisenden Einrichtung zur Auswahl eines Abtastpfades in ei­ ner Bibliothek abzulegen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltung anzugeben, bei der gleichaufgebaute Auswahlschaltungen zur Auswahl eines Abtastpfades und eine Auswahlsignalleitung ungeachtet der gesamten Struktur der Schaltung, d. h. ungeachtet beispielsweise der Anzahl der Module, für alle Module gemeinsam verwendet werden können. Dies soll auch dann mög­ lich sein, wenn ein funktionelles Modul gemeinsam mit einem Prüfschaltkreis in einer Bibliothek abgelegt ist, d. h. diese Schaltung soll sich insbesondere für funktionelle Mo­ dule eignen, die zur Ablage in hierarchischen Bibliotheken vorgesehen sind. Die integrierte Schaltung soll den Aufbau ermögli­ chen, bei dem ein individuelles Prüfen möglich ist, ohne daß eine einheitliche Programmierung des Adressenschaltkreises er­ forderlich ist. Desweiteren soll ein Verfahren zum Prüfen angegeben werden.

Voranstehende Aufgabe wird durch Schaltungen, die die Merkmale der geltenden Patentansprüche 1 bzw. 2 aufweisen sowie durch ein Verfahren mit den Verfahrensschritten des Patentanspruches 16 gelöst.

Zweckmäßige Ausgestaltungen ergeben sich aus den Unteransprüchen.

Entsprechend der erfindungsgemäßen integrierten Schaltung ist durch serielles Verbinden der zu den jeweiligen Modulen gehö­ renden Einrichtungen zum Halten des Auswahlsignals ein Schiebe­ register als Gesamteinheit gebildet, wodurch jeder der Abtast­ pfade ohne den Einsatz von Adreßdekoder und Adreßsignalen aus­ gewählt werden kann, wenn jedes der funktionellen Module inklu­ sive einem Prüfkreis in eine Bibliothek abgelegt ist. Entspre­ chend läßt sich in jeder integrierten Schaltung jeglicher Schaltungsstruktur ein Auswahlkreis entsprechend bilden, so daß es möglich ist, einen Abtastpfad über eine einzige Auswahlsignalleitung auszuwählen.

In Verbindung mit der Erläuterung der bevorzugten Ausfüh­ rungsbeispiele der Erfindung an Hand der Zeichnungen werden auch bevorzugte Ausgestaltungen und Weiterbildungen der Lehre erläutert. In den Zeichnungen zeigt

Fig. 1 in einem Blockschaltbild ein Ausführungsbeispiel einer erfindungsgemäßen integrierten Schaltung,

Fig. 2 in einem Blockschaltbild, schematisch, ein spezielles Ausführungsbeispiel eines Auswahlschaltkreises zur Auswahl eines Abtastpfades,

Fig. 3 in einer schematischen Darstellung eine Impuls­ übersicht zur Erklärung der Funktionsweise der in den Fig. 1 und 2 gezeigten Ausführungsbeispiele,

Fig. 4 in einem Blockschaltbild ein Ausführungsbeispiel einer integrierten Schaltung, bei der funktionelle Module gemäß der Darstellungen in den Fig. 1 und 2 Prüf­ schaltungen aufweisen, die jedoch hierarchisch in Bibliotheken abgelegt sind,

Fig. 5 in einem Blockschaltbild ein weiteres spezielles Ausführungsbeispiel eines Auswahlschaltkreises zur Auswahl eines Abtastpfades,

Fig. 6 in einem Blockschaltbild ein weiteres spezielles Ausführungsbeispiel eines Auswahlschaltkreises zur Auswahl eines Abtastpfades,

Fig. 7 in einem Blockschaltbild ein weiteres Ausführungsbei­ spiel der erfindungsgemäßen integrierten Schaltung,

Fig. 8 in einem Blockschaltbild ein weiteres Ausführungsbei­ spiel der erfindungsgemäßen integrierten Schaltung,

Fig. 9 in einem Blockschaltbild eine herkömmliche integrierte Schaltung, die aus einer Mehrzahl funktioneller Module gebildet ist,

Fig. 10 in einem Blockschaltbild die Signalübertragung zwischen den Schaltkreisen gemäß der Darstellung in Fig. 9 und

Fig. 11 in einem Blockschaltbild eine weitere herkömmliche inte­ grierte Schaltung, die aus einer Mehrzahl funktionel­ ler Module gebildet ist.

Die in Fig. 1 gezeigte integrierte Schaltung entspricht der in Fig. 9 ge­ zeigten herkömmlichen integrierten Schaltung mit Ausnahme der nachfolgend genannten Punkte.

An Stelle der jeweils den Adreßdekoder aufweisenden Auswahl­ schaltkreise 50 in der herkömmlichen Schaltung gemäß der Dar­ stellung in Fig. 9 sind in den jeweiligen funktionellen Modulen Schaltkreise 5 zur Auswahl des Abtastpfads vorgesehen, die spä­ ter noch genauer beschrieben werden. Die Schaltkreise 5 sind in Serie miteinander verbunden und bilden dabei zwischen einem Eingabeterminal 12 für ein Auswahlsignal und einem Ausgabeanschluß 14 für das Auswahlsignal Umschaltpfade 8a bis 8c. Eine Adreßsignalleitung gemäß der Darstellung in Fig. 9 ist nicht vorgesehen.

Fig. 2 zeigt in einem Blockschaltbild ein besonderes Ausführungs­ beispiel des in Fig. 1 dargestellten Schaltkreises 5 zur Aus­ wahl eines Abtastpfades. Fig. 3 zeigt eine Impulsübersicht zur Erklärung der Funktionsweise des Schaltkreises 5. Der Schalt­ kreis 5 zur Auswahl des Abtastpfades gemäß der Darstellung in Fig. 2 weist D-Latches bzw. Verriegelungsspeicher 15, 16 mit je einer Reset-Funktion, Zeit­ schalt-Eingabeanschlüssen 18, 19, einen Eingabeanschluß 20 für ein Reset-Signal, einen Ausgabeanschluß 21 zur Aktivierung ei­ nes Abtastpfades und einen Ausgabeanschluß 22 zur Auswahl einer Datenausgabe auf.

Nachfolgend wird die Funktionsweise des in den Fig. 1 und 2 ge­ zeigten Ausführungsbeispiels unter Bezugnahme auf Fig. 3 be­ schrieben. Die Funktion entspricht der des in Fig. 9 gezeigten Beispiels.

Bei dem in Fig. 2 gezeigten Schaltkreis 5 zur Auswahl des Ab­ tastpfades sind die jeweils eine Reset-Funktion aufweisenden D- Latches 15, 16 in Serie geschaltet und arbeiten als Schieberegi­ ster. Ein in der Haupt-Latch 15 gehaltenes Signal wird über den Anschluß 21 zur Aktivierung des Abtastpfades an die Ausgangs­ steuersignalleitung des Puffers 4 geleitet (vgl. Fig. 1). Ein Auswahlsignal oder ein Prüfbefehlsignal SSI (Fig. 3) in dem Um­ schaltpfad 8 (Fig. 1) wird über einen Eingabeanschluß 17 für Auswahldaten an die D-Latch 15 geleitet. Die die D-Latch 15, 16 aufweisenden Schieberegister führen dann auf über die Zeit­ schalt-Eingabeterminals 18, 19 von der Steuersignalleitung 9 gemäß Fig. 1 eingegebene, einander nicht überlappende, zweipha­ sige Taksignale T1, T2 (Fig. 3) hin eine Schiebefunktion durch. Anschließend wird das Auswahlsignal SSO (Fig. 3) über den Aus­ gabeanschluß 22 auf den Umschaltpfad 8 geleitet. Die Daten der D-Latches 15, 16 werden auf ein über den Eingabeanschluß 20 ein­ gegebenes Reset-Signal hin auf "L"-Pegel (Low-Pegel) gebracht.

Gemäß der Darstellung in Fig. 1 wird das Auswahlsignal SSI über den Eingabeanschluß 12 seriell und synchron mit den Taktsigna­ len T1, T2 eingegeben. Das eingegebene Auswahlsignal ist eine serielle Information mit einer Mehrzahl von Bit, wobei ledig­ lich ein Bit den logischen Pegel "H" aufweist und wobei die üb­ rigen Bit den Pegel "L" aufweisen. Die Schaltkreise 5 zur Aus­ wahl der Abtastpfade der jeweiligen Module sind in Serie ge­ schaltet und bilden dabei gemeinsam ein Schieberegister. Im Er­ gebnis wird das Auswahlsignal mit dem "H"-Pegel zu jeder Zeit in jedem Schaltkreise zur Auswahl der Abtastpfade gehalten. Nur die Ausgangsdaten vom korrespondierenden Abtastpfad werden zur gemeinsamen Ausgangsdatenleitung 6 geleitet. Folglich werden konkurrierende bzw. miteinander kollidierende Ausgangssignale auf der gemeinsamen Ausgangsdatenleitung 6 vermieden. Beim Ver­ schieben solcher serieller Daten gemäß voranstehender Beschrei­ bung ist es darüberhinaus möglich, nacheinander die Schalt­ kreise zur Auswahl der Abtastpfade dergleichen Struktur auszu­ wählen. Zu Beginn der Prüfung und beim normalen Betrieb der funktionellen Module werden die Schaltkreise zur Auswahl der Abtastpfade zurückgesetzt (reset), so daß sich alle Abtastpfade in einem nicht-ausgewählten Zustand befinden. Im Ergebnis wird verhindert, daß die Ausgangssignale auf der gemeinsamen Aus­ gangsdatenleitung 6 konkurrieren bzw. kollidieren.

Fig. 4 zeigt in einem Blockschaltbild ein Ausführungsbeispiel ei­ ner integrierten Schaltung, bei der funktionellen Module mit je einem Prüfkreis entsprechend den in den Fig. 1 und 2 gezeigten Ausführungsbeispielen in hierarchischen Bibliotheken abgelegt sind. Die in Fig. 4 gezeigte integrierte Schaltung entspricht der in Fig. 11 gezeigten herkömmlichen integrierten Schaltung mit Ausnahme der folgenden Punkte. Bei dem in Fig. 11 gezeigten herkömmlichen Beispiel sind zur Auswahl der Abtastpfade mehr als zwei Systeme von Adreßsignalleitungen erforderlich. Dagegen benötigt die erfindungsgemäße integrierte Schaltung gemäß der Darstellung in Fig. 4 ein System von Umschalt- bzw. Verschiebe­ pfaden 8a bis 8d zur Bildung einer Signalauswahlleitung zur Auswahl der Abtastpfade.

Wie bei dem zuvor beschriebenen Ausführungsbeispiel weist jeder den Prüfkreis bildende Schaltkreis 5 zur Auswahl des Abtast­ pfades den gleichen Aufbau in allen funktionellen Modulen auf.

Dies ist unabhängig von den Strukturen der funktionellen Module selbst und der Struktur der gesamten integrierten Schaltung. Zusätzlich sind alle Prüfkreise individuell in den jeweiligen funktionellen Modulen ausgebildet. Im Ergebnis ist es möglich, die funktionellen Module gemeinsam mit den Prüfkreisen in Bi­ bliotheken abzulegen. Daraus ergibt sich ein großer Vorteil beim Konstruieren und bei der Verwendung durch Hersteller und Benutzer der integrierten Schaltungen. Zusätzlich ist es mög­ lich, eine Vergrößerung von Verbindungsbereichen zu vermeiden und die Anzahl der Prüfpins zu verringern, da die Auswahlsi­ gnalleitung des Abtastpfads stets durch einen einzigen Schiebe- bzw. Umschaltpfad gebildet ist. Desweiteren ist die Verbindung der Signalleitungen einfach, so daß sie effektiv mittels CAD entworfen werden kann.

Fig. 5 zeigt in einem Blockschaltbild ein weiteres spezielles Ausführungsbeispiel des in Fig. 5 gezeigten Schaltkreises 5 zur Auswahl des Abtastpfades. Der in Fig. 5 dargestellte Schalt­ kreis 5 weist Inverter 23, 25, 26, 28, 29 und 30 auf, wobei die Inverter 25 und 26 eine Haupt-Latch und die Inverter 28, 29 eine Neben-Latch des Schiebe- bzw. Umschaltregisters bilden. Der Schaltkreis 5 weist desweiteren Transmissionsgates 24, 27 von n-Kanal Transistoren auf. Entsprechend führen die oben be­ schriebenen, das Schieberegister bildenden Latches eine Umschal­ toperation durch, je nachdem, ob die einander nicht überlappen­ den, zweiphasigen Taktsignale T1, T2 über die Eingabeterminals 18, 19 eingegeben werden. Anschließend können die in den zuvor beschriebenen Latches gehaltenen Daten durch Bringen der bei­ den Taktsignale T1, T2 auf "H"-Pegel zurückgesetzt werden, und das am Eingabeanschluß 17 anliegende Auswahlsignal SSI er­ hält den Pegel "L".

Fig. 6 zeigt in einem Blockschaltbild ein weiteres Ausführungs­ beispiel des in Fig. 1 gezeigten Schaltkreises 5 zur Auswahl des Abtastpfades. Den in Fig. 6 dargestellten Schaltkreis erhält man durch Hinzufügen zweier UND-Gatter 35a, 35b zu dem in Fig. 2 gezeigten Schaltkreis. Das in der D-Latch 15 gehaltene Signal wird jeweils einem Eingang der UND-Gatter 35a, 35b zugeführt. Die Steuersignale DI1, DI2 beinhalten einen Verschiebetakt für einen Abtastpfad oder dgl. und werden an die anderen Eingänge von der Steuersignalleitung 9 her gemäß der Darstellung in Fig. 1 angelegt. Dies geschieht über Eingangsanschlüsse 31, 32 zur Zuführung eines Eingangssignals. Ausgangssignale der UND-Gatter 35a, 35b werden als Steuersignale DO1, DO2 über Aus­ gangsanschlüsse 33, 34 zur Ausgabe von Steuerausgangsignalen ausgegeben und zu dem jeweiligen Abtastpfad geführt. Das Schal­ ten der UND-Gatter 35a, 35b wird durch das Auswahlsignal gesteu­ ert, das in der Haupt-Latch 15 gehalten wird. Für den Fall, daß der Abtastpfad nicht ausgewählt ist, sind die UND-Gatter ge­ schlossen bzw. gesperrt, so daß kein Steuersignal, beispiels­ weise Taktumschaltsignal, dem Abtastpfad zugeführt wird. Ein solcher Schaltkreis zur Auswahl des Abtastpfads gemäß der Dar­ stellung in Fig. 6 setzt auch das Steuersignal in dem korre­ spondierenden funktionellen Modul außer Kraft, damit uner­ wünschte Effekte auf eine Prüfung der anderen funktionellen Mo­ dule ausbleiben, wenn der Betrieb des korrespondierenden funk­ tionellen Moduls während der Prüfung der anderen funktionellen Module nicht erwünscht ist.

Fig. 7 zeigt ein Blockschaltbild mit einem weiteren Ausführungs­ beispiel einer erfindungsgemäßen integrierten Schaltung. Das in Fig. 7 dargestellte Ausführungsbeispiel entspricht dem in Fig. 1 dargestellten Ausführungsbeispiel mit Ausnahme folgender Punkte. Während bei dem in Fig. 1 gezeigten Ausführungsbeispiel der Eingabe-/Ausgabeanschluß für die Prüfdaten und die Signal­ leitung getrennt ausgebildet ist, ist bei dem in Fig. 7 ge­ zeigten Ausführungsbeispiel ein gemeinsamer Eingabe- /Ausgabeanschluß 46 und eine gemeinsame Signalleitung 45 für Testdaten vorgesehen. Die SRL′s 3 führen eine Verschiebe- bzw. Umschaltoperation auf nicht überlappende zweiphasige Taktsi­ gnale hin durch, die über die Steuersignalleitung 9 zugeführt werden. Die Prüfdaten werden über die gemeinsame Signalleitung 45 für Eingabe-/Ausgabesignale synchron zu der zweiphasigen Verschiebefunktion übertragen. Da bei dem in Fig. 7 gezeigten Ausführungsbeispiel die Eingabe und die Ausgabe der Prüfdaten zu dem und von dem Abtastpfad durch die einander nicht überlap­ penden Verschiebe-Taktsignale T1, T2 gesteuert werden, entsteht in der Praxis auch dann kein Problem, wenn die Signalleitung für Eingabe-/Ausgabedaten gemeinsam genutzt wird. Im Ergebnis läßt sich der Verbindungsbereich der Signalleitung weiter ver­ ringern.

Fig. 8 zeigt in einem Blockschaltbild ein weiteres Ausführungs­ beispiel einer erfindungsgemäßen integrierten Schaltung. Die in Fig. 8 dargestellte integrierte Schaltung weist Übertragungsga­ tes 47a, 47b von n-Kanal Transistoren anstelle der Puffer 4a, 4b mit drei Ausgangszuständen gemäß dem in Fig. 1 gezeigten Ausführungsbeispiel auf.

Hier lassen sich wie bei dem voranstehend be­ schriebenen Ausführungsbeispiel Strukturen eines Auswahlschalt­ kreises eines jeden funktionellen Moduls und eine Signalleitung für Auswahlsignale durch Schaffung einer die Auswahlsignale haltenden bzw. speichernden Einrichtung derselben Struktur in den jeweiligen funktionellen Modulen und durch Verbinden der Einrichtungen in Serie zur Bildung eines Verschiebe- bzw. Um­ schaltregisters insgesamt festlegen, so daß die funktionellen Module in einer Bibliothek abgelegt werden können. Dies führt zu einem großen Vorteil für Hersteller und Benutzer der inte­ grierten Schaltungen bei der Konstruktion und beim Gebrauch derselben. Da die Signalleitung für Auswahlsignale zur Wahl des Abtastpfades zu jeder Zeit als einzelner Umschalt- bzw. Ver­ schiebepfad gebildet werden kann, läßt sich der Verbindungsbe­ reich weiter verringern.

Die vorliegende Erfindung läßt sich jedoch nicht nur auf integrierte Schaltungen mit hierarchischer Struktur anwenden, die durch Anordnung von Modulen auf einem Chip gebildet sind, sondern auch bei anderen durch Anordnung von Chips auf einer Platine gebildeten Schaltungseinrichtungen mit einer hierarchi­ schen Struktur.

Obwohl die vorliegende Erfindung gemäß der voranstehenden Be­ schreibung detailliert erörtert worden ist, dient die Beschrei­ bung der Ausführungsbeispiele lediglich der Illustration und beschränkt die erfindungsgemäße Lehre nicht. Die erfindungsge­ mäße Lehre ist ausschließlich durch die Schutzansprüche vorge­ geben und dadurch begrenzt.

Claims (16)

1. Schaltung mit einer hierarchischen Struktur mit einer Mehrzahl funktioneller Module (2a-2e) einen Anschluß (12) zur Aufnahme eines Prüfbefehlssignals zur wahlweisen Steuerung eines Prüfmodus der funktionellen Module, einem Umschaltpfad (8a-8f) zum Umschalten bzw. Verschieben des Prüfbefehlssi­ gnals durch die funktionellen Module hindurch und Ein- und Ausgabedatenleitungen zum Übertragen von Prüfdaten zu den Modulen, dadurch gekennzeichnet, daß jedes der funk­ tionellen Module einen Abtastpfad zur Aufnahme der Prüfdaten und zur Leitung der Prüfdaten an einen Eingang des jeweiligen funktio­ nellen Moduls, eine Einrichtung zum Generieren eines Prüf-Ausgangsignals auf die Prüfda­ ten hin und eine Einrichtung (4a, 4b) zur wahlweisen Ausgabe des Prüf-Ausgangsignals an Ein- und Ausgabedatenleitungen auf das Prüfbefehlsignal hin aufweist.

2. Integrierte Schaltung mit einer Mehrzahl von funktionellen Modulen (2a, 2b) mit je einer Schaltung (60a, 60b) zur Ausführung jeweils einer vorgegebenen Funktion, einem Anschluß (12) für ein Signal zur Auswahl eines zu prüfenden funktionellen Moduls aus der Mehrzahl der funktionel­ len Module und Ein- und Ausgabedatenleitungen (6, 7) wobei die funktionellen Module (2a, 2b) jeweils einen zu dem zu prüfenden funktionellen Modul gehörenden Prüfkreis auf­ weisen, dadurch gekennzeichnet, daß die Prüfkreise Abtastpfade (3a bis 3d) zur Aufnahme von Prüfdaten von den Ein- und Ausgabe­ datenleitungen (6, 7) zur Leitung der Prüfdaten zu der Schaltung (60a, 60b) aufweisen,
daß die Abtastpfade (3a bis 3g) ein Prüf-Aus­ gangssignal von der Schaltung aufnehmen und dieses halten und daß die Abtastpfade das Prüf-Ausgangssignal an die Ein- und Ausgabedatenleitungen ausgeben,
daß zur Steuerung der Ausgabe der Prüf-Ausgangssignale von den Abtastpfaden zu den Ein- und Ausgabedatenleitungen die Ausgabe steuernde Einrichtungen (4a, 4b) vorgesehen sind,
daß Halteeinrichtungen (5b) zum Halten des Aus­ wahlsignals zum wahlweisen Aktivieren der die Ausgabe steuern­ den Einrichtungen vorgesehen sind und
daß die Einrichtungen (5a, 5b) zum Halten der Auswahlsignale der jeweili­ gen Prüfkreise in Serie geschaltet sind und dabei ein Schieberegister zur Aufnahme der Auswahlsignale von den Anschlüssen (12) für die Auswahlsignale bilden.

3. Integrierte Schaltung nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die Umschalt- bzw. Abtastpfade (3a-3g, 8a-8f) eine Mehrzahl von in Serie ge­ schalteten Schieberegister-Latches aufweisen.

4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß das dem Schieberegister zugeführte Eingangs­ signal ein serielles Signal mit einer Mehrzahl von Bits ist und daß lediglich ein Bit davon einen logischen Pegel zum wahlweisen Aktivieren der die Ausgabe steuernden Einrichtungen (4a, 4b) aufweist.

5. Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Anschluß (13) für ein Signal zur Steuerung einer Operation der Abtastpfade vor­ gesehen ist und daß eine gemeinsame Signalleitung (9) die Steuersignale den jeweiligen funktionellen Modulen zuführt.

6. Schaltung nach Anspruch 5, dadurch gekenn­ zeichnet, daß jeder der Prüfkreise eine Einrichtung (5a, 4a, 5b, 4b) zum Zuführen des Steuersignals an die Umschalt- bzw. Abtastpfade (3a-3g, 8a-8f) aufweist und daß die Zuführung der Steuersignale nur dann erfolgt, wenn der jeweilige Abtast­ pfad über das Auswahlsignal ausgewählt ist.

7. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Ein- und Ausgabedatenleitungen eine gemeinsame Eingabeleitung (7) zum Zufüh­ ren der Prüfdaten an die Abtastpfade jedes der funktionellen Module und eine gemeinsame Ausgabeleitung (6) zur Aufnahme der von den Abtastpfaden jedes der funktionellen Module kommenden Prüf-Ausgabedaten aufweisen.

8. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Ein- und Ausgabedatenleitungen durch eine gemeinsame Eingabe-/Ausgabedatenleitung (6, 7) zum Zu­ führen der Prüfdaten an die Abtastpfade jedes der funktionellen Module und zur Aufnahme der von den Prüfungspfaden jedes der funktionellen Module kommenden Prüf-Ausgabedaten gebildet sind.

9. Integrierte Schaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die die Ausgabe steuernden Einrichtungen (4a, 4b) einen Puffer mit drei Ausgangszuständen aufweisen.

10. Integrierte Schaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die die Ausgabe steuernden Einrichtungen (4a, 4b) ein Übertragungsgatter aufweisen.

11. Integrierte Schaltung nach einem der Ansprüche 2 bis 10, dadurch gekennzeichnet, daß zumindest ein Teil der Mehrzahl der funktionellen Module ein hierarchisch organisiertes funktionel­ les Modul bildet.

12. Verwendung der integrierten Schaltung nach einem der Ansprüche 2-11 in einer Schaltung mit einer hierarchischen Struktur zum wahlweisen Betrieb in einem Betriebsmodus zum Ausführen einer vorgegebenen Funktion und in einem Prüfmodus zum wahlweisen Prüfen von die vorgegebene Funktion bildenden Unterfunktionen, mit
einer Mehrzahl von funktionellen Modulen (2a, 2b), die alle in dem Betriebsmodus arbeiten können und dabei eine der Unterfunktionen der vorgegebenen Funktion ausführen, und die auf ein Prüfbefehlssignal zum Ausführen einer Prüfung der jewei­ ligen funktionellen Module wahlweise im Prüfmodus arbeiten.

13. Verwendung der integrierten Schaltung nach einem der Ansprüche 2-11 in einer Schaltung mit einer hierarchischen Struktur zum wahlweisen Betrieb in einem Betriebsmodus zum Ausführen einer vorgegebenen Funktion und in einem Prüfmodus zum wahlweisen Prüfen von ex­ tern spezifizierten Unterfunktionen, wobei die vorgegebene Funktion zumindest eine der Unterfunktionen umfaßt, mit
einer Mehrzahl von funktionellen Modulen (2a, 2b), die alle wahlweise auf ein Prüfbefehlsignal hin (a) in dem Be­ triebsmodus arbeiten können und dabei eine der Unterfunktionen der vorgegebenen Funktion ausführen, und die auf ein Prüfbe­ fehlsignal hin (b) zum Ausführen einer Prüfung an der jeweili­ gen Unterfunktion wahlweise im Prüfmodus arbeiten.

14. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die funktionellen Module auf das Prüfbefehlssignal hin desweite­ ren in einem Wartemodus arbeiten und daß dabei die funktionel­ len Module wahlweise abgeschaltet werden.

15. Schaltung nach Anspruch 1 oder 14, dadurch gekennzeich­ net, daß die die Ausgabe steuernden Einrichtungen jedes der funktionellen Module Bypassmittel aufweisen und daß die Bypassmit­ tel auf das Prüfbefehlsignal hin die Prüfdaten wahlweise um das funktionelle Modul umleiten und den Ein- und Ausgabedaten­ leitungen zuleiten.

16. Verfahren zum Prüfen der Schaltung mit einer hierarchischen Struktur mit einer Mehrzahl funktioneller Module nach einem der Ansprüche 1, 3-11, 14 oder 15, gekennzeichnet durch folgende Verfahrens­ schritte:
Bereitstellen eines Prüfbefehlssignals zum wahlweisen Steuern eines Prüfmoduls jedes der funktionellen Module,
wahlweises Verschieben des Prüfbefehlssignals durch die funktionellen Module und
Übertragen der Prüfdaten auf die Module,
wobei jedes der funktionellen Module die Prüfdaten aufnimmt und an einen Eingang des jeweiligen funktionellen Mo­ duls weiterleitet,
ein Prüf-Ausgangssignal auf die Prüfdaten hin generiert und wahlweise die Prüf- Ausgangssignale auf das Prüfbefehlsignal hin an die Ein- und Ausgabeleitungen ausgibt.