DE4024594A1 - Integrierte schaltung - Google Patents
Integrierte schaltungInfo
- Publication number
- DE4024594A1 DE4024594A1 DE4024594A DE4024594A DE4024594A1 DE 4024594 A1 DE4024594 A1 DE 4024594A1 DE 4024594 A DE4024594 A DE 4024594A DE 4024594 A DE4024594 A DE 4024594A DE 4024594 A1 DE4024594 A1 DE 4024594A1
- Authority
- DE
- Germany
- Prior art keywords
- test
- output
- functional modules
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft ganz allgemein integrierte
Schaltungen, insbesondere integrierte Schaltungen mit einer
Mehrzahl funktioneller Module mit je einem Prüfkreis, wobei je
des der Module eine vorgegebene Funktion erfüllt.
Bei einer herkömmlichen integrierten Schaltung ist ein funktio
nelles Modul, beispielsweise ein Schreib-Lese-Speicher mit
wahlfreiem Zugriff (RAM), ein Nur-Lese-Speicher (ROM), eine
Arithmetik-Logik-Einheit (ALU) oder eine programmierbare Logik-
Anordnung (PLA), im wesentlichen auf einem einzigen Chip imple
mentiert, wodurch Testdaten direkt von außerhalb des Chips in
das Modul einlesbar oder aus dem Modul ausgebbar sind. Im Er
gebnis läßt sich eine Funktionsprüfung einfach durchführen.
Da jedoch integrierte Schaltungen in den letzten Jahren ein
breiteres Anwendungsspektrum gefunden haben, wurde in vielen
Fällen eine sogenannte strukturierte Entwicklungsmethode zum
Bilden von Blöcken eingesetzt, um integrierte Schaltungen mit
breitem Anwendungsspektrum zu schaffen. Dabei sind Chips als
Einheiten mit gewünschten Funktionen möglich, wobei zunächst
individuelle funktionelle Module mit eigenen Unterfunktionen
gebildet werden und wobei eine Mehrzahl der auf dem Chip ge
bildeten funktionellen Module kombiniert werden. In der inte
grierten Schaltung mit einer Mehrzahl auf einem einzigen Chip
angeordneter funktioneller Module ist es nützlich, für die Un
terfunktionen jedes funktionellen Moduls als Entwicklungsein
heit eine Funktionsprüfung durchzuführen. Obwohl es zum Prüfen
der Unterfunktionen jedes funktionellen Moduls eine Prüfmethode
gibt, ist es schwierig, die funktionellen Module schnell zu
prüfen. Dies liegt daran, daß bei der bekannten Prüfmethode
ein Abtastpfad gebildet wird, bei dem alle Schieberegister-
Signalspeicher (SRL) miteinander in Serie geschaltet sind, wo
bei jedes der Module an einem als Testpunkt des Moduls dienen
den Eingabe-/Ausgabeknoten mit seriellen externen Eingabeprüf
daten für den Abtastpfad bzw. Ausgabeprüfdaten aus dem Abtast
pfad versorgt wird. Als Lösung dieses Problems kann der Abtast
pfad unterteilt werden, so daß für jedes Modul ein eigener Ab
tastpfad existiert. Dabei werden dann Prüfdaten direkt und ex
tern lediglich an das zu prüfende Modul übertragen und von dem
zu prüfenden Modul ausgegeben bzw. gelesen.
Fig. 9 zeigt in einem Diagramm ein Beispiel eines herkömmlichen
integrierten Schaltkreises mit einer Mehrzahl funktioneller Mo
dule, wobei jedes Modul einen Prüfkreis zum Überprüfen der Un
terfunktionen jedes der Module gemäß voranstehender Beschrei
bung aufweist. Zunächst wird unter Bezugnahme auf Fig. 9 der
Aufbau der herkömmlichen integrierten Schaltung beschrieben.
Gemäß der Darstellung in Fig. 9 weist ein integrierter Schalt
kreis (Chip 1) eine Mehrzahl funktioneller Module 2a, 2b, ...
auf. Zum Prüfen der funktionellen Module - unabhängig voneinan
der - ist für jedes funktionelle Modul ein Prüfkreis bzw. eine
Prüfschaltung vorgesehen. Genauer gesagt weist das funktionelle
Modul 2a eine Prüfschaltung mit einem Abtastpfad auf, der wie
derum in Serie geschaltete SRL′s 3a, 3b, 3c und 3d, einen mit
einem Ausgangsbereich des Abtastpfads verbundenen Puffer 4a mit
drei Ausgangszuständen zum Steuern eines Ausgangssignals des
Abtastpfads, einen Auswahlschaltkreis 50a mit einem Adressde
koder zur Steuerung des Puffers 4a und einen Schaltkreis 60a
aufweist, dessen Unterfunktion von dem Prüfkreis überprüft
wird. Ähnlich weist das funktionelle Modul 2b eine Prüfschal
tung mit einem Abtastpfad auf, der wiederum in Serie geschal
tete SRL′s 3e, 3f, 3g und 3h, einen mit einem Ausgangsbereich
des Abtastpfads verbundenen Puffer 4b mit drei Ausgangszustän
den zum Steuern eines Ausgangssignals des Abtastpfads, einen
Auswahlkreis 50b mit einem Adressdekoder zur Steuerung des Puf
fers 4b und einen Schaltkreis 60b aufweist, dessen Unterfunk
tion von dem Prüfkreis überprüft wird.
Der zuvor beschriebene, für jedes funktionelle Modul vorgese
hene Abtastpfad ist mit einem Ende mit einer gemeinsamen Ein
gangsignalleitung 7 und mit einem anderen Ende mit einer ge
meinsamen Ausgangsignalleitung 6 verbunden. An jedes funktio
nelle Modul zu leitende Prüfdaten SDI werden von außerhalb des
Chips über einen Eingabeterminal 11 für Prüfdaten jedem funk
tionellen Modul zugeführt. Über die gemeinsame Ausgangssignal
leitung 7 und einen Ausgabeterminal 10 für Prüfdaten werden
Prüfausgangsdaten von jedem funktionellen Modul als Prüfaus
gangsdaten SDO nach außerhalb des Chips ausgegeben.
In jedem funktionellen Modul ist ein den Adressdecoder aufwei
sender, zur Freigabe des Abtastpfades dienender Terminal SPE
mit einer Ausgangssignalleitung des drei Ausgangszustände auf
weisenden Puffers 4 vorgesehen, so daß dann, wenn der Auswahl
schaltkreis 50 durch ein Adressignal gemäß späterer Beschrei
bung ausgewählt ist, ein Ausgang des entsprechenden Puffers 4
einen Freigabezustand einnimmt.
Eine Adressignalleitung 48 ist mit jedem einen Adressdecoder
aufweisenden Auswahlschaltkreis 50 verbunden, so daß ein von
außerhalb des Chips über einen Eingabeterminal 49 eingegebenes
Adressignal einen Auswahlschaltkreis 50 irgendeines der Prüf
schaltkreise auswählt.
Andererseits werden Steuersignale für den Abtastpfad, bei
spielsweise Schiebetakte und Freigabesignale, von außerhalb des
Chips über einen Eingabeterminal 13 für Steuersignale über eine
gemeinsame Steuersignalleitung 9 an jeden Abtastpfad und an je
den Auswahlschaltkreis 50 geleitet.
Fig. 10 zeigt in einem Blockdiagramm detailliert die Signal
übertragung zwischen einem Prüfkreis und einem in dem jeweili
gen Modul eines integrierten Schaltkreises gemäß der Darstel
lung in Fig. 9 zu prüfenden Schaltkreis.
Nachfolgend wird die Funktionsweise des in den Fig. 9 und 10
dargestellten, in Rede stehenden herkömmlichen integrierten
Schaltkreises beschrieben.
Im normalen Betrieb werden gemäß der Darstellung in Fig. 10 zu
verarbeitende Daten durch die SRL′s 3a, 3b geleitet, ohne daß
eine Verriegelung aktiviert wird. Diese Daten werden dem
Schaltkreis 60a des funktionellen Moduls 2a zugeführt. An
schließend werden die durch den Schaltkreis 60a verarbeiteten
Daten durch die SRL′s 3c, 3d ohne Aktivierung einer Verriege
lung hindurchgeführt und gelangen von dort aus zu dem funktio
nalen Modul 2b. Diese Daten gelangen desweiteren über die SRL′s
3e, 3f ohne Aktivierung eines Verriegelungsmechanismus zum
Schaltkreis 60b. Anschließend gelangen die durch den Schalt
kreis 60b abgearbeiteten Daten - ebenfalls ohne Aktivierung ei
nes Verriegelungsmechanismus - durch die SRL′s 3g, 3h und wer
den von dem funktionellen Modul 2b ausgegeben.
In dem in den Fig. 9 und 10 dargestellten integrierten Schalt
kreis wird jedes funktionelle Mudul wie folgt geprüft. Jedem
funktionellen Modul werden Prüfdaten seriell eingegeben. Dies
geschieht über den Eingabeterminal 11 für Prüfdaten und die ge
meinsame Eingabesignalleitung 7. Die Daten gelangen zu dem die
SRL′s aufweisenden Abtastpfad. Anschließend wird eine Funktion
jedes der Schaltkreise 60 durch die jedem Abtastpfad eingegebe
nen Prüfdaten geprüft, so daß die vom Schaltkreis 60 ausgegebe
nen Prüfdaten in dem SRL des Abtastpfads gesperrt werden.
Genauer gesagt werden durch die SRL′s auf der Eingabeseite ei
nes jeden Moduls gesperrten Prüfdaten dem zu prüfenden Schalt
kreis 60 zugeführt. Anschließend werden die vom Schaltkreis 60
ausgegebenen Prüfdaten durch die SRL′s auf der Ausgangsseite
eines jeden Moduls erfaßt. In Fig. 10 deuten unterbrochene Li
nien Steuersignale an, die die SRL′s aktivieren. Anschließend
werden die Ausgangsdaten über die gemeinsame Ausgangsdatensi
gnalleitung 6 und den Prüfdatenausgabeterminal 10 nach außer
halb des Chip geleitet. Das Ergebnis einer solchen Prüfung wird
durch in den Fig. nicht gezeigte Ermittlungsschaltkreise ermit
telt.
Da bei der zuvor beschriebenen Struktur ein Ausgang eines jeden
Abtastpfades mit der gemeinsamen Ausgangssignalleitung 6 ver
bunden ist, besteht die Gefahr konkurrierender Ausgangsignale
von den Abtastpfaden in der gemeinsamen Ausgangssignalleitung
6, d.h. die Daten kollidieren. Daraus folgt, daß bei einer
Funktionsprüfung stets lediglich ein einziger Abtastpfad akti
viert sein darf.
Folglich muß jeder einzelne Abtastpfad über ein von außerhalb
des Chips über den Eingabeterminal 49 angelegtes Adressignal
ausgewählt werden. Um beispielsweise lediglich die Abtastpfade
der SRL′s 3a, 3b, 3c und 3d in dem funktionellen Modul 2a zur
Aktivierung anzusprechen, wird ein mit dem Auswahlschaltkreis
50a korrespondierendes Adressignal über den Eingabeterminal 49
zur Eingabe des Adressignals eingegeben. Dies dient der Auswahl
des Auswahlschaltkreises 50a, der als Adressdekoder ausgeführt
ist. Im Ergebnis wird der drei Ausgangszustände aufweisende
Puffer 4a durch die Auswahl des Auswahlschaltkreises 50a ange
steuert, einen die Datenausgabe ermöglichenden Zustand einzu
nehmen. Aus der US-PS 47 01 921 ist beispielsweise ein inte
grierter Schaltkreis bekannt, in dem ein einen Abtastpfad und
einen Auswahlschaltkreis aufweisender Prüfschaltkreis moduliert
wird. Desweiteren dient dort ein Adressdekoder als Auswahl
schaltkreis gemäß der voranstehenden Beschreibung.
Fig. 11 zeigt in einem Blockdiagramm ein weiteres Ausführungs
beispiel eines herkömmlichen integrierten Schaltkreises mit ei
ner Mehrzahl von funktionellen Modulen.
Der in Fig. 11 dargestellte integrierte Schaltkreis dient zum
Erhalt einer zusätzlichen Funktion durch Anordnung einer Kombi
nation eines hierarchischen funktionellen Moduls 36 auf einem
Chip. Dieses Modul 36 weist wiederum eine Mehrzahl funktionel
ler Module 2c, 2d und 2e sowie individuelle funktionelle Module
2a und 2b auf. Der Begriff "hierarchisch" bedeutet hier eine
durch einen Chip mit Ein-Chip-Struktur und einigen Modulen (2c,
2d und 2e) auf einem neuen Chip 1 gemeinsam mit einigen anderen
individuellen Modulen (2a, 2b) gebildete Struktur.
Es wird vorausgesetzt, daß jedes funktionelle Modul einen Prüf
kreis mit einem Abtastpfad und einem Auswahlschaltkreis auf
weist, ähnlich dem in Fig. 9 dargestellten Ausführungsbeispiel.
Über einen Eingabeterminal 51 und eine Adressignalleitung 50
wird ein Adressignal dem hierarchisch funktionellen Modul 36
zugeführt. Adressignale für die individuellen, funktionellen
Module 2a und 2b werden über einen Eingabeterminal 49 und über
eine Adressignalleitung 48 den individuellen, funktionellen
Modulen 2a und 2b zugeführt.
Ein physikalisches Layout des hierarchischen funktionellen Mo
duls wird mit Signalleitungen zur Funktionsprüfung eines jeden
damit verbundenen Moduls festgelegt, wobei das Konstruktionsmu
ster standardisiert und als unveränderlicher Inhalt, d.h. ein
gefügt in eine Datei bzw. Bibliothek mit funktionellen Modulen,
registriert ist, die für Schaltkreisentwickler zugänglich ist.
Bei einem solchen hierarchischen funktionellen Modul 36 ist
beispielsweise die Anzahl der Bit einer Adressignalleitung oder
dgl. festgelegt und registriert. Der Inhalt dieser Registrie
rung läßt sich nicht verändern. Ein solcher integrierter
Schaltkreis mit einer hierarchischen Prüfschaltung ist bei
spielsweise aus der JP-OS 62-93 672 bekannt.
Bei dem zuvor beschriebenen herkömmlichen integrierten Schalt
kreis sind der Aufbau eines Auswahlschaltkreises als Adressde
koder und die Anzahl der Bit einer Adressleitung entsprechend
dem Aufbau eines Schaltkreises, beispielsweise entsprechend der
Anzahl funktioneller Module oder dgl. auf einem Chip, vorgege
ben. Bei einem in einer Bibliothek festgelegten funktionellen
Modul ist jedoch der Aufbau des Auswahlschaltkreises, bei
spielsweise der Adressdekoder und die Anzahl der Bit der Adres
signalleitung, festgelegt und gespeichert. Diese Daten lassen
sich nicht verändern.
Entsprechend lassen sich bei verbindenden Signalleitungen für
eine Funktionsprüfung des gesamten integrierten Schaltkreises
die Eingabedatenleitung 7 und die Steuersignalleitung 9 gemäß
der Darstellung in Fig. 11 gemeinsam von den in einer Biblio
thek abgelegten hierarchischen funktionellen Modulen 36 und den
individuell in einer Bibliothek abgelegten funktionellen Modulen
2a, 2b verwenden. Es ist jedoch des öfteren schwierig, eine zur
Auswahl eines Abtastpfades jedes der funktionellen Module die
nende Adressignalleitung gemeinsam zu benutzen, da sich gemäß
der Darstellung in Fig. 11 das hierarchisch funktionelle Modul
36 und die individuellen funktionellen Module 2a, 2b oft hin
sichtlich der Anzahl der Bit der Adressignale zur Auswahl der
Abtastpfade unterscheiden.
Bei den in einer Bibliothek abgelegten funktionellen Modulen 36
ist darüberhinaus jeder Adressdekoder als Auswahlschaltkreis in
jedem der Module 2c bis 2e mit dem selben Aufbau konfiguriert.
Für den Fall, daß auf einem einzigen integrierten Schaltkreis
eine Mehrzahl funktioneller Module existiert, die gemeinsam mit
Prüfschaltkreisen in Bibliotheken abgelegt sind, weist die
Mehrzahl der funktionellen Module zwangsläufig dieselben Aus
wahlschaltkreise auf, so daß es im höchsten Maße möglich ist,
daß die Mehrzahl der funktionellen Module gleichzeitig ausge
wählt und dabei eine Kollision der Ausgangssignale der Abtast
pfade in einer Ausgangsdatenleitung verursacht wird. Daher ist
es erforderlich, daß die Adressignalleitung für jedes Modul se
parat ausgeführt ist.
Gemäß der vorangegangenen Beschreibung ist es aufgrund der er
höhten Anzahl von Signalleitungen ungeeignet, einen herkömmli
chen integrierten Schaltkreis mit einer einen Adressdekoder
aufweisenden Einrichtung zur Auswahl eines Abtastpfades in ei
ner Bibliothek abzulegen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine in
tegrierte Schaltung anzugeben, bei der eine Auswahlschaltung
zur Auswahl eines Abtastpfades und eine Auswahlsignalleitung
ungeachtet der gesamten Struktur der integrierten Schaltung,
d.h. ungeachtet beispielsweise der Anzahl der Module, für jedes
Modul gemeinsam verwendet werden kann. Dies soll auch dann mög
lich sein, wenn ein funktionelles Modul gemeinsam mit einem
Prüfschaltkreis in einer Bibliothek abgelegt ist. Diese inte
grierte Schaltung soll sich insbesondere für funktionelle Mo
dule eignen, die sich zur Ablage in hierarchischen Bibliotheken
eigenen. Die integrierte Schaltung soll einen Aufbau ermögli
chen, bei dem ein individuelles Prüfen möglich ist, ohne daß
eine einheitliche Programmierung des Adressenschaltkreises er
forderlich ist. Desweiteren soll ein Verfahren zum Prüfen der
erfindungsgemäßen integrierten Schaltung angegeben werden.
Voranstehende Aufgabe wird durch die Merkmale der geltenden Pa
tentansprüche 1, 11, 12, 15 und 16 gelöst.
Die erfindungsgemäße integrierte Schaltung weist eine Mehrzahl
funktioneller Module auf, von denen jedes eine vorgegebene
Funktion ausübt. Desweiteren ist ein Terminal zum Einspeisen
eines zur Auswahl eines zu prüfenden Moduls dienenden Signals
sowie eine Eingabe-/Ausgabeleitung zum Übertragen der Prüfdaten
des funktionellen Moduls vorgesehen. Jedes der Mehrzahl von
funktionellen Modulen weist einen zum Prüfen der Module dienen
den Prüfkreis auf, der zu den funktionellen Modulen gehört. Je
der Prüfkreis weist zur Aufnahme von Prüfdaten von der Eingabe
/Ausgabeleitung und zur Weiterleitung der Prüfdaten an die
funktionellen Module einen Abtastpfad auf. Der Abtastpfad nimmt
eine Prüfausgabe des funktionellen Moduls auf, hält diese In
formation fest und gibt sie an eine Ausgabeleitung weiter. Der
Prüfkreis weist desweiteren einen Ausgabesteuerkreis zur Steue
rung der Ausgabe von den Abtastpfad zu der Eingabe
/Ausgabeleitung. Schließlich weist der Prüfkreis einen Schalt
kreis zum Halten eines Auswahlsignals auf, der zum Halten bzw.
Speichern eines Auswahlsignals zum wahlweisen Betreiben des
Ausgabesteuerkreises dient. Die jeweiligen Schaltkreise zum
Halten des Auswahlsignals sind in den Prüfkreisen in Serie ge
schaltet und bilden ein Schieberegister, das die Auswahlsignale
von dem Terminal zur Bereitstellung des Auswahlsignals liefert.
Entsprechend der erfindungsgemäßen integrierten Schaltung ist
durch serielles Verbinden der zu den jeweiligen Modulen gehö
renden Einrichtungen zum Halten des Auswahlsignals ein Schiebe
register als Gesamteinheit gebildet, wodurch jeder der Abtast
pfade ohne den Einsatz von Adressdekoder und Adressignalen aus
gewählt werden kann, wenn jedes der funktionellen Module inklu
sive einem Prüfkreis in eine Bibliothek abgelegt ist. Entspre
chend läßt sich in jeder integrierten Schaltung jeglicher
Schaltungsstruktur ein Auswahlkreis entsprechend bilden, so daß
es möglich ist, einen Abtastpfad über eine einzige
Auswahlsignalleitung auszuwählen.
Es gibt nun verschiedene Möglichkeiten, die Lehre der vorlie
genden Erfindung in vorteilhafter Weise auszugestalten und wei
terzubilden. Dazu ist einerseits auf die nachgeordneten Ansprü
che, andererseits auf die nachfolgende Erläuterung von Ausfüh
rungsbeispielen der Erfindung anhand der Zeichnung zu verwei
sen. In Verbindung mit der Erläuterung der bevorzugten Ausfüh
rungsbeispiele der Erfindung anhand der Zeichnung werden auch
im allgemeinen bevorzugte Ausgestaltungen und Weiterbildungen
der Lehre erläutert. In der Zeichnung zeigt
Fig. 1 in einem Blockdiagramm ein Ausführungsbeispiel einer
erfindungsgemäßen integrierten Schaltung,
Fig. 2 in einem Blockdiagramm, schematisch, ein spezielles
Ausführungsbeispiel eines Auswahlschaltkreises zur
Auswahl eines Abtastpfades,
Fig. 3 in einer schematischen Darstellung eine Impuls
übersicht zur Erklärung der Funktionsweise der in den
Fig. 1 und 2 gezeigten Ausführungsbeispiele,
Fig. 4 in einem Blockdiagramm ein Ausführungsbeispiel einer
integrierten Schaltung, bei der funktionelle Module
gemäß der Darstellungen in den Fig. 1 und 2 Prüf
schaltungen aufweisen, die jedoch hierarchisch in
Bibliotheken abgelegt sind,
Fig. 5 in einem Blockdiagramm ein weiteres spezielles
Ausführungsbeispiel eines Auswahlschaltkreises zur
Auswahl eines Abtastpfades,
Fig. 6 in einem Blockdiagramm ein weiteres spezielles
Ausführungsbeispiel eines Auswahlschaltkreises zur
Auswahl eines Abtastpfades,
Fig. 7 in einem Blockdiagramm ein weiteres Ausführungsbei
spiel der erfindungsgemäßen integrierten Schaltung,
Fig. 8 in einem Blockdiagramm ein weiteres Ausführungsbei
spiel der erfindungsgemäßen integrierten Schaltung,
Fig. 9 in einem Blockdiagramm eine herkömmliche integrierte
Schaltung, die aus einer Mehrzahl funktioneller Module
gebildet ist,
Fig. 10 in einem Blockdiagramm die Signalübertragung zwischen
den Schaltkreisen gemäß der Darstellung in Fig. 9 und
Fig. 11 in einem Blockdiagramm eine weitere herkömmliche inte
grierte Schaltung, die aus einer Mehrzahl funktionel
ler Module gebildet ist.
Fig. 1 zeigt in einem Blockdiagramm ein erstes Ausführungsbei
spiel der erfindungsgemäßen integrierten Schaltung. Die in Fig.
1 gezeigte integrierte Schaltung entspricht der in Fig. 9 ge
zeigten herkömmlichen integrierten Schaltung mit Ausnahme der
nachfolgend genannten Punkte.
Anstelle der jeweils den Adressdekoder aufweisenden Auswahl
schaltkreise 50 in der herkömmlichen Schaltung gemäß der Dar
stellung in Fig. 9 sind in den jeweiligen funktionellen Modulen
Schaltkreise 5 zur Auswahl des Abtastpfads vorgesehen, die spä
ter noch genauer beschrieben werden. Die Schaltkreise 5 sind in
Serie miteinander verbunden und bilden dabei zwischen einem
Eingabeterminal 12 für ein Auswahlsignal und einem Ausgabeter
minal 14 für das Auswahlsignal Umschaltpfade 8a bis 8c. Eine
Adressignalleitung gemäß der Darstellung in Fig. 9 ist nicht
vorgesehen.
Fig. 2 zeigt in einem Blockdiagramm ein besonderes Ausführungs
beispiel des in Fig. 1 dargestellten Schaltkreises 5 zur Aus
wahl eines Abtastpfades. Fig. 3 zeigt eine Impulsübersicht zur
Erklärung der Funktionsweise des Schaltkreises 5. Der Schalt
kreis 5 zur Auswahl des Abtastpfades gemäß der Darstellung in
Fig. 2 weist D-Riegel 15, 16 mit je einer Reset-Funktion, Zeit
schalt-Eingabeterminals 18, 19, einen Eingabeterminal 20 für
ein Reset-Signal, einen Ausgabeterminal 21 zur Aktivierung ei
nes Abtastpfades und einen Ausgabeterminal 22 zur Auswahl einer
Datenausgabe auf.
Nachfolgend wird die Funktionsweise des in den Fig. 1 und 2 ge
zeigten Ausführungsbeispiels unter Bezugnahme auf Fig. 3 be
schrieben. Die Funktion entspricht der des in Fig. 9 gezeigten
Beispiels.
Bei dem in Fig. 2 gezeigten Schaltkreis 5 zur Auswahl des Ab
tastpfades sind die jeweils eine Reset-Funktion aufweisenden D-
Riegel 15, 16 in Serie geschaltet und arbeiten als Schiebregi
ster. Ein in dem Hauptriegel 15 gehaltenes Signal wird über den
Terminal 21 zur Aktivierung des Abtastpfades an die Ausgangs
steuersignalleitung des Puffers 4 geleitet (vgl. Fig. 1). Ein
Auswahlsignal oder ein Prüfbefehlsignal SSI (Fig. 3) in dem Um
schaltpfad 8 (Fig. 1) wird über einen Eingabeterminal 17 für
Auswahldaten an den D-Riegel 15 geleitet. Die die D-Riegel 16,
16 aufweisenden Schieberegister führen dann auf über die Zeit
schalt-Eingabeterminals 18, 19 von der Steuersignalleitung 9
gemäß Fig. 1 eingegebene, einander nicht überlappende, zweipha
sige Taksignale T1, T2 (Fig. 3) hin eine Schiebefunktion durch.
Anschließend wird das Auswahlsignal SSO (Fig. 3) über den Aus
gabeterminal 22 auf den Umschaltpfad 8 geleitet. Die Daten der
D-Riegel 15, 16 werden auf ein über den Eingabeterminal 20 ein
gegebenes Reset-Signal hin auf einen "L"-Pegel (Low-Pegel) ver
bracht.
Gemäß der Darstellung in Fig. 1 wird das Auswahlsignal SSI über
den Eingabeterminal 12 seriell und synchron mit den Taktsigna
len T1, T2 eingegeben. Das eingegebene Auswahlsignal ist eine
serielle Information mit einer Mehrzahl von Bit, wobei ledig
lich ein Bit den logischen Pegel "H" aufweist und wobei die üb
rigen Bit den Pegel "L" aufweisen. Die Schaltkreise 5 zur Aus
wahl der Abtastpfade der jeweiligen Module sind in Serie ge
schaltet und bilden dabei gemeinsam ein Schieberegister. Im Er
gebnis wird das Auswahlsignal mit dem "H"-Pegel zu jeder Zeit
in jedem Schaltkreise zur Auswahl der Abtastpfade gehalten. Nur
die Ausgangsdaten vom korrespondierenden Abtastpfad werden zur
gemeinsamen Ausgangsdatenleitung 6 geleitet. Folglich werden
konkurrierende bzw. miteinander kollidierende Ausgangssignale
auf der gemeinsamen Ausgangsdatenleitung 6 vermieden. Beim Ver
schieben solcher serieller Daten gemäß voranstehender Beschrei
bung ist es darüberhinaus möglich, nacheinander die Schalt
kreise zur Auswahl der Abtastpfade dergleichen Struktur auszu
wählen. Zu Beginn der Prüfung und beim normalen Betrieb der
funktionellen Module werden die Schaltkreise zur Auswahl der
Abtastpfade zurückgesetzt (reset), so daß sich alle Abtastpfade
in einem nicht-ausgewählten Zustand befinden. Im Ergebnis wird
verhindert, daß die Ausgangssignale auf der gemeinsamen Aus
gangsdatenleitung 6 konkurrieren bzw. kollidieren.
Fig. 4 zeigt in einem Blockdiagramm ein Ausführungsbeispiel ei
ner integrierten Schaltung, bei der funktionellen Module mit je
einem Prüfkreis entsprechend den in den Fig. 1 und 2 gezeigten
Ausführungsbeispielen in hierarchischen Bibliotheken abgelegt
sind. Die in Fig. 4 gezeigte integrierte Schaltung entspricht
der in Fig. 11 gezeigten herkömmlichen integrierten Schaltung
mit Ausnahme der folgenden Punkte. Bei dem in Fig. 11 gezeigten
herkömmlichen Beispiel sind zur Auswahl der Abtastpfade mehr
als zwei Systeme von Adressignalleitungen erforderlich. Dagegen
benötigt die erfindungsgemäße integrierte Schaltung gemäß der
Darstellung in Fig. 4 ein System von Umschalt- bzw. Verschiebe
pfaden 8a bis 8d zur Bildung einer Signalauswahlleitung zur
Auswahl der Abtastpfade.
Wie bei dem zuvor beschriebenen Ausführungsbeispiel weist jeder
den Prüfkreis bildende Schaltkreis 5 zur Auswahl des Abtast
pfades den gleichen Aufbau in allen funktionellen Modulen auf.
Dies ist unabhängig von den Strukturen der funktionellen Module
selbst und der Struktur der gesamten integrierten Schaltung.
Zusätzlich sind alle Prüfkreise individuell in den jeweiligen
funktionellen Modulen ausgebildet. Im Ergebnis ist es möglich,
die funhktionellen Module gemeinsam mit den Prüfkreisen in Bi
bliotheken abzulegen. Daraus ergibt sich ein großer Vorteil
beim Konstruieren und bei der Verwendung durch Hersteller und
Benutzer der integrierten Schaltungen. Zusätzlich ist es mög
lich, eine Vergrößerung von Verbindungsbereichen zu vermeiden
und die Anzahl der Prüfpins zu verringern, da die Auswahlsi
gnalleitung des Abtastpfads stets durch einen einzigen Schiebe-
bzw. Umschaltpfad gebildet ist. Desweiteren ist die Verbindung
der Signalleitungen einfach, so daß es wirksam mittels CAD er
folgen kann.
Fig. 5 zeigt in einem Blockdiagramm ein weiteres spezielles
Ausführungsbeispiel des in Fig. 5 gezeigten Schaltkreises 5 zur
Auswahl des Abtastpfades. Der in Fig. 5 dargestellte Schalt
kreis 5 weist Inverter 23, 25, 26, 28, 29 und 30 auf, wobei die
Inverter 25 und 26 einen Hauptriegel und die Inverter 28, 29
einen Nebenriegel des Schiebe- bzw. Umschaltregisters bilden.
Der Schaltkreis 5 weist desweiteren Transmissionsgates 24, 27
von n-Kanal Transistoren auf. Entsprechend führen die oben be
schriebenen, das Schieberegister bildenden Riegel eine Umschal
toperation durch, je nachdem, ob die einander nicht überlappen
den, zweiphasigen Taktsignale T1, T2 über die Eingabeterminals
18, 19 eingegeben werden. Anschließend können die in den zuvor
beschriebenen Riegel gehaltenen Daten durch Verbringen der bei
den Taktsignale T1, T2 auf den "H"-Pegel zurückgesetzt werden
und das am Eingabeterminal 17 anliegende Auswahlsignal SSI er
hält den Pegel "L".
Fig. 6 zeigt in einem Blockdiagramm ein weiteres Ausführungs
beispiel des in Fig. 1 gezeigten Schaltkreises 5 zur Auswahl
des Abtastpfades. Den in Fig. 6 dargestellte Schaltkreis erhält
man durch Hinzufügen zweier UND-Gates 35a, 35b zu dem in Fig. 2
gezeigten Schaltkreis. Das in dem D-Riegel 15 gehaltene Signal
wird jeweils einem Eingang der UND-Gates 35a, 35b zugeführt.
Die Steuersignale DI1, DI2 beinhalten einen Verschiebetakt für
einen Abtastpfad oder dgl. und werden an die anderen Eingänge
von der Steuersignalleitung 9 her gemäß der Darstellung in Fig.
1 angelegt. Dies geschieht über Eingangsterminals 31, 32 zur
Zuführung eines Eingangssignals. Ausgangssignale der UND-Gates
35a, 35b werden als Steuersignale DO1, DO2 über Aus
gangsterminals 33, 34 zur Ausgabe von Steuerausgangsignalen
ausgegeben und zu dem jeweiligen Abtastpfad geführt. Das Schal
ten der UND-Gates 35a, 35b wird durch das Auswahlsignal gesteu
ert, das in dem Hauptriegel 15 gehalten wird. Für den Fall, daß
der Abtastpfad nicht ausgewählt ist, sind die UND-Gates ge
schlossen bzw. gesperrt, so daß kein Steuersignal, beispiels
weise Taktumschaltsignal, dem Abtastpfad zugeführt wird. Ein
solcher Schaltkreis zur Auswahl des Abtastpfads gemäß der Dar
stellung in Fig. 6 setzt auch das Steuersignal in dem korre
spondierenden funktionellen Modul außer Kraft, damit uner
wünschte Effekte auf eine Prüfung der anderen funktionellen Mo
dule ausbleiben, wenn der Betrieb des korrespondierenden funk
tionellen Moduls während der Prüfung der anderen funktionellen
Module nicht erwünscht ist.
Fig. 7 zeigt ein Blockdiagramm mit einem weiteren Ausführungs
beispiel einer erfindungsgemäßen integrierten Schaltung. Das in
Fig. 7 dargestellte Ausführungsbeispiel entspricht dem in Fig.
1 dargestellten Ausführungsbeispiel mit Ausnahme folgender
Punkte. Während bei dem in Fig. 1 gezeigten Ausführungsbeispiel
der Eingabe-/Ausgabeterminal für die Prüfdaten und die Signal
leitung getrennt ausgebildet ist, ist bei dem in Fig. 7 ge
zeigten Ausführungsbeispiel ein gemeinsamer Eingabe
/Ausgabeterminal 46 und eine gemeinsame Signalleitung 45 für
Testdaten vorgesehen. Die SRL′s 3 führen eine Verschiebe- bzw.
Umschaltoperation auf nicht überlappende zweiphasige Taktsi
gnale hin durch, die über die Steuersignalleitung 9 zugeführt
werden. Die Prüfdaten werden über die gemeinsame Signalleitung
45 für Eingabe-/Ausgabesignale synchron zu der zweiphasigen
Verschiebefunktion übertragen. Da bei dem in Fig. 7 gezeigten
Ausführungsbeispiel die Eingabe und die Ausgabe der Prüfdaten
zu dem und von dem Abtastpfad durch die einander nicht überlap
penden Verschiebe-Taktsignale T1, T2 gesteuert werden, entsteht
in der Praxis auch dann kein Problem, wenn die Signalleitung
für Eingabe-/Ausgabedaten gemeinsam genutzt wird. Im Ergebnis
läßt sich der Verbindungsbereich der Signalleitung weiter ver
ringern.
Fig. 8 zeigt in einem Blockdiagramm ein weiteres Ausführungs
beispiel einer erfindungsgemäßen integrierten Schaltung. Die in
Fig. 8 dargestellte integrierte Schaltung weist Übertragungsga
tes 47a, 47b von n-Kanal Transistoren anstelle der Puffer 4a,
4b mit drei Ausgangszuständen gemäß dem in Fig. 1 gezeigten
Ausführungsbeispiel auf.
Erfindungsgemäß lassen sich hier wie bei dem voranstehend be
schriebenen Ausführungsbeispiel Strukturen eines Auswahlschalt
kreises eines jeden funktionellen Moduls und eine Signalleitung
für Auswahlsignale durch Schaffung einer die Auswahlsignale
haltenden bzw. speichernden Einrichtung derselben Struktur in
den jeweiligen funktionellen Modulen und durch Verbinden der
Einrichtungen in Serie zur Bildung eines Verschiebe- bzw. Um
schaltregisters insgesamt festlegen, so daß die funktionellen
Module in einer Bibliothek abgelegt werden können. Dies führt
zu einem großen Vorteil für Hersteller und Benutzer der inte
grierten Schaltungen bei der Konstruktion und beim Gebrauch
derselben. Da die Signalleitung für Auswahlsignale zu Wahl des
Abtastpfades zu jeder Zeit als einzelner Umschalt- bzw. Ver
schiebepfad gebildet werden kann, läßt sich der Verbindungsbe
reich weiter verringern.
Die vorliegende Erfindung läßt sich jedoch nicht nur auf aus
integrierte Schaltungen mit hierarchischer Struktur anwenden,
die durch Anordnung von Modulen auf einem Chip gebildet ist,
sondern auch bei anderen durch Anordnung von Chips auf einem
Bord gebildeten Schaltungseinrichtungen mit einer hierarchi
schen Struktur.
Obwohl die vorliegende Erfindung gemäß der voranstehenden Be
schreibung detailliert erörtert worden ist, dient die Beschrei
bung der Ausführungsbeispiele lediglich der Illustration und
beschränkt die erfindungsgemäße Lehre nicht. Die erfindungsge
mäße Lehre ist ausschließlich durch die Schutzansprüche vorge
geben und dadurch begrenzt.
Claims (16)
1. Integrierte Schaltung zum Ausführen einer vorgegebenen
Funktion, mit
einer Mehrzahl von funktionellen Modulen (2a, 2b) zur Ausführung jeweils einer vorgegebenen Funktion,
Mitteln (12) zum Bereitstellen eines zur Auswahl eines zu prüfenden funktionellen Moduls aus der Mehrzahl der funktionel len Module dienenden Signals und
Mitteln (6, 7) zur Leitung eines Eingabe-/Ausgabesignals zur Übertragung von Prüfdaten der funktionellen Module,
wobei die funktionellen Module (2a, 2b) jeweils einen zu dem zu prüfenden funktionellen Modul gehörenden Prüfkreis auf weisen,
dadurch gekennzeichnet, daß die Prüfkreise Abtastpfade (3a bis 3d) zur Aufnahme der Prüfdaten von den Mit teln (6, 7) zur Leitung der Prüfdaten zu dem funktionellen Mo dul aufweisen, daß die Abtastpfade (3a bis 3d) ein Prüf-Aus gangssignal von den funktionellen Modulen aufnehmen und dieses halten und daß die Abtastpfade das Prüf-Ausgangssignal an die Mittel zur Leitung des Eingabesignals ausgeben,
daß zur Steuerung der Ausgabe der Prüf-Ausgangssignale von den Abtastpfaden zu den Mitteln zur Leitung der Eingabe /Ausgabesignale die Ausgabe steuernde Mittel vorgesehen sind, daß Halte- bzw. Speichermittel (5a) zum Halten des Aus wahlsignals zum wahlweisen Aktivieren der die Ausgabe steuern den Mittel vorgesehen sind und
daß die Mittel zum Halten der Auswahlsignale der jeweili gen Prüfkreise in Serie geschaltet sind und dabei ein Ver schiebe- bzw. Umschaltregister zur Aufnahme der Auswahlsignale von den die Auswahlsignale bereitstellenden Mitteln bilden.
einer Mehrzahl von funktionellen Modulen (2a, 2b) zur Ausführung jeweils einer vorgegebenen Funktion,
Mitteln (12) zum Bereitstellen eines zur Auswahl eines zu prüfenden funktionellen Moduls aus der Mehrzahl der funktionel len Module dienenden Signals und
Mitteln (6, 7) zur Leitung eines Eingabe-/Ausgabesignals zur Übertragung von Prüfdaten der funktionellen Module,
wobei die funktionellen Module (2a, 2b) jeweils einen zu dem zu prüfenden funktionellen Modul gehörenden Prüfkreis auf weisen,
dadurch gekennzeichnet, daß die Prüfkreise Abtastpfade (3a bis 3d) zur Aufnahme der Prüfdaten von den Mit teln (6, 7) zur Leitung der Prüfdaten zu dem funktionellen Mo dul aufweisen, daß die Abtastpfade (3a bis 3d) ein Prüf-Aus gangssignal von den funktionellen Modulen aufnehmen und dieses halten und daß die Abtastpfade das Prüf-Ausgangssignal an die Mittel zur Leitung des Eingabesignals ausgeben,
daß zur Steuerung der Ausgabe der Prüf-Ausgangssignale von den Abtastpfaden zu den Mitteln zur Leitung der Eingabe /Ausgabesignale die Ausgabe steuernde Mittel vorgesehen sind, daß Halte- bzw. Speichermittel (5a) zum Halten des Aus wahlsignals zum wahlweisen Aktivieren der die Ausgabe steuern den Mittel vorgesehen sind und
daß die Mittel zum Halten der Auswahlsignale der jeweili gen Prüfkreise in Serie geschaltet sind und dabei ein Ver schiebe- bzw. Umschaltregister zur Aufnahme der Auswahlsignale von den die Auswahlsignale bereitstellenden Mitteln bilden.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekenn
zeichnet, daß die Abtastpfade eine Mehrzahl von in Serie ge
schalteten Verschieberegisterriegel aufweisen.
3. Integrierte Schaltung nach Anspruch 1 oder 2, dadurch ge
kennzeichnet, daß das dem Schieberegister zugeführte Eingangs
signal ein serielles Signal mit einer Mehrzahl von Bit ist und
daß lediglich ein Bit davon einen logischen Pegel zum wahlwei
sen Aktivieren des Steuerkreises für die Datenausgabe aufweist.
4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß Mittel (13) zur Bereitstellung ei
nes Signals zur Steuerung einer Operation der Abtastpfade vor
gesehen sind und daß eine gemeinsame Signalleitung (9) die
Steuersignale den jeweiligen funktionellen Modulen zuführt.
5. Integrierte Schaltung nach Anspruch 4, dadurch gekenn
zeichnet, daß jeder der Prüfkreise Mittel zum Zuführen des
Steuersignals an die Abtastpfade aufweist und daß die Zuführung
der Steuersignale nur dann erfolgt, wenn der jeweilige Abtast
pfad über das Auswahlsignal ausgewählt ist.
6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß die Mitteln zur Leitung der Ein
gabe-/Ausgabesignale eine gemeinsame Eingabeleitung zum Zufüh
ren der Prüfdaten an die Abtastpfade jedes der funktionellen
Module und eine gemeinsame Ausgabeleitung zur Aufnahme der von
den Prüfungspfaden jedes der funktionellen Module kommenden
Prüf-Ausgabedaten aufweisen.
7. Integrierte Schaltung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß die Mittel zur Leitung der Eingabe
/Ausgabesignale eine gemeinsame Eingabe-/Ausgabeleitung zum Zu
führen der Prüfdaten an die Abtastpfade jedes der funktionellen
Module und zur Aufnahme der von den Prüfungspfaden jedes der
funktionellen Module kommenden Prüf-Ausgabedaten aufweist.
8. Integrierte Schaltung nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß die Mittel zur Steuerung der Aus
gabe einen Puffer mit drei Ausgangszuständen aufweisen.
9. Integrierte Schaltung nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß die Mittel zur Steuerung der Aus
gabe ein Transmissionsgate aufweisen.
10. Integrierte Schaltung nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet, daß zumindest ein Teil der Mehrzahl der
funktionellen Module ein hierarchisch organisiertes funktionel
les Modul bildet.
11. Schaltung mit einer hierarchischen Struktur zum wahlweisen
Betrieb in einem Betriebsmodus zum Ausführen einer vorgegebenen
Funktion und in einem Prüfmodus zum wahlweisen Prüfen von die
vorgegebene Funktion bildenden Unterfunktionen, mit
einer Mehrzahl von funktionellen Modulen (2a, 2b), die alle in dem Betriebsmodus arbeiten können und dabei eine der Unterfunktionen der vorgegebenen Funktion ausführen, und die auf ein Prüfbefehlsignal zum Ausführen einer Prüfung der jewei ligen funktionellen Module wahlweise im Prüfmodus arbeiten,
Mitteln (12) zum Bereitstellen des Prüfbefehlsignals zum wahlweisen Steuern des Prüfmodus jedes der funktionellen Module und
Mitteln (6, 7) zur Leitung eines Eingabe-/Ausgabesignals zur Übertragung von Prüfdaten der funktionellen Module,
wobei die funktionellen Module (2a, 2b) jeweils einen zu dem auf das Prüfbefehlssignal hin zu prüfenden funktionellen Modul gehörenden Prüfkreis aufweisen,
dadurch gekennzeichnet, daß die Prüfkreise aufweisen
einer Mehrzahl von funktionellen Modulen (2a, 2b), die alle in dem Betriebsmodus arbeiten können und dabei eine der Unterfunktionen der vorgegebenen Funktion ausführen, und die auf ein Prüfbefehlsignal zum Ausführen einer Prüfung der jewei ligen funktionellen Module wahlweise im Prüfmodus arbeiten,
Mitteln (12) zum Bereitstellen des Prüfbefehlsignals zum wahlweisen Steuern des Prüfmodus jedes der funktionellen Module und
Mitteln (6, 7) zur Leitung eines Eingabe-/Ausgabesignals zur Übertragung von Prüfdaten der funktionellen Module,
wobei die funktionellen Module (2a, 2b) jeweils einen zu dem auf das Prüfbefehlssignal hin zu prüfenden funktionellen Modul gehörenden Prüfkreis aufweisen,
dadurch gekennzeichnet, daß die Prüfkreise aufweisen
- a) Abtastpfade (3a bis 3d) zur (i) Aufnahme der Prüfda ten von den Mitteln (6, 7) zur Leitung der Prüfdaten zu jeweils einem funktionellen Modul, wobei die Abtastpfade (3a bis 3d) (ii) ein Prüf-Ausgangssignal von dem jeweiligen funktionellen Modul aufnehmen und dieses halten, und wobei die Abtastpfade (3a bis 3d) (iii) das Prüf-Ausgangssignal an die Mittel zur Leitung des Eingabe-/Ausgabesignals ausgeben,
- b) Mittel (4a) zur Steuerung der Ausgabe der Prüf-Aus gangsignale von den Abtastpfaden zu den Mitteln zur Leitung der Eingabe-/Ausgabesignale,
- c) Halte- bzw. Speichermittel (5a) zum Halten des Prüf
befehlsignals und daraufhin zum wahlweisen Aktivieren der die
Ausgabe steuernden Mittel und
daß die Mittel zum Halten der Prüfbefehlssignale der je weiligen Prüfkreise in Serie geschaltet sind und dabei ein Ver schiebe- bzw. Umschaltregister zur Aufnahme der Prüfbefehlsi gnale von den die Prüfbefehlsignale bereitstellenden Mitteln bilden.
12. Schaltung mit einer hierarchischen Struktur zum wahlweisen
Betrieb in einem Betriebsmodus zum Ausführen einer vorgegebenen
Funktion und in einem Prüfmodus zum wahlweisen Prüfen von ex
tern spezifizierten Unterfunktionen, wobei die vorgegebene
Funktion zumindest eine der Unterfunktionen umfaßt, mit
einer Mehrzahl von funktionellen Modulen (2a, 2b), die alle wahlweise auf ein Prüfbefehlsignal hin (a) in dem Be triebsmodus arbeiten können und dabei eine der Unterfunktionen der vorgegebenen Funktion ausführen, und die auf ein Prüfbe fehlsignal hin (b) zum Ausführen einer Prüfung an der jeweili gen Unterfunktion wahlweise im Prüfmodus arbeiten,
Mitteln (12) zum Bereitstellen des Prüfbefehlsignals zum wahlweisen Steuern des Prüfmodus jedes der funktionellen Module und
Mitteln (6, 7) zur Leitung eines Eingabe-/Ausgabesignals zur Übertragung von Prüfdaten auf die funktionellen Module,
wobei die funktionellen Module (2a, 2b) jeweils einen zu dem auf das Prüfbefehlssignal hin zu prüfenden funktionellen Modul gehörenden Prüfkreis aufweisen,
dadurch gekennzeichnet, daß die Prüfkreise aufweisen
einer Mehrzahl von funktionellen Modulen (2a, 2b), die alle wahlweise auf ein Prüfbefehlsignal hin (a) in dem Be triebsmodus arbeiten können und dabei eine der Unterfunktionen der vorgegebenen Funktion ausführen, und die auf ein Prüfbe fehlsignal hin (b) zum Ausführen einer Prüfung an der jeweili gen Unterfunktion wahlweise im Prüfmodus arbeiten,
Mitteln (12) zum Bereitstellen des Prüfbefehlsignals zum wahlweisen Steuern des Prüfmodus jedes der funktionellen Module und
Mitteln (6, 7) zur Leitung eines Eingabe-/Ausgabesignals zur Übertragung von Prüfdaten auf die funktionellen Module,
wobei die funktionellen Module (2a, 2b) jeweils einen zu dem auf das Prüfbefehlssignal hin zu prüfenden funktionellen Modul gehörenden Prüfkreis aufweisen,
dadurch gekennzeichnet, daß die Prüfkreise aufweisen
- (a) Abtastpfade (3a bis 3d) zur (i) Aufnahme der Prüfda ten von den Mitteln (6, 7) zur Leitung der Prüfdaten zu jeweils einem funktionellen Modul, wobei die Abtastpfade (3a bis 3d) (ii) ein Prüf-Ausgangssignal von dem jeweiligen funktionellen Modul aufnehmen und dieses halten, und wobei die Abtastpfade (3a bis 3d) (iii) das Prüf-Ausgangssignal an die Mittel zur Leitung des Eingabe-/Ausgabesignals ausgeben,
- (b) Mittel (4a) zur Steuerung der Ausgabe der Prüf-Aus gangssignale von den Abtastpfaden zu den Mitteln zur Leitung der Eingabe-/Ausgabesignale,
- (c) Halte- bzw. Speichermittel (5a) zum Halten des Prüf
befehlsignals und daraufhin zum wahlweisen Aktivieren der die
Ausgabe steuernden Mittel und
daß die Mittel zum Halten der Prüfbefehlssignale der je weiligen Prüfkreise in Serie geschaltet sind und dabei ein Ver schiebe- bzw. Umschaltregister zur Aufnahme der Prüfbefehlsi gnale von den die Prüfbefehlsignale bereitstellenden Mitteln bilden.
13. Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß
die funktionellen Module auf das Prüfbefehlsignal hin desweite
ren in einem Wartemodus arbeiten und daß dabei die funktionel
len Mudule wahlweise abgeschaltet werden.
14. Schaltung nach Anspruch 12 oder 13, dadurch gekennzeich
net, daß die die Ausgabesignale steuernden Mittel jedes der
funktionellen Module Bypassmittel aufweisen, daß die Bypassmit
tel auf das Prüfbefehlsignal hin die Prüfdaten wahlweise um das
funktionelle Modul umleiten und den Mitteln zur Leitung eines
Eingabe-/Ausgabesignals zuleiten.
15. Schaltung mit einer hierarchischen Struktur mit
einer Mehrzahl funktioneller Module,
Eingabemitteln zur Aufnahme eines Prüfbefehlsignals zur wahlweisen Steuerung eines Prüfmodus der funktionellen Module,
Mitteln zum Umschalten bzw. Verschieben des Prüfbefehlsi gnals durch die funktionellen Module hindurch und
Signalleitungsmitteln zum Übertragen von Prüfdaten zu den Modulen,
dadurch gekennzeichnet, daß jedes der funk tionellen Module (i) Mittel zur Aufnahme der Prüfdaten und zur Leitung der Prüfdaten an einen Eingang des jeweiligen funktio nellen Moduls aufweist, daß jedes der funktionellen Module (ii) Mittel zum Generieren eines Prüf-Ausgangsignals auf die Prüfda ten hin aufweist und daß jedes der funktionellen Module (iii) Mittel zur wahlweisen Ausgabe des Prüf-Ausgangsignals auf das Prüfbefehlsignal hin an die Mittel zur Leitung des Eingabe /Ausgabesignals aufweist.
Eingabemitteln zur Aufnahme eines Prüfbefehlsignals zur wahlweisen Steuerung eines Prüfmodus der funktionellen Module,
Mitteln zum Umschalten bzw. Verschieben des Prüfbefehlsi gnals durch die funktionellen Module hindurch und
Signalleitungsmitteln zum Übertragen von Prüfdaten zu den Modulen,
dadurch gekennzeichnet, daß jedes der funk tionellen Module (i) Mittel zur Aufnahme der Prüfdaten und zur Leitung der Prüfdaten an einen Eingang des jeweiligen funktio nellen Moduls aufweist, daß jedes der funktionellen Module (ii) Mittel zum Generieren eines Prüf-Ausgangsignals auf die Prüfda ten hin aufweist und daß jedes der funktionellen Module (iii) Mittel zur wahlweisen Ausgabe des Prüf-Ausgangsignals auf das Prüfbefehlsignal hin an die Mittel zur Leitung des Eingabe /Ausgabesignals aufweist.
16. Verfahren zum Prüfen einer Schaltung mit einer Mehrzahl
funktioneller Module zur Bildung einer hierarchischen Struktur,
gekennzeichnet durch folgende Verfahrens
schritte:
Bereitstellen eines Prüfbefehlsignals zum wahlweisen Steuern eines Prüfmodus jedes der funktionellen Module,
wahlweises Verschieben des Prüfbefehlsignals durch die funktionellen Module und
Übertragen der Prüfdaten auf die Module,
wobei jedes der funktionellen Module (i) die Prüfdaten aufnimmt und an einen Eingang des jeweiligen funktionellen Mo duls weiterleitet, wobei jedes der funktionellen Module (ii) ein Prüf-Ausgangsignal auf die Prüfdaten hin generiert und wo bei jedes der funktionellen Module (iii) wahlweise die Prüf- Ausgangsignale auf das Prüfbefehlsignal hin an die Mittel zur Leitung des Eingabe-/Ausgabesignals ausgibt.
Bereitstellen eines Prüfbefehlsignals zum wahlweisen Steuern eines Prüfmodus jedes der funktionellen Module,
wahlweises Verschieben des Prüfbefehlsignals durch die funktionellen Module und
Übertragen der Prüfdaten auf die Module,
wobei jedes der funktionellen Module (i) die Prüfdaten aufnimmt und an einen Eingang des jeweiligen funktionellen Mo duls weiterleitet, wobei jedes der funktionellen Module (ii) ein Prüf-Ausgangsignal auf die Prüfdaten hin generiert und wo bei jedes der funktionellen Module (iii) wahlweise die Prüf- Ausgangsignale auf das Prüfbefehlsignal hin an die Mittel zur Leitung des Eingabe-/Ausgabesignals ausgibt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1200632A JP2632731B2 (ja) | 1989-08-02 | 1989-08-02 | 集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4024594A1 true DE4024594A1 (de) | 1991-02-14 |
DE4024594C2 DE4024594C2 (de) | 1992-10-22 |
Family
ID=16427612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4024594A Granted DE4024594A1 (de) | 1989-08-02 | 1990-08-02 | Integrierte schaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5911039A (de) |
JP (1) | JP2632731B2 (de) |
DE (1) | DE4024594A1 (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3092704B2 (ja) * | 1998-02-17 | 2000-09-25 | 日本電気株式会社 | 大規模集積回路およびそのボードテスト方法 |
JP2000214220A (ja) * | 1999-01-19 | 2000-08-04 | Texas Instr Inc <Ti> | オンチップモジュ―ルおよびオンチップモジュ―ル間の相互接続をテストするシステムおよび方法 |
JP3710639B2 (ja) * | 1999-02-24 | 2005-10-26 | 株式会社東芝 | 半導体装置 |
JP2000258506A (ja) * | 1999-03-12 | 2000-09-22 | Mitsubishi Electric Corp | 半導体集積回路およびそのテストパターン生成方法 |
US6898749B2 (en) * | 2000-09-20 | 2005-05-24 | Texas Instruments Incorporated | IC with cache bit memory in series with scan segment |
DE10154614C1 (de) * | 2001-11-07 | 2003-05-08 | Infineon Technologies Ag | Integrierte Schaltung mit einer Testschaltung und Verfahren zum Entkoppeln einer Testschaltung |
US6961672B2 (en) * | 2002-03-05 | 2005-11-01 | Credence Systems Coporation | Universal diagnostic platform for specimen analysis |
JP4147923B2 (ja) * | 2002-12-03 | 2008-09-10 | 松下電器産業株式会社 | 電子部品実装装置および電子部品実装方法 |
JP3606525B2 (ja) * | 2002-12-05 | 2005-01-05 | 沖電気工業株式会社 | スキャンテスト回路 |
JP2004264057A (ja) * | 2003-02-12 | 2004-09-24 | Sharp Corp | バウンダリスキャンコントローラ、半導体装置、半導体装置の半導体回路チップ識別方法、半導体装置の半導体回路チップ制御方法 |
KR20050039256A (ko) * | 2003-10-24 | 2005-04-29 | 삼성전자주식회사 | 스캔 테스트 장치 |
JP5329743B2 (ja) * | 2006-01-12 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US8352815B2 (en) * | 2006-10-18 | 2013-01-08 | Arm Limited | Circuit and method operable in functional and diagnostic modes |
WO2008053526A1 (fr) * | 2006-10-31 | 2008-05-08 | Fujitsu Limited | Appareil et procédé permettant de tester une connexion de carte imprimée |
CN101349725B (zh) * | 2007-07-17 | 2012-05-30 | 中茂电子(深圳)有限公司 | 一种模块化扫描工具及其进行检测的方法 |
JP5625249B2 (ja) * | 2009-03-24 | 2014-11-19 | 富士通株式会社 | 回路モジュール、半導体集積回路、および検査装置 |
JP5347947B2 (ja) * | 2009-12-24 | 2013-11-20 | 富士通株式会社 | 電子機器及びストレス試験装置 |
US8397188B1 (en) * | 2010-09-21 | 2013-03-12 | Altera Corporation | Systems and methods for testing a component by using encapsulation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4701921A (en) * | 1985-10-23 | 1987-10-20 | Texas Instruments Incorporated | Modularized scan path for serially tested logic circuit |
DE3725822A1 (de) * | 1986-08-04 | 1988-02-18 | Mitsubishi Electric Corp | Integrierte halbleiterschaltvorrichtung |
DE3722615A1 (de) * | 1986-08-04 | 1988-02-18 | Mitsubishi Electric Corp | Integrierte halbleiter-schaltungsanordnung |
JPH06293672A (ja) * | 1993-04-08 | 1994-10-21 | Sumitomo Chem Co Ltd | ヘキサメチルテトラリンの精製法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4145734A (en) * | 1975-04-22 | 1979-03-20 | Compagnie Honeywell Bull (Societe Anonyme) | Method and apparatus for implementing the test of computer functional units |
JPS56164425A (en) * | 1980-05-21 | 1981-12-17 | Fujitsu Ltd | Bus driving circuit |
US4441075A (en) * | 1981-07-02 | 1984-04-03 | International Business Machines Corporation | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection |
EP0104293B1 (de) * | 1982-09-28 | 1986-12-30 | International Business Machines Corporation | Anordnung zum Laden und Lesen verschiedener Kippschaltungsketten in einem Datenverarbeitungssystem |
US4542509A (en) * | 1983-10-31 | 1985-09-17 | International Business Machines Corporation | Fault testing a clock distribution network |
US4581739A (en) * | 1984-04-09 | 1986-04-08 | International Business Machines Corporation | Electronically selectable redundant array (ESRA) |
JPS61253918A (ja) * | 1985-05-02 | 1986-11-11 | Fujitsu Ltd | 論理回路 |
JPS6293672A (ja) * | 1985-10-21 | 1987-04-30 | Hitachi Ltd | 階層型論理装置 |
US4710931A (en) * | 1985-10-23 | 1987-12-01 | Texas Instruments Incorporated | Partitioned scan-testing system |
US4698588A (en) * | 1985-10-23 | 1987-10-06 | Texas Instruments Incorporated | Transparent shift register latch for isolating peripheral ports during scan testing of a logic circuit |
US5032783A (en) * | 1985-10-23 | 1991-07-16 | Texas Instruments Incorporated | Test circuit and scan tested logic device with isolated data lines during testing |
JPS6337270A (ja) * | 1986-07-31 | 1988-02-17 | Fujitsu Ltd | 半導体装置 |
US5214655A (en) * | 1986-09-26 | 1993-05-25 | General Electric Company | Integrated circuit packaging configuration for rapid customized design and unique test capability |
US4866508A (en) * | 1986-09-26 | 1989-09-12 | General Electric Company | Integrated circuit packaging configuration for rapid customized design and unique test capability |
US4872169A (en) * | 1987-03-06 | 1989-10-03 | Texas Instruments Incorporated | Hierarchical scan selection |
US5173904A (en) * | 1987-06-02 | 1992-12-22 | Texas Instruments Incorporated | Logic circuits systems, and methods having individually testable logic modules |
US4860290A (en) * | 1987-06-02 | 1989-08-22 | Texas Instruments Incorporated | Logic circuit having individually testable logic modules |
US5047710A (en) * | 1987-10-07 | 1991-09-10 | Xilinx, Inc. | System for scan testing of logic circuit networks |
US5228139A (en) * | 1988-04-19 | 1993-07-13 | Hitachi Ltd. | Semiconductor integrated circuit device with test mode for testing CPU using external signal |
US4903270A (en) * | 1988-06-14 | 1990-02-20 | Intel Corporation | Apparatus for self checking of functional redundancy check (FRC) logic |
US5189675A (en) * | 1988-06-22 | 1993-02-23 | Kabushiki Kaisha Toshiba | Self-diagnostic circuit for logic circuit block |
-
1989
- 1989-08-02 JP JP1200632A patent/JP2632731B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-02 DE DE4024594A patent/DE4024594A1/de active Granted
-
1997
- 1997-01-27 US US08/787,333 patent/US5911039A/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4701921A (en) * | 1985-10-23 | 1987-10-20 | Texas Instruments Incorporated | Modularized scan path for serially tested logic circuit |
DE3725822A1 (de) * | 1986-08-04 | 1988-02-18 | Mitsubishi Electric Corp | Integrierte halbleiterschaltvorrichtung |
DE3722615A1 (de) * | 1986-08-04 | 1988-02-18 | Mitsubishi Electric Corp | Integrierte halbleiter-schaltungsanordnung |
JPH06293672A (ja) * | 1993-04-08 | 1994-10-21 | Sumitomo Chem Co Ltd | ヘキサメチルテトラリンの精製法 |
Also Published As
Publication number | Publication date |
---|---|
US5911039A (en) | 1999-06-08 |
JPH0365670A (ja) | 1991-03-20 |
DE4024594C2 (de) | 1992-10-22 |
JP2632731B2 (ja) | 1997-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4024594C2 (de) | ||
DE3130714C2 (de) | ||
DE3300260C2 (de) | ||
DE3913219C3 (de) | Integrierte Halbleiterschaltung mit mehreren Schaltungen, die logischen Tests unterworfen werden | |
DE69628034T2 (de) | Hochimpedanzmodus für jtag | |
DE3015992A1 (de) | Programmierbare logische anordnung | |
DE4041897A1 (de) | Abtastpfadsystem und integrierte schaltkreiseinrichtung mit diesem | |
DE1549522B1 (de) | Datenverarbeitungsanlage mit simultanverarbeitung mehrerer programme mittels mehrerer rechner | |
EP0190554A1 (de) | Verfahren und Schaltungsanordnung zum Umschalten einer taktgesteuerten Einrichtung mit mehreren Betriebszuständen | |
EP0046500A1 (de) | Schieberegister für Prüf- und Test-Zwecke | |
DE3739993A1 (de) | Peripherieschaltung fuer mikroprozessor | |
DE1925427A1 (de) | Datenuebertragungsvorrichtung zum UEbertragen von Daten zwischen Informationsspeichern | |
DE4208688C2 (de) | Umgehungs-Abtastpfad und integrierte Schaltungseinrichtung | |
DE60114101T2 (de) | Leitungsführung von Abtastkette | |
DE4406258C2 (de) | Informationsverarbeitungsvorrichtung | |
EP0186051B1 (de) | Integrierter Halbleiterspeicher | |
DE19908157A1 (de) | Speichertestschaltung | |
EP0214508B1 (de) | Integrierter Halbleiterspeicher | |
DE2061674A1 (de) | Prufschaitung zum Überprüfen von elektronischen Speichern | |
DE4206079C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Lesen von Daten aus einer solchen Halbleiterspeichereinrichtung | |
DE3828289C2 (de) | ||
DE2242279B2 (de) | Schaltungsanordnung zur Ermittlung von Fehlern in einer Speichereinheit eines programmgesteuerten Datenvermittiungssystems | |
DE3838939A1 (de) | Schaltung mit testfunktionsschaltung | |
DE69919915T2 (de) | Bussteuerung in einem Datenprozessor | |
EP0392636B1 (de) | Integrierte Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |