DE2812344A1 - Verfahren und vorrichtung zum pruefen von schaltungsplatten - Google Patents

Verfahren und vorrichtung zum pruefen von schaltungsplatten

Info

Publication number
DE2812344A1
DE2812344A1 DE19782812344 DE2812344A DE2812344A1 DE 2812344 A1 DE2812344 A1 DE 2812344A1 DE 19782812344 DE19782812344 DE 19782812344 DE 2812344 A DE2812344 A DE 2812344A DE 2812344 A1 DE2812344 A1 DE 2812344A1
Authority
DE
Germany
Prior art keywords
circuit
sequence
digital
test
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19782812344
Other languages
English (en)
Inventor
Richard Barry Drabing
Charles Quintin Hoard
Tim Yee Lam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fluke Trendar Corp
Original Assignee
Fluke Trendar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fluke Trendar Corp filed Critical Fluke Trendar Corp
Publication of DE2812344A1 publication Critical patent/DE2812344A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

Die Erfindung bezieht sich auf ein digitales Schaltungsprüfgerät und insbesondere auf eine Einrichtung zum Prüfen von Schaltungsplatten, die Mikroprozessareinheiten enthalten.
Auf dem speziellen Gebiet der digitalen Prüfanalyse entstand die Notwendigkeit, schnell und automatisch komplexe Schaltungsplatten unter Betriebsbedingungen zu prüfen. Automatische Prüfeinricntungen zur Analyse des Betriebs von diskreten Komponenten oder IC-Komponenten können auf Schaltungsplatten als Teil einer komplizierteren Einrichtung angeordnet werden.
Bisher war es nicht möglich, auf Mikroprozessoren beruhende Platten unter normalen Betriebsbedingungen oder in einer simulierten Betriebsumgebung wegen der außergewöhnlichen Eigenschaften und Anforderungen von auf Mikroprozessoren beruhenden Einrichtungen zu prüfen. Mikroprozessoren werden auf dem Fachgebiet häufig als "inteLLegent" angesehen, d.h. eine Mikroprozessoreinheit hat in ihrer normalen Betriebsumgebung die Fähigkeit, auf digitale Daten von peripheren Schaltungseinheiten zu antworten und diesen ein digital verarbeitetes Ausgangssignal derart zuzuführen, daß eine quasi intelligente Echtzeit-Wechselwirkung zwischen dem System und der externen Umgebung möglich ist. Außerdem führen die relativ geringen Kosten und die kompakte Größe eines Mikroprozessors zur praktischen Möglichkeit der gezielten Anwendung von Rechnersystemen. Ein digitaler Universalzweckrechner ist in vielen solchen gezielten Anwendungsfällen ungeeignet. Ein auf Mikroprozessoren beruhendes System ist im allgemeinen von seiner Umgebung nicht unabhängig. Es besteht daher die Notwendigkeit, auf Mikroprozessoren beruhende Schaltungsplatten in einer Wechselwirkungsumgebung zu prüfen, die Betriebsbedingungen simuliert.
809884/0591
Universalzweckrechner wurden als Einrichtung zum Prüfen von auf Mikroprozessoren beruhenden Systemen vorgeschlagen. Im allgemeinen ist jedoch ein auf einem Universalzweckrechner beruhendes System, das zur Erprobung eines auf einem Mikroprozessor beruhenden Systems in einer Prüfumgebung vorprogrammiert ist, typischerweise im Betrieb zu langsam, um eine Wechselwirkung mit dem Mikroprozessorsystem wirksam durchzuführen. Außerdem sind die Universalzweckrechner nicht in der Lage, unter der Zeitsteuerung einer externen Schaltungsanordnung wie eines Mikroprozessorsystems zu arbeiten. Universalzweckrechnersysteme sind daher zur völligen Prüfung von Mikroprozessorsystemen in .Echtzeit ungeeignet.
Um viele der zuvor erwähnten Nachteile zu überwinden und ein praktisches System zur wechselweisen Analyse von Mikroprozessorsystemen zu schaffen, wird durch die Erfindung ein automatisches Mikroprozessor-Schaltungsplattenprüfgerät vorgeschlagen^ das eine Einrichtung zur wahlweisen Überprüfung jedes Anschlusses des Mikroprozessor-Schaltungsplattensystems während jedes Schrittes eines Prüfprotokolls aufweist» Jeder Schritt des Prüfprotokolls kann zur Durchführung in einer speziellen Weise vorgewählt werden. Z.B. kann der Schritt so gewählt werden, aaß entsprechend einer vorprogrammierten Betriebsfolge oder entsprechend einer automatischen Betriebsfolge z.B. in Abhängigkeit von einem Impulsgenerator oder anderen digitalen Signalgeneratoren gearbeitet wird., oder es kann eine Vorprogrammierung derart durchgeführt werden, daß ausgewählte Anschlüsse des Schaltungssystems, das geprüft wird, einem solchen Zustand ausgesetzt werden, daß sie eine Antwort der Schaltungsanordnung, die geprüft wird, liefern.
Das Prüfgerät der Erfindung ist in der Lage, Schaltungsplattensysteme, die geprüft werden, in einer simulierten
809884/0591
Betriebsumgebung bei typischen normalen Betriebsgeschwindigkeiten zu untersuchen, so daß eine Verschlechterung der Systemleistung bezogen auf die Betriebsgeschwindigkeit analysiert werden kann.
Durch die Erfindung wird somit die Aufgabe gelöst, ein anpassungsfähiges digitales Universalzweck-Prufgerät zur Prüfung von auf Mikroprozessoren beruhenden Einheiten, "intellegenten" logischen Schaltungsplatten und anderen Schaltungsplatten, bei denen eine dynamische Wechselwirkung zwischen dem Prüfgerät und der geprüften Schaltung durchführbar ist, zu schaffen, uas hier beschriebene Gerät hat mehrere üniversalzweckprüfeinrichtungen, die entweder manuell oder automatisch leicht zusammengeschaltet werden können, um die Betriebsumgebung der zu untersuchenden Einheiten zu simulieren, während gleichzeitig Einrichtungen vorgesehen sind, um die Antwort der Einheit, die geprüft wird, zu analysieren.
Ein weiterer besonderer Vorteil des Gerätes der Erfindung ist die Möglichkeit, eine Wechselwirkungsverbindung zwischen dem Prüfgerät und der Schaltungsplatte, die geprüft wird, zu schaffen. Dies bedeutet, daß das System, das geprüft wird, den Betrieb des Prüfgerätes steuern kann. Dies ist möglich, da das Prüfgerät mit der Geschwindigkeit des geprüften Systems und mit externer Zeitsteuerung arbeiten kann.
Ein weiterer Vorteil des Gerätes der Erfindung ist die Möglichkeit, automatische Ablaufprüfschemara und gespeicherte Ablaufprüfschemata mit der Betriebsgeschwindigkeit des geprüften Systems zu mischen. Automatische Prüfschemata, d.h. Schemata, die entsprechend einer festen oder einer pseudozufälligen Folge erzeugt werden, waren in der Vergangenheit die Hauptanregungsquelle zur Prüfung von Schaltungssystemen bei bestimmten Geschwindigkeiten. Gespeicherte Folgeschemata, d.h. Folgen, die
Θ09884/0591
so programmiert sind, daß sie nach einem vorgewählten Schema ablaufen, das so berechnet ist, daß eine geprüfte Einheit entsprechend einer vorgewählten Folge untersucht wird, werden im allgemeinen von programmierten digitalen Universalzweckrechnern erzeugt.
Die Erfindung wird nachstehend anhand der Figuren 1 bis 4 beispielsweise erläutert. Es zeigen:
Figur l ein allgemeines Blockschaltbild des Prüfgerätes,
Figur 2 ein detailliertes Funktionsblockschaltbild des Prüfgerätes, aus dem einzelne Elemente der Errindung hervorgehen,
Figur 3 ein schematisches Schaltbild eines Elements des Gerätes, und
Figur 4 ein Blockschaltbild eines weiteren Elements des Gerätes.
Das Gerät ist eine anpassungsfähige Einrichtung, die zur komplexen Untersuchung von auf Mikroprozessoren beruhenden Schaltungplatten durch einen Prüfingenieur oder zur einfachen Gut/Schlecht-Prüfung durch einen angelernten Montagebandarbeiter verwendet werden kann.
Wie Fig. 1 zeigt, besteht das Prüfgerät 10 aus vier all-
Schnittstellenverbindxmgsschaltung bzw« gemeinen Funktionselementen, nämlich einer/Interface 12, einem Wechselwirkungsprüfprozessor 14, einer Off-lme-Steuerung 16 und einer Anzeigeeinricntung 18.
Die Interface 12 stellt zu einer Schaltungsplatte bzw. einer in Prüfung befindlichen Einheit 20 (UUT) über Anschlüsse 13 und ggf. zu einer Bezugseinheit 22 über Anschlüsse 113 in Abhängigkeit von den Ertordernissen
des Prüraurbaus eine Verbindung her. Die Interface 12 verbindet die Uür 20 und den Prozessor |4. Der Prozessor 14 ermöglicht eine dynamische Wechselwirkung zwischen Untersuchungseinrichtungen in dem Prozessor 14 und der UUT 20.
Der Prozessor 14 ist mit der Anzeigeeinrichtung 18 verbunden. Die Anzeigeeinrichtung 18 weist binäre Anzeigeelemente auf, die den einzelnen Anschlüssen der UUT: 20 zugeordnet sind, ebenso wie binäre Anzeigeelemente, die Steuer- und Programmschalt- und alphanumerischen Anzeigetafeln zugeordnet sind, die verwendet werden, um aufeinanderfolgende Übergangszählstände einschließlich Programmschritten, Taktzählständen und Schaltungsplatten-Randsignatoren tabellarisch zu erfassen (Signatoren sind Übergangszählsummen, die an Schaltungsplatten-Ausgangsanschlüssen in Abhängigkeit von vorgewählten Untersuchungsfolgen erzeugt werden).
Das Prüfgerät 10 ist so ausgebildet, daß die tragende logische Steuerung für den Prüfoperator transparent ist, der die UUT 20 kontrolliert. Die Off-line-Steuerung 16 ist mit dem Prüfprozessor 14 verbunden, um Programmbefehle und Off-line-Daten in Vorbereitung für eine untersuchung der UUT 20 einzugeben und autzunehmen. Die Steuerung 16 hat eine Befehlstastatur (nicht gezeigt), Frontplattenschalter (nicht gezeigt) entsprechend jedem Anschluß 13 der UUT 20 und Schalter und Tasten (nicht gezeigt) zur Untersuchung von Programmfunktionen. Die Steuerung \6 ermöglicht einen scheinbaren Tastatur- und Frontplattenzugriff zu den einzelnen Anschlüssen der UUT 20.
Fig. 2 zeigt ein Funktionsblockschaltbild des Prüfgerätes 10. Jedes der Grundelemente ist zusammen mit Eigenschaften beschreibenden Funktionsblöcken in jedem der Elemente gezeigt. Das Prüfgerät 10 wird unter Bezugnahme auf eine spezielle Ausführungsform mit Univer-
809884/0S91
salzwecjceigenschaften beschrieben» Insbesondere wird das Prüfgerät iO anhand einer speziellen Ausfuhrungsform mit der Möglichkeit der Untersuchung und Autnahme einer digitalen Information von einer UUT 20 mit bis zu 24o Anschlüssen beschrieben« Jeder Anschluß kann beaufschlagt werden, daß er auf irgendeine Folge von 2048 (2 K) Programmschritten oder interaktiven Vorgängen antwortet. In der Technik wird das Prüfgerät beschreibend als an jedem Anschluß 13 mit einer Programmfolge programmierbar bezeichnet, die 2048 Wörter "tief" ist ο
Die UUT zO ist mit der Interface 12 verbunden, die mit dem Prozessor 14 verbunden ist. Der Prozessor 14 ist mit der Steuerung 16 und der Anzeigeeinrichtung 18 verbunden. Die Steuerung 16 ist ebenfalls mit der Anzeigeeinrichtung 18 verbunden» Das Prüfgerät 10 hat zwei grundlegende Steuerarten % die Off-line-Steuerart, bei der die Steuerung 16, der Prozessor 14 und die Anzeigeeinrichtung 18 funktionsmäßig verbunden sind, und die On-line-Steuerartj, bei der der Prozessor 14 und die UUT 20 über die Interface 12 verbunden sind, -wobei die Anzeigeeinrichtung 18 eine direkte Anzeige der Arbeitsweise der UUT 20 über die Interface 12 lieferte
Dis Interface 12 hat drei Arten von Punktionsblöcken, nämlich bidirektionale Treiber und Empfänger 23, externe Sammelleitungssteuerempfänger 24 und externe Zeitsteuerempfänger 26« Die Treiber und Empfänger 23 können mit allen Frontplattenanschlüssen 13 verbunden werden, um zu irgendeinem Anschluß der UUT 20 eine Verbindung herzustellen« Die externen SammelieitungsSteuerempfänger Ä können mit irgendeiner ausgewählten Anzahl von Front= Plattenanschlüssen 13 verbunden werden» Bei der bevorzugten Ausfühstangsform sind vier Frontplattenanschlüsse 13A vorgesehen. Die externen Zeitsteuerempfänger 26 können ebenfalls mit irgendeiner der ausgewählten Anzahl von Frontplattenanschlüssen verbunden werden.
809884/0IS1
Bei der gewählten Ausführungsform sind drei Anschlüsse 13B vorges ehen.
Der Prozessor 14 besteht aus sechs Funktionsblöcken, nämlich einem PrüfSchrittprozessor (TSP) 28, einem Gespeicherte-Foxge-Direktzugriffspeicher (SSRAM) 30, einem Automatische-Folge-Prozessor- und Direktzugriffspeicher (ASP) 32, einer Programmbetriebssteuerung (POC) 34, einem Mischfolgeschalter (MSS) 36 und einem Ausfallermittlungsnetzwerk (FDN) 38. uer TSP 28 ist eine TTL-Zentraleinheit (CPU), die mit einem Arbeitsspeicher, wie einem 2048 Wörter-Direktzugriffspeicher, verbunden ist.
SSRAm 30 ist ein 240 χ 2048 Bit-Direktzugriffspeicher. Der ASP 32 ist ein Pseudozufalls-Digitalsignalsynthesierer, der in der Lage ist, dynamische Prüffolgen unter interner oder externer Taktsteuerung zu erzeugen. Ein solcher digitaler Signalsynthesierer ist der im Modell 3010 Schaltungsplattenprüfgerät eingebaute, das von der Anmelderin hergestellt und vertrieben wird.
Die POC 34 und der mSS 36 bilden zusammen einen Mehrkanal-
ausgelegtes
Datenzeitmultiplexer. Der MSS 36 ist ein digital /Äquivalent von 4240 gekuppelten Schaltern mit drei Stellungen, die unter der Steuerung der POC 34 arbeiten. Die POC 34 hat einen 4 χ 2 χ 2048 Bit-Direktzugritfspeicher, der einer externen Sicherung gegen Übersteuerung unterworfen ist. Das FDN 38 kann ein Gut/Schlecht-Prüfnetzwerk mit mehrkanaligem Eingang sein. Eine bevorzugte Ausführungsform ist ein paralleles zyklisches Redundanzprüfnetzwerk, wie einparalleler:CRC-Generator, der zur Ermittlung von Fehlern in Datenübertrayungssystemen verwendet wird. Solch ein Prüfnetzwerk ist in einem Artikel von K.M. Helness in Computer Design, März 1974, Seite 91, beschrieben.
809884/05Ö1
Die Steuerung 16 besteht aus einer Off-line-Zentraleinheit 40, einem Massenspeicher 42, wie einer Speicherplatte, und einer manuellen Eingabeeinheit 44 mit einer Tastatur (nicht gezeigt) und Frontplattenschaltern (nicht gezeigt).
Die Anzeigeeinrichtung 18 hat eine Frontplattenanzeige .46 und eine Tastaturanzeige 4b. Die Frontplattenanzeige 46 kann eine Matrix von Lampen und die Tastaturenzeige 48 kann eine alphanumerische Anzeige sein.
Die Treiber und Empfänger 23 werden mittels einer An-Zeigesammelleitung 50 kontrolliert^ die mit der Frontplattenanzeige 46 verbunden sind. Von der Leitung bO gelieferte Signale werden auch dem FDN 38 zur Ausfallermittlungsanalyse zugeführt? dessen Ausgangssignal über eine Steuerleitung 52 dem TSP 28 zugeführt wird«
&ine Treibersammelleitung 54 ist zwischen den MSS 36 und die Treiber der Einheit 22 geschaltet» Eine parallele Treibersammelleitung 154 mit der gleichen Anzahl von Kanälen kann mit parallelen Treibern und Empfängern (nicht gezeigt) zur Ansteuerung einer bekannten Besugseinheit (22 in Fig. i) verbunden sein» In gleicher Weise kann eine parallele Empfängersammelleitung 15u mit dem FDN 38 von parallelen Empfängern aus (nicht gezeigt) verbunden sein.
Eine externe Zeitsteuersammelleitung 56 ist zwischen die Zeitsteuerempfänger 26 und den TSP 2b geschaltete Eine externe übersteuerungssicherungssammelleitung 58 ist ausgehend von vier externen Sammelieitungs-Steuerempfängern 24 mit der POC 34 verbunden.
Der TSP 28 ist für eine interne Programmsteuerung geeignet, d.h., der TSP arbeitet unabhängig von dem/Prozessor 40. Der TSP sorgt insbesondere für die Taktsteuerung und Adressierung des SSRAM JO, des ASP 32 und der POC
809884/0191
über eine Signalleitung 60, um dem MSS 36 Informationen und Steuersignale zuzufünren. Der TSP 28 ist au<jh zur Of f-line-Verbmdung mit dem Prozessor 40 über eine Steuersammelleitung 62 verbunden. Die Direktzugriffspeichereinneiten des TSP 28, des SSRAM 30, des ASP 32 und der POC 34 können entweder über den Massenspeicher 42 oder die MIU 44 geladen werden. Für diesen Zweck sind der Massenspeicher 42 und die MIU 44 über die Otfline-CPU 40 und Sammelleitungen 62, 64, 66 und 68 mit dem TSF 28, dem SSRAM 30, dem FOC 34 und der ASP 32 verbunden. Diese Sammelleitungen können auch dazu verwendet werden, den Inhalt aller Arbeitsspeicher des Prozessors h in den Massenspeicher 42 einzuschreiben. Der SSRAM 30 und der ASP 32 sind in den MSS 36 über 240 Bit breite Sammelleitungen 70 und 72 verbunden, um zwei von drei möglichen Kanälen zur Dateneingabe über den Datenmultiplexer zu schafren, der durch den MSS 36 und den POC 34 gebildet ist. Ein dritter "kanal" oder Zustand wird durch eine hohe Impedanz bzw. Einganyslast 74 (Hi Z> geöildet, die beschreibend als dritter Kanal dargestellt ist. in der Praxis ist der Hi Z-Eingang ein Fehlerzustand des Eingangs zum MSS 36 in Abwesenheit einer Verbindung mit entweder dem SSRAM 30 oder dem ASP 32.
Der POC 32 schließlich ist mit dem MSS 3b über eine 4 χ 240 Bit bzw. eine programmierbare Multiplex(MUX)-Sammelleitung 73 und uie MIU 44 ist mit dem MSS 3b über eine voreinstellbare Multiplexsammelleitung 75 verbunden, deren Funktion anhand der Beschreibung der Fig. 4 erläutert wird.
Nach der SKizzierung der Hauptfunktionselemente und Verbindungen wird nun zur detaillierteren Beschreibung der Funktionselemente auf Fig. 3 Bezug genommen. Vom Benutzer festgelegte Prüffolgen und automatische Pseudazufallsfolgen können unter Programmsteuerung oder externer
803884/0591
281
Steuerung mit einer Geschwindigkeit gemischt werden, die den Befehlsausrührungszeiten von Mikrorechner-Steuertafeln angepaßt ist. Das Gerät hat eine Interface und Steuermöglichkeiten für eine dynamische umfangreiche IC-Logik, so daß eine UUT 20 das Prüfyerät taktsteuern und den Zeitpunkt und die Folge des Prüfprotokolls in geeigneter Weise steuern kann.
Die Treiber und Empfänger 23 bestehen aus 240 parallelen Paaren digitaler Signaltreiber- und Empfangskreise, die mit einem gemeinsamen Anschluß verbunden sind,, Fig„ 3 zeigt z.B. eine einzelne Signalleitung mit einem Treiberkreis 76 des Typs Texas Instrument 75367, der zwischen eine Leitung der Treibersammelleitung 54 unu einen Zwischenspeicher 78 geschaltet ist, der mit einem Anschluß 13 an der Frontplatte verbunden ist» Der gleiche Anschluß la ist mit einem zweiten Zwischenspeicher bzw. Emptängerzwischenspeicher 80 verbunden, der der Eingang eines Empfängerkreises 829wie eines RCA 4009 CMOS-Empfängers9 ist. Der Ausgang des Empfängerkreises 82 ist über eine Torschaltung 84 in die Leimung einer Empfängersammelleitung 50 geschaltet» Die Torschaltung 84 ermöglicht es, daß einzelne Anschlüsse zum ümptang von Daten von der UUT 20, z.B. über den MSS 36 und die POC 34,fernprogrammiert werden.
Fig. 4 ist eine Funktionsdarstellung des jyiSS 36 und der POC 34, die öie Zeitmuitiplexeinheit für die Ausgangs= signale des SSRhM 3Oj, der ASP 32 und des Hi Z'"Kanals55 74 (Empfangsbetriebsart; bilden und zu E/A-Steuertreibern und -empfängern 23 gerichtet sindo Der MSS 36 ist allgemein ein Äquivalent eines Satzes von 4 χ 240 gekuppelten Schaltern 86, 88y 90 und 92 mit drei Stellungen,, wobei in einer ersten Stufe drei Schaltstellungen A5, B und C iint.er Programmsteuerung während einer Prüf folge geändert werden können»
809884/0IS1
Das Äquivalent einer zweiten Stufe von 240 Schaltern 9 4 mit vier Stellungen ist zu den vier Stufen der programmgesteuerten Schalter 86, ö8, 90 und 92 in Reihe geschaltet. Die zweite Stufe der Schalter y4 ist nicht programmgesteuert, sondern stattdessen kann jeder Schalter 94 über die Sammelleitung 75 von der MIU 44 otf-xinevoreingesteilt werden, um das Signalschema zu erzeugen, das einer der Verbinaungsleitungen 9o, 98, 100, 102 der Programmsteuerbaren Schalter 86, b8, 90 und 92 zugeführt wird. Der zweite Pegel der schalter 9 4 ist nicht programm-' gesteuert, sondern stattdessen kann jeder Schalter y4 über die Sammelleitung 75 ausgehend von aer MIU 44 otfline-voreingestellt werden, um das Signalschema zu liefern, das einer der Verbindungsleitungen 96, 98, 100, 102 der programmsteuerbaren Schalter 86, 88, 90 und 92 zugeführt wird. Auf diese Weise Können ausgewählte Gruppen von Anschlüssen 13 zur Untersuchung unabhängig von anderen Gruppen von Anscnlüssen programmiert werden, da mehrere, z.B. vier unabhängig programmierte Folgen, vorgesehen sind.
Der Betrieb der Schalter 86, 88, 90 und 92 wird von der POC 34 gesteuert. Die POC 34 weist ein Adressenregister I06 (MUX ADR) auf, das aus einem Stapel von vier 2 χ 2048 Bit-DireKtzugriffspeichern Gesteht, von denen jeae Speicherstelle eine 2-Bit-Adresse entnält, die angibt, welche der drei möglichen Eingangsquellen 70, 72, 74 zu den vier Verbindungssammelleitungen 96, 98, 100, 102 geführt werden sollen.
Das MUX AUR 106 wird yeladen und ist über die Sammelleitung 66 off-line-lesbar. Eine On-line-Steuerung ist über die Steuerleitung 66 vorgesehen, die auswählt, welche der 2048 möglichen Adressen aktiviert werden soll.
Zusammenfassend wird die Wiederholungsfolge von dem TSP 28 gesteuert, und das MUX ADR 106 steuert die Zeit-
809884/0591
folgemischung von Prüfdaten über den MSS 36 ausgehend von den Signalkanälen /O, 72 und 74. Eine wichtige technische .eigenschaft besteht darin, daß die Datenini sch funk tion einer Echtzeit-on-line-S-ceuerung über die POC 34 unterworfen ist, was die Möglichkeit des Prüfgerätes mit der UUT 20 in Wechselwirkung zu treten erheblich fördert.
Die PuC 34 hat auch die Eigenschaft, die externe Übersteuerung irgendeiner der vier gekuppelten Schalter 86, 8b, 90 oder 92 zu ermöglichen. Insbesondere arbeitet ein Feld von vier Hochimpedanz-übersteuerungselementen 10b, 110, 112 und 114 (Hi Z OVRD) vorgesehen, das die entsprechenden Steuer leitungen 11by 118, "l20ff 127 bei einem Signal über den entsprechenden Kanal der Übersteuerungssainmelleitung 58 automatisch in den Hochimpedanz zustand schaltet. Dieses Merkmal ist zusätzlich zu dem intern programmierbaren Kanal 74 vornanden«
Das Gerät Kann programmgesteuert in drei Betriebsarten arbeiten. Jeder Anschluß kann eine wiederholbare Folge von Stufen in einer sich nicht wiederholenden Kette von bis zu·2048 Stufen aufnehmen» Jeder Anschluß 13 kann so programmiert werden, daß er einen bestimmten Satz von Folgen über den 240 χ 2048 Bit-SSRAM 30 oder eine synthesierte Pseudozufalisfolge über den ASP 32 oder eine Kombination von Prüfgruppen, alle unter der internen Steuerung oder der Steuerung der in der Prüfung befindlichen Einheit aufnimmt. Der Anschxuß 13 kann so programmiert werden, daß er von der UUT 20 zugeführte Daten zur Wechselwirkung mit dem gespeicherten Programm und zur Fehleranalyse aufnimmt. Außerdem können einige der Anschlüsse mit zusätzlichen Schaltungsplatten oder sog. "personality boards" verounden werden, die dem TSP 28 und der Hinteryrundsoftware Funktionen,wie externe Takrsteuerung, Echtzeitdaten über die erwarteten Leistungseigenschaften der UUT 20 oder digitale Verbinaungsinformationen, zur richtigen Verbindung des Prüfgerätes und der UUT 20 zuführen.
809804/0591

Claims (19)

  1. Ansprüche
    irät zum P±üfen einer auf Mikroprozessoren beruhenden Schaltungspiatte, die mehrere Eingangsanschlüsse hat, gekennzeichnet durch eine Einrichtung zur Erzeugung paralleler vorgewählter digitaler Folgeschemata, einer Einrichtung zur Synthesierung paralleler Pseudozufaxls-DigitalloIgeschemata und eine Einrichtung zur Zeitmultiplexbehandlung der digitalen Folgeschemata der Erzeugungseinrichtung und der Synthesiereinrichtung, um den Eingangsanschlüssen eine ausgewählte Mischtolge der Schemata zuzuführen.
  2. 2. Gerät nach Anspruch 1, gekennzeichnet durch eine auf die Zeitsteuerung der Scnaltungsplatte ansprechende Einrichtung zur Regulierung der Schaltgeschwindigkeit der Zeitmultiplexeinrichtung.
    809884/05dl
    ORIGINAL INSPECTED
  3. 3. Gerät nach Anspruch 2, gekennzeichnet uurch eine auf die Antworten der Schaltungsplatte auf die Schematamischfolge zur Änderung der Schematarolge ansprechende Einrichtung.
  4. 4. Gerät nach Anspruch 2, dadurch g e k en η zeichnet, daß die Zeitmuj-tiplexeinrichtung eine erste Schaltstufe, eine Einrichtung zur vorwahl des Signalverlaufs durch die erste Schaltstufe, eine zweite Schaltstufe in Reihe zu der ersten Schaltstufe und eine Einrichtung aufweist, die mit der Reguliereinrichtung verbunden ist und auf diese anspricnt, um einen Signalverlauf durch die,zweite Schaltstufe zu wählen.
  5. 5. Gerät nach Anspruch 4, gekennzeichnet durch eine auf die Antworten der Schaltungsplatte auf die Schematamiscxifoige ansprechende einrichtung, mit der die Wähleinrichtung für den Signalverlauf in der zweiten Schaltstufe verbunden ist und zur Änderung der Schematarolge auf diese anspricht.
  6. 6. Gerät zur interaktiven Prüfung einer programmierbaren Schaltungsanordnung, die digitale Signalein- und -ausgangsanschlüsse, einen Mikroprozessor und interne Zeitsteuereinrichtungen aufweist, g e k e η η zeichnet durch eine erste Schaltung (12) zur Schnittstellenverbindung mit bestimmten Kin- und Ausgangsanschlüssen (13) der Schaltungsanordnung (20), eine zweite Schaltung (16) zur Steuerung der Folge von Prüf schritten, von denen ;jeder eine Gruppe von digitalen Signalen und Schaltungszuständen tür aie Eingangsanschlusse sowie Schaltungszustände an den Ausgangsanschlüssen bestimmt, eine dritte Schaltung (14), die mit aer Schnittstellenverbindungsschaltung (12) und der Folgesteuerschaltung verbunden ist und auf ein Zeitsteuersignal wenigstens einer der
    809884/05&1
    internen Zeitsteuereinrichtungen und die Folgesteuerschaltung zur Synchronisierung aufeinanderfolgender Prüfschritte anspricht, eine vierte Schaltung, die mit der Schnittstellenverbindungsschaltung zur Erzeugung eines ersten digitalen Signals bei ausgewählten Prüfschritten verbindbar ist, eine fünfte Schaltung, die mit der Schnittstellenverbindungsschaltung verbindbar ist, um ein zweites digitales Signal, das von dem ersten verschieden ist, bei ausgewählten Prüischritten zu erzeugen, und Schalteinrichtungen, die mit dej. Folgesteuerschaltung zur übertragung und Unterbrechung der Übertragung üoer die Schnittstellenverbindungsschaltung der ersten und zweiten digitalen Signale zu ausgewählten Eingangsanschlüssen bei ausgewählten Prüfschritten verbunden ist.
  7. 7. Gerät nach Anspruch 6, gekennzeichnet durch eine sechste Schaltung, die mit der Schnittstellenverbindungsschaltung (12) zur Erzeugung einer hohen Impedanz an den Ein- und Ausgangsanschlüssen verbindbar ist, und dadurch, daß die Schalteinrichtungen die hohe Impedanz mit ausgewählten Eingangsund Ausgangsanschxüssen in Abhängigkeit von der Folgesteuerschaltung verbinden.
  8. 8. Gerät nach Anspruch 6, dadurch gekennzeichnet, daß die Folgesteuerschaltung auf digitale Ausgangssignale anspricht, die unter der Steuerung der in der Prüfung oefindlichen Schaltungsanordnung in Abhängigkeit von digitalen Signalen an den Eingangsanschlüssen zur Wahl der Folge von Prütschritten erzeugt werden.
  9. 9. Gerät nach Anspruch 6, dadurch gekennzeichnet, aaß eine digitale Dateneingangseinrichtung mit der Folgesteuerschaltung zur Vorwahl der Folge
    9884/0501
    der Prüfschritte verbunden ist.
  10. 10. Gerät nach Anspruch 6, dadurch gekennzeichnet, daß eine externe digitale Dateneingabeeinrxchtung mit der Folgesteuerschaltung zur Vorwahl der Folge der Prüfschritte verbunden ist, und daß die Folgesteuerschaltung auf digitale Ausyangssignale anspricht, die unter der Steuerung der in der Prüfung üefindlichen Schaltungsanordnung in abhängigkeit von digitalen Signalen an den Eingangsanschlüssen zur Änderung der Folge der Prütschritte erzeugt werden.
  11. 11. Gerät nach Anspruch 6, dadurch gekennzeichnet, daß die Schnittste±lenverbindungsschaltung eine Einrichtung zur Parallelschaltung einer zweiten Schaltungsanordnung mit der in der Prüfung ßefindlichen Schaltungsanordnung zum Vergleich des Betrxebs dieser Schaltunysanordnungen für digitale Signale an den jsin- und Ausgangs ans chlussen aufweist.
  12. 12. Gerät nach Anspruch 11, gekennzeichnet durch eine Prüfeinrichtung zum Vergleich der ersten und zweiten Schaltungsanordnung in Echtzeit.
  13. 13. Gerät nach Anspruch 6, gekennzeichnet durch eine Prüfeinrichtung zur Erzeugung einer Signaturantwort zum Vergleich der Schaltungsanurdnungsantwort mir der Antwort einer bekannten gültigen S chaltungs anordnung.
  14. 14. Gerät nach Anspruch 13, dadurch gekennzeich net, daß die Prüfeinrichtung ein paralleles zyklisches Redundanzprüf netzwerk {/.2) ist.
  15. 15. Gerät nach Anspruch t>, dadurch gekennzeichn e t , daß die erste digitale Signalerzeugungseinrichtung einen Speicher zur Speicherung und Abgabe
    809884/0591
    einer vorgewänlten digitalen Folge aufweist.
  16. 16. Gerät nach Anspruch b, dadurch gekennzeichnet, daß die zweite digitale Signalerzeugungseinrichtung eine Einrichtung zur Syn-chesierung und Abgaoe einer pseudozurälligen digitalen Folge aufweist.
  17. 17. Gerät zur interaktiven Prüfung einer programmierbaren Schaltungsanordnung, die digitale Signalein= und -ausgangs an Schlüsse, einen Mikroprozessor und interne Zeitsteuereinrichtunyen aufweist, gekennzeichnet durch eine bchnittstellenverbindungsschaltung (i2) zur Verbindung diyitaler Signalleitungen mit bestimmten ein- und Ausgangsanschlussen (13) der Schaltungsanordnung (2u), eine aut die digitalen Signale, die an aen Ausgangsanschlüssen erzeugt werden, ansprechende Einrichtung zur Wahl der Folge von Prüf schritten, von denen jeder einen Satz digi·= taler Signale und Schaltungszustände t die auf die Eingangsanschlüsse gegeben werden, sowie Schaltungszustände bestimmt, die an aen Ausgangsanschlüssen erzeugt werden, eine auf die Zeitsteuersignale ansprechende Einrichtunger die von den Zeitsteuereinrichtungen erzeugt werden s um die Folgegeschwindigkeit der Prüfschritte zu regulieren, einen Speicher zur Speicherung und Abgabe einer vorgewänlten digitalen rolge, eine Einrichtung zur Synthesierung und Abgabe einer pseudozufälligen digitalen Folge, einer Einrichtung zur Erzeugung eines Hoehimpedanz=Schal~ tungsanschiußaustandes, und Schalteinrichtungen Q die mit der Folgewähleinrichtung verbunden sind und auf Signale ausgewählter Ausgangganschlüsse zur wahiweisen Verbindung üöer die Schnittstellenverbindungsscnaltung des Folgespeichers, der Synthesiereinrichtung und de* die hohe Impedanz erzeugenden Einrichtung mit ausgewählten Eingangs- und Äusgangsanschlüssen und zur
    809384/0191
    wahlweisen Abtrennung von diesen anspricht, um eine gewählte Mischfolge digitaler Signale und Schaitungszustände zur ^rütung der Schaltungsanordnung zu erzeugen.
  18. 18. Verfahren zum Prüfen·einer Schalaingsanordnung, die einen Mikroprozessor mit internen Zeitsteuereinrichtungen und Kin- und Ausgangsanschlüssen zur Verbindung mit der externen Umgebung aufweist, dadurch gekennzeichnet , daß die Anschlüsse mit einem Prüfgerät verbunden werden, das eine Steuereinrichtung, eine Einrichtung zur Erzeugung digitaler Signale an jedem Eingangsanschxuß, eine Einrichtung zum Empfang einer diyitalen Signalantwort an jedem Anschluß und eine Einrichtung zur Speicherung des digitalen Zustandes an jedem Anschluß aufweist, daß ein Diagnoseschrittschema gespeichert wird, wobei jeaer Schritt einen Schaltungszustand, einen gespeicherten digitalen Zustand oder eine Signalverarbeitung zur Beaufschlagung eines Eingangsanschlusses und eine Antwortbedingung an einem Ausgangsanschluß bestimmt, daß für jeden Schritt und für jeden Anschluß ein digitaler Zustand, ein fester Schaltungszustand oder ein Zustand zur digitalen Signalsimulierung entsprechend einem vorgewählten Schema festgelegt wird, daß die Zeitsteuereinrichtungen mit der Steuereinrichtung zur Durchführung einer Zeitsteuerung durch die Zeitsteuereinrichtungen über die Steuereinrichtung verbunden werden, daß danach das Prüfschrittschema unter der Steuerung der Steuereinrichtung zur Prüfung der Schaltungsanordnung durchgeführt wird, und daß die digitalen Antworten jedes Anschlusses zur Prüfung der Schaltungsanordnung gespeichert werden.
  19. 19. Verfahren nach Anspruch 18, dadurch gekennzeichnet , daß die Durchführung des Prüf-
    809884/0991
    schrittscnemas die Änderung des Schrittschemas synchron mit der internen Zeitsteuereinrichtung entsprechend vorgewählten Antworten an den Ausgangsanschlüssen umfaßt.
    809884/0591
DE19782812344 1977-07-15 1978-03-21 Verfahren und vorrichtung zum pruefen von schaltungsplatten Pending DE2812344A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/815,961 US4125763A (en) 1977-07-15 1977-07-15 Automatic tester for microprocessor board

Publications (1)

Publication Number Publication Date
DE2812344A1 true DE2812344A1 (de) 1979-01-25

Family

ID=25219293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782812344 Pending DE2812344A1 (de) 1977-07-15 1978-03-21 Verfahren und vorrichtung zum pruefen von schaltungsplatten

Country Status (5)

Country Link
US (1) US4125763A (de)
JP (1) JPS5421148A (de)
DE (1) DE2812344A1 (de)
FR (1) FR2397678A1 (de)
GB (1) GB2001178B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0023419A2 (de) * 1979-07-26 1981-02-04 Fujitsu Limited Verfahren und Vorrichtung zum Testen einer logischen Schaltung
EP0088916A1 (de) * 1982-03-15 1983-09-21 Siemens-Albis Aktiengesellschaft Schaltungsanordnung zum Prüfen von elektrischen, insbesondere elektronischen Einrichtungen

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174805A (en) * 1978-04-13 1979-11-20 Ncr Corporation Method and apparatus for transmitting data to a predefined destination bus
US4194113A (en) * 1978-04-13 1980-03-18 Ncr Corporation Method and apparatus for isolating faults in a logic circuit
US4200224A (en) * 1978-08-21 1980-04-29 Bell & Howell Company Method and system for isolating faults in a microprocessor and a machine controlled by the microprocessor
DE2841073A1 (de) * 1978-09-21 1980-04-03 Ruhrtal Gmbh Schaltungsanordnung zur verarbeitung von elektrisch dargestellten informationen
US4236246A (en) * 1978-11-03 1980-11-25 Genrad, Inc. Method of and apparatus for testing electronic circuit assemblies and the like
US4222514A (en) * 1978-11-30 1980-09-16 Sperry Corporation Digital tester
JPS5853774B2 (ja) * 1978-12-29 1983-12-01 株式会社日立製作所 情報処理装置
US4271515A (en) * 1979-03-23 1981-06-02 John Fluke Mfg. Co., Inc. Universal analog and digital tester
JPS56500945A (de) * 1979-07-27 1981-07-09
US4308615A (en) * 1979-09-17 1981-12-29 Honeywell Information Systems Inc. Microprocessor based maintenance system
US4380070A (en) * 1979-11-20 1983-04-12 Lockheed Corporation Automatic circuit identifier
US4500993A (en) * 1980-06-17 1985-02-19 Zehntel, Inc. In-circuit digital tester for testing microprocessor boards
US4339819A (en) * 1980-06-17 1982-07-13 Zehntel, Inc. Programmable sequence generator for in-circuit digital testing
CA1163721A (en) * 1980-08-18 1984-03-13 Milan Slamka Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
US4455654B1 (en) * 1981-06-05 1991-04-30 Test apparatus for electronic assemblies employing a microprocessor
US4397021A (en) * 1981-06-15 1983-08-02 Westinghouse Electric Corp. Multi-processor automatic test system
US4517661A (en) * 1981-07-16 1985-05-14 International Business Machines Corporation Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit
US4450560A (en) * 1981-10-09 1984-05-22 Teradyne, Inc. Tester for LSI devices and memory devices
JPS59500437A (ja) * 1982-03-30 1984-03-15 ロツキ−ド　コ−ポレ−シヨン 自動回路識別装置
US4565967A (en) * 1982-06-21 1986-01-21 Whirlpool Corporation Method and apparatus for testing microwave ovens
FR2531230A1 (fr) * 1982-07-27 1984-02-03 Rank Xerox Sa Ensemble destine au test automatique centralise de circuits imprimes et procede de test de circuits a microprocesseur faisant application de cet ensemble
US4574354A (en) * 1982-11-19 1986-03-04 Tektronix, Inc. Method and apparatus for time-aligning data
US4551837A (en) * 1983-03-25 1985-11-05 International Telephone & Telegraph Corp. High speed operational recurring signature evaluator for digital equipment tester
JPS60105974A (ja) * 1983-11-14 1985-06-11 Nissan Motor Co Ltd 車両用制御装置の点検方法
EP0175995B1 (de) * 1984-09-21 1990-01-03 Siemens Aktiengesellschaft Einrichtung für die Funktionsprüfung integrierter Schaltkreise
US4715034A (en) * 1985-03-04 1987-12-22 John Fluke Mfg. Co., Inc. Method of and system for fast functional testing of random access memories
US4644265A (en) * 1985-09-03 1987-02-17 International Business Machines Corporation Noise reduction during testing of integrated circuit chips
US4706208A (en) * 1985-09-03 1987-11-10 American Telephone And Telegraph Company, At&T Bell Laboratories Technique for the operational life test of microprocessors
JPH0750159B2 (ja) * 1985-10-11 1995-05-31 株式会社日立製作所 テストパタ−ン発生装置
DE3543699A1 (de) * 1985-12-11 1987-06-19 Rohde & Schwarz Verfahren zum pruefen der einzelnen bauelemente einer leiterplatte (in-circuit-test)
US4931723A (en) * 1985-12-18 1990-06-05 Schlumberger Technologies, Inc. Automatic test system having a "true tester-per-pin" architecture
US4713815A (en) * 1986-03-12 1987-12-15 International Business Machines Corp. Automatic fault location system for electronic devices
US4771428A (en) * 1986-04-10 1988-09-13 Cadic Inc. Circuit testing system
US4724378A (en) * 1986-07-22 1988-02-09 Tektronix, Inc. Calibrated automatic test system
US4853621A (en) * 1987-03-05 1989-08-01 Kouken Co., Ltd. Water resistance load system
US4855681A (en) * 1987-06-08 1989-08-08 International Business Machines Corporation Timing generator for generating a multiplicty of timing signals having selectable pulse positions
US4845712A (en) * 1987-11-30 1989-07-04 Tandem Computers Incorporated State machine checker
DE3821230A1 (de) * 1988-06-23 1989-12-28 Siemens Ag Testanordnung zur erzeugung von testmustern fuer den test von mikroprozessoren
US5047708A (en) * 1988-12-23 1991-09-10 Kondner Jr Robert L Apparatus for testing circuit boards
US5289116A (en) * 1990-05-31 1994-02-22 Hewlett Packard Company Apparatus and method for testing electronic devices
JPH0481675A (ja) * 1990-07-25 1992-03-16 Mitsubishi Electric Corp 半導体デバイステスト装置
US5150048A (en) * 1990-09-12 1992-09-22 Hewlett-Packard Company General purpose, reconfigurable system for processing serial bit streams
US5243273A (en) * 1990-09-12 1993-09-07 Hewlett-Packard Company General purpose, reconfigurable system for processing serial bit streams
US5410551A (en) * 1992-01-02 1995-04-25 Andahl Corporation Net verification method and apparatus
US5390325A (en) * 1992-12-23 1995-02-14 Taligent, Inc. Automated testing system
FR2745924B1 (fr) * 1996-03-07 1998-12-11 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
US6240543B1 (en) * 1998-12-01 2001-05-29 Narpat Bhandari Integration of manufacturing test of multiple system on a chip without substantial simulation
EP1146690B1 (de) * 2000-04-14 2006-06-21 Tektronix Berlin GmbH &amp; Co. KG Verfahren und Vorrichtung zur Analyse von Daten
US7707319B2 (en) * 2000-09-18 2010-04-27 Rockwell Automation Technologies, Inc. Noninvasive testing of network interface error codes for safety network
US6842879B1 (en) 2000-11-21 2005-01-11 Unisys Corporation Methods and apparatus for facilitating the design of an adapter card of a computer system
CN1459027A (zh) * 2001-03-13 2003-11-26 皇家菲利浦电子有限公司 具有改进的可靠性的集成电路测试装置
US20080046789A1 (en) * 2006-08-21 2008-02-21 Igor Arsovski Apparatus and method for testing memory devices and circuits in integrated circuits
CN112114245B (zh) * 2020-09-17 2022-12-13 深圳市拓普泰克技术股份有限公司 Pcba拼板测试方法、pcba测试装置及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832535A (en) * 1972-10-25 1974-08-27 Instrumentation Engineering Digital word generating and receiving apparatus
US3831149A (en) * 1973-02-14 1974-08-20 Burroughs Corp Data monitoring apparatus including a plurality of presettable control elements for monitoring preselected signal combinations and other conditions
US3873818A (en) * 1973-10-29 1975-03-25 Ibm Electronic tester for testing devices having a high circuit density
US3924109A (en) * 1974-07-22 1975-12-02 Technology Marketing Inc Automatic circuit card testing system
US3931506A (en) * 1974-12-30 1976-01-06 Zehntel, Inc. Programmable tester
US4012625A (en) * 1975-09-05 1977-03-15 Honeywell Information Systems, Inc. Non-logic printed wiring board test system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0023419A2 (de) * 1979-07-26 1981-02-04 Fujitsu Limited Verfahren und Vorrichtung zum Testen einer logischen Schaltung
EP0023419A3 (en) * 1979-07-26 1981-05-27 Fujitsu Limited A method and a device for testing a logic circuit
EP0088916A1 (de) * 1982-03-15 1983-09-21 Siemens-Albis Aktiengesellschaft Schaltungsanordnung zum Prüfen von elektrischen, insbesondere elektronischen Einrichtungen

Also Published As

Publication number Publication date
GB2001178A (en) 1979-01-24
FR2397678A1 (fr) 1979-02-09
JPS5421148A (en) 1979-02-17
US4125763A (en) 1978-11-14
GB2001178B (en) 1982-05-06

Similar Documents

Publication Publication Date Title
DE2812344A1 (de) Verfahren und vorrichtung zum pruefen von schaltungsplatten
DE3709032C2 (de)
EP1097460B1 (de) Integrierte schaltung mit einer selbsttesteinrichtung zur durchführung eines selbsttests der integrierten schaltung
DE3237225C2 (de) Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen
DE1524175C3 (de) Prüfeinrichtung in elektronischen Datenverarbeitungsanlagen
EP0063650B1 (de) Prüfsystem
DE3606650A1 (de) Hardware logik-simulator
DE2726753A1 (de) Interface-adapter
DE2812396A1 (de) Elektronisches pruefgeraet
DE2658611A1 (de) Vorrichtung zur erzeugung und zum empfang von digitalwoertern
DE3702408C2 (de)
DE3719497A1 (de) System zur pruefung von digitalen schaltungen
DE3331965A1 (de) Verfahren und anordnung fuer die schrittweise statische pruefung der jeweiligen verbindungen und integrierten untersysteme eines auf mikroprozessorbestueckung aufbebauten systems zur oeffentlichen verwendung
DE19522335A1 (de) Verfahren zum Einstellen von Eingabe/Ausgabe-Basisadressen und Vorrichtung für jumperfreie Konfiguration
DE10213582B4 (de) Datenberechnungsvorrichtung und Verfahren zur Anwendung der Datenberechnungsvorrichtung zur Einstellung einer elektronischen Steuereinrichtung
EP3399425A1 (de) Verfahren zur erkennung einer verdrahtungstopologie
DE19581540C2 (de) Hochgeschwindigkeits- Testmusterübertragungsvorrichtung für eine Halbleitertestvorrichtung
DE69433618T2 (de) Gerät zur prüfung der verbindung zwischen dem ausgang einer schaltung mit fester logischer ausgabe und dem eingang eines weiteren schaltkreises
DE10330037B3 (de) Adapterkarte zum Anschließen an einen Datenbus in einer Datenverarbeitungseinheit und Verfahren zum Betreiben eines DDR-Speichermoduls
DE19934751B4 (de) System zur Untersuchung einer Netzwerkeinrichtung
DE3241175C2 (de)
WO1989003088A1 (en) Electronic assembly with self-test circuit
DE10252265B4 (de) Netzwerkkarte und Verfahren zu ihrer Verwendung
DE102004001653B3 (de) Verfahren und Vorrichtung zum Testen von zu testenden Schaltungseinheiten mit unterschiedlichen Testmodus-Datensätzen
DE10161031C1 (de) Verfahren und Vorrichtung zum Simulieren und/oder Testen einer zu verifizierenden Schaltungseinheit

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee