DE3543699A1 - Verfahren zum pruefen der einzelnen bauelemente einer leiterplatte (in-circuit-test) - Google Patents

Verfahren zum pruefen der einzelnen bauelemente einer leiterplatte (in-circuit-test)

Info

Publication number
DE3543699A1
DE3543699A1 DE19853543699 DE3543699A DE3543699A1 DE 3543699 A1 DE3543699 A1 DE 3543699A1 DE 19853543699 DE19853543699 DE 19853543699 DE 3543699 A DE3543699 A DE 3543699A DE 3543699 A1 DE3543699 A1 DE 3543699A1
Authority
DE
Germany
Prior art keywords
test
circuit
circuit board
component
individual components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853543699
Other languages
English (en)
Other versions
DE3543699C2 (de
Inventor
Hans-Joachim Beese
Lothar Dr Tschimpke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Priority to DE19853543699 priority Critical patent/DE3543699A1/de
Priority to GB8629664A priority patent/GB2184555B/en
Publication of DE3543699A1 publication Critical patent/DE3543699A1/de
Application granted granted Critical
Publication of DE3543699C2 publication Critical patent/DE3543699C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31915In-circuit Testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Prüfen der ein­ zelnen Bauelemente einer Leiterplatte (In-Circuit-Test) laut Oberbegriff des Patentanspruches.
Ein In-Circuit-Test-Verfahren dieser Art ist bekannt (Elektronikpraxis Nr. 1, Januar 1981, Seiten 70,77; Elek­ tronik 23/19.11.82, S. 49 bis 51 und Elektronik 11/4.6.82, S. 77 bis 80). Das Prüfprogramm wird hierbei aus der Schal­ tungsbeschreibung der komplett bestückten Leiterplatte und aus einzelnen analogen bzw. digitalen Informationen der auf der Leiterplatte angebrachten Bauelemente wie Widerstände, Kondensatoren, Transistoren, Gleichrichter, Operationsver­ stärker u.a. integrierte Bauelemente (IC), die in einer so­ genannten Bausteinbibliothek abgespeichert sind, erzeugt. Die Bauelementeinformationen in der Bausteinbibliothek werden hierbei von Hand aus den entsprechenden Beschrei­ bungsinformationen der Bauelement-Hersteller eingespeichert. Zusätzlich muss bei der Erstellung des Prüfprogrammes noch berücksichtigt werden, dass das zu messende Bauelement wäh­ rend seiner Einzelprüfung messtechnisch derart isoliert ist, dass ein Quasi-Einzeltest des Bauelementes ohne Beeinflus­ sung durch die übrige Schaltung der Leiterplatte durchge­ führt wird. Die eigentliche Prüfung erfolgt gesteuert durch dieses Prüfprogramm in einer Prüfvorrichtung, in welcher über einen der Leiterplatte angepassten Nadelbettadapter mit einer Vielzahl von Nadelkontaktstiften an vorbestimm­ ten Schaltungspunkten der Leiterplatte die isolierte Prü­ fung der ausgewählten Bauelemente durchgeführt wird. Die Erstellung des Prüfprogrammes für den In-circuit-Test kann von Hand oder, falls dies zu aufwendig ist, mit einem au­ tomatischen Programmgenerator erzeugt werden, der automa­ tisch aus den Informationen der Bausteinbibliothek und der Schaltungsbeschreibung der Leiterplatte die jeweiligen Prüfsequenzen unmittelbar in der Testsystemsprache für den hierbei verwendeten Rechner erzeugt (Test and Measurement World, November 1983, S. 43 bis 53).
Die Eingabe der jeweiligen Bauelementeinformationen abge­ leitet von den Angaben des Herstellers in die Bauelemente­ bibliothek und vor allem auch deren Vervollständigung wird bei der Vielzahl von inzwischen von den verschiedensten Her­ stellern angebotenen Bauelementen immer schwieriger und un­ übersichtlicher, vor allem für digital arbeitende Bauelemen­ te, wie sie immer mehr auf Leiterplatten angewendet werden. Die steigende Anzahl und wachsende Komplexität der digitalen integrierten Bauelemente erschweren zunehmend eine quantita­ tive und qualitative Anpassung dieser Bausteinbibliotheken an den Stand der Technik.
Zur Überprüfung der Gesamtfunktion von komplett bestückten Leiterplatten sind auch schon sogenannte Funktionstestver­ fahren bekannt, hierbei wird unter Ausserachtlassung der Topologie der Gesamtschaltung am Eingang der Schaltung ein entsprechendes Prüfprogramm eingespeist und am Ausgang ge­ messen, ob die Schaltung der Leiterplatte einwandfrei arbei­ tet oder fehlerhaft ist (Funktionstest nach Elektronikpraxis, Nr. 1, Januar 1981, S. 70, 71). Ein Funktionstest gilt als "gut", wenn das vollständige Bild aller Ein- und Ausgangs­ signale einer gewissen Sollvorgabe entspricht. Ist dies nicht der Fall, beginnt die Suche nach der Fehlerursache. Hierbei gibt es im Rahmen des Funktionstestes bekannte teilautomatisierte Diagnoseverfahren, die jedoch einen grossen Softwareaufwand erfordern und die eine relativ ge­ ringe Diagnosesicherheit besitzen.
Es ist Aufgabe der Erfindung, ein In-Circuit-Testverfahren der eingangs erwähnten Art so weiterzubilden und zu verbes­ sern, dass die Informationen über die einzelnen Bauelemente in der Bauelementebibliothek auf einfache Weise schnell und automatisch ermittelt werden.
Diese Aufgabe wird ausgehend von einem Verfahren laut Ober­ begriff des Patentanspruches durch dessen kennzeichnende Merkmale gelöst.
Bei dem erfindungsgemässen Verfahren werden also die Infor­ mationen über die einzelnen Bauelemente nicht mehr von Hand aus den Angaben des Bauelemente-Herstellers in die Bauelemen­ tebibliothek eingegeben, sondern diese Informationen werden durch einen einfachen automatischen Funktionstestablauf selbsttätig an den einzelnen Schaltungspunkten der Bauelemen­ te in der Prüfvorrichtung ermittelt und dann in die Bauele­ mentebibliothek eingespeichert. Dies kann beispielsweise durch einfache Messung der Anschlußstift-Zustände an einem IC-Bauelement geschehen, während die gesamte Leiterplatte, auf welcher dieses Bauelement angebracht ist, einem an sich bekannten Funktionstest unterworfen wird. Während dieses Funktionstestes lernt praktisch die Bauelementebibliothek selbsttätig die jeweiligen Informationen des ausgewählten Bauelements. Eine andere Möglichkeit ist, diese Informatio­ nen für die Bauelementebibliothek automatisch von den Er­ gebniswerten eines Simulationsprogrammablaufes der Leiter­ platte abzuleiten. Solche Simulationsprogramme sind bei der rechnergestützten Entwicklung und Konstruktion solcher Leiterplatten-Schaltungen üblich, sie simulieren auf einem Rechner den Funktionsablauf der gesamten Schaltung der Leiterplatte und aus einem solchen Simulationsprogramm können an ausgewählten Schaltungspunkten die jeweiligen Funktionsdaten eines dort angeschlossenen Bauelementes er­ mittelt werden, die dann in die Bauelementebibliothek ein­ gegeben werden. Auch in diesem Fall kann also die Bauelemente­ bibliothek selbsttätig die jeweiligen Informationen der Bau­ elemente für den anschliessenden In-Circuit-Test lernen. Dieses Lernen der Informationen von einem echt durchgeführten Funktionstest bzw. einem simulierten Programmablauf kann ge­ gebenenfalls auch kombiniert durchgeführt werden. Die so automatisch ermittelten Informationen über die einzelnen Bauelemente in der Bauelementebibliothek können dann in be­ kannter Weise gegebenenfalls unter Anwendung eines automati­ schen Programmgenerators zu einem Prüfprogramm eines In- Circuit-Test-Verfahrens weiterverarbeitet werden, wobei in diesem Fall das Zeitdiagramm der Ein- und Ausgänge aller auf der Leiterplatte vorhandenen Bauelemente als Informa­ tionswerte zur Verfügung stehen. Dieses verbesserte und ver­ einfachte In-Circuit-Test-Verfahren kann hierbei entweder nach einem bekannten Funktionstest angewendet werden, d.h., wenn in einem Funktionstest festgestellt wird, dass die je­ weilige Leiterplatte fehlerhaft ist, wird anschliessend das In-Circuit-Test-Verfahren durchgeführt. Da bei dem erfindungs­ gemässen Verfahren das zugehörige Prüfprogramm sehr einfach auch für Leiterplatten erstellt werden kann, deren Bauele­ mentebestückung im einzelnen nicht bekannt ist, eignet sich dieses Verfahren auch unmittelbar als Diagnoseverfahren im Rahmen eines Funktionstestverfahrens. Die erfindungsgemässe Anwendung eines an sich bekannten Funktionstestverfahrens zur selbsttätigen Ermittlung der Bauelementeinformationen für die Bauelementebibliothek eines In-Circuit-Test-Ver­ fahrens macht ein solches In-Circuit-Test-Verfahren sehr universell verwendbar, da es damit unabhängig wird von den entsprechenden Angaben der Bauelemente-Hersteller. Das er­ findungsgemässe Verfahren besitzt darüber hinaus noch den grossen Vorteil, dass hierbei exakt diejenigen Daten er­ fasst werden, die für die Funktion eines Bauelementes auch tatsächlich in der jeweiligen Schaltung wichtig sind. Bei den bekannten In-Circuit-Test-Verfahren besteht die Gefahr, dass gerade diejenigen Bauelementefunktionen nicht getestet werden, die für eine bestimmte Fehlfunktion der Gesamt­ schaltung ursächlich sind, da der Bauelementehersteller mög­ licherweise gerade diese Funktion nicht beschrieben hat. Dies ist bei dem erfindungsgemässen Verfahren vermieden, da ja die einzelnen Bauelemente-Informationen während eines nor­ malen Funktionsablaufes ermittelt werden.

Claims (1)

  1. Verfahren zum Prüfen der einzelnen Bauelemente einer Leiterplatte (In-Circuit-Test), bei dem aus in einer Bauelementebibliothek gespeicherten Informationen über die einzelnen Bauelemente und aus der Schaltungsbeschrei­ bung der mit diesen Bauelementen bestückten Leiterplatte ein Prüfprogramm für einzelne Bauelemente erzeugt wird, nach welchem dann in einer Prüfvorrichtung, die an vorbe­ stimmten Schaltungspunkten der Leiterplatte angeschlossen wird, die Funktion der einzelnen Bauelemente geprüft wird, dadurch gekennzeichnet, dass während eines an sich bekannten Funktionstestablaufes und/oder während des an sich bekannten Ablaufes eines Simulationsprogramms der Leiterplatte das Verhalten der einzelnen zu prüfenden Bauelemente erfasst und als Bauelementeinformation in die Bauelementebibliothek eingegeben wird.
DE19853543699 1985-12-11 1985-12-11 Verfahren zum pruefen der einzelnen bauelemente einer leiterplatte (in-circuit-test) Granted DE3543699A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19853543699 DE3543699A1 (de) 1985-12-11 1985-12-11 Verfahren zum pruefen der einzelnen bauelemente einer leiterplatte (in-circuit-test)
GB8629664A GB2184555B (en) 1985-12-11 1986-12-11 Procedure for assembling or extending a module library for the generation of an in-circuit test program for printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853543699 DE3543699A1 (de) 1985-12-11 1985-12-11 Verfahren zum pruefen der einzelnen bauelemente einer leiterplatte (in-circuit-test)

Publications (2)

Publication Number Publication Date
DE3543699A1 true DE3543699A1 (de) 1987-06-19
DE3543699C2 DE3543699C2 (de) 1989-02-23

Family

ID=6288146

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853543699 Granted DE3543699A1 (de) 1985-12-11 1985-12-11 Verfahren zum pruefen der einzelnen bauelemente einer leiterplatte (in-circuit-test)

Country Status (2)

Country Link
DE (1) DE3543699A1 (de)
GB (1) GB2184555B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309842C1 (de) * 1993-03-26 1994-06-16 Arnold Edv Gmbh Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens
DE102019121903A1 (de) * 2019-08-14 2021-02-18 Seg Automotive Germany Gmbh Verfahren zum Herstellen einer Baugruppe mit mehreren Halbleiterbauteilen, Baugruppe und Verwendung einer Baugruppe

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2815414B1 (fr) * 2000-10-17 2003-02-07 Larisys Dispositif et procede pour assurer le test d'un appareil electromecanique

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000460A (en) * 1974-07-01 1976-12-28 Xerox Corporation Digital circuit module test system
US4125763A (en) * 1977-07-15 1978-11-14 Fluke Trendar Corporation Automatic tester for microprocessor board
US4174805A (en) * 1978-04-13 1979-11-20 Ncr Corporation Method and apparatus for transmitting data to a predefined destination bus
US4339819A (en) * 1980-06-17 1982-07-13 Zehntel, Inc. Programmable sequence generator for in-circuit digital testing
GB2086061B (en) * 1980-10-13 1985-05-22 Marconi Instruments Ltd Automatic test systems
US4493045A (en) * 1981-10-19 1985-01-08 Fairchild Camera & Instrument Corp. Test vector indexing method and apparatus
JPS61501416A (ja) * 1982-12-15 1986-07-10 イクイツプメント セイルズ コムパニ− インコ−ポレ−テツド 複合回路の高速試験
US4588945A (en) * 1983-06-13 1986-05-13 Hewlett-Packard Company High throughput circuit tester and test technique avoiding overdriving damage

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DE-Z.: VDI nachrichten Nr.9, 4.März 1983, S.8 *
Elektronik 11/04.06.82, S.77-80 *
Elektronik 23/19.11.1982, S.49-51 *
Elektronikpraxis Nr. 1, Jan. 1981, S.70-72,77 *
Test and Measurement World, Nov. 1983, S.43-53 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309842C1 (de) * 1993-03-26 1994-06-16 Arnold Edv Gmbh Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens
DE102019121903A1 (de) * 2019-08-14 2021-02-18 Seg Automotive Germany Gmbh Verfahren zum Herstellen einer Baugruppe mit mehreren Halbleiterbauteilen, Baugruppe und Verwendung einer Baugruppe

Also Published As

Publication number Publication date
GB2184555A (en) 1987-06-24
GB8629664D0 (en) 1987-01-21
DE3543699C2 (de) 1989-02-23
GB2184555B (en) 1990-08-01

Similar Documents

Publication Publication Date Title
DE10010043C2 (de) Halbleitervorrichtung-Simulationseinrichtung und zugehörige Halbleitertestprogramm-Debugging-Einrichtung
DE69033360T2 (de) Simulation von ausgewählten Logik-Schaltungsentwürfen
DE3111852C2 (de)
DE3787431T2 (de) Verfahren zur Generierung einer Kandidatenliste von fehlerhaften Schaltungselementen und Verfahren zur Isolierung von Fehlern in einer logischen Schaltung unter Verwendung dieser Kandidatenliste.
DE69229389T2 (de) Testsystem für Schaltkreise
DE60100754T2 (de) System und verfahren zum testen von signalverbindungen unter verwendung einer eingebauten selbsttestfunktion
DE3625462A1 (de) Rechnerunterstuetzte fehlerisolation beim pruefen von gedruckten schaltungen
DE68925994T2 (de) Programmgesteurte In-circuit-Prüfung von Analogdigitalwandlern
DE10392497T5 (de) Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung
DE4434927C2 (de) Verfahren zum Testen einer Schaltungsplatine
DE69717824T2 (de) Verfahren und vorrichtung zum software-test
DE69224176T2 (de) Prüfung unter Strom von gemischter Konventionell/Boundary-Scanlogik
DE3382655T2 (de) Signaturanalysator mit eigentakt.
DE102004058753A1 (de) Verifizierung von Integrierte-Schaltung-Tests unter Verwendung einer Testsimulation und einer Integrierte-Schaltungs-Simulation mit einem simulierten Ausfall
DE112006001222T5 (de) Halbleitertestprogramm-Diagnosevorrichtung
DE102021116906A1 (de) Test- und messsystem zur analyse von zu testenden vorrichtungen
DE3602171A1 (de) Testgeraet fuer ein elektromedizinisches geraet
DE3543699A1 (de) Verfahren zum pruefen der einzelnen bauelemente einer leiterplatte (in-circuit-test)
DE10158240B4 (de) Systeme und Verfahren zum Erleichtern des Testens von Anschlussflächenempfängern integrierter Schaltungen
DE2441486C2 (de) Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises und Einrichtung zur Durchführung des Verfahrens
US5590136A (en) Method for creating an in-circuit test for an electronic device
DE10064407A1 (de) Verfahren und Vorrichtung zur Verifizierung der Angemessenheit von Testmustern
DE69012594T2 (de) Verfahren und Gerät zur Schaltungsprüfung.
DE19940902C1 (de) Prüfeinrichtung
DE69507653T2 (de) Verfahren und Vorrichtung zur Erzeugung von Tests für elektronische Karten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee