DE10010043C2 - Halbleitervorrichtung-Simulationseinrichtung und zugehörige Halbleitertestprogramm-Debugging-Einrichtung - Google Patents

Halbleitervorrichtung-Simulationseinrichtung und zugehörige Halbleitertestprogramm-Debugging-Einrichtung

Info

Publication number
DE10010043C2
DE10010043C2 DE10010043A DE10010043A DE10010043C2 DE 10010043 C2 DE10010043 C2 DE 10010043C2 DE 10010043 A DE10010043 A DE 10010043A DE 10010043 A DE10010043 A DE 10010043A DE 10010043 C2 DE10010043 C2 DE 10010043C2
Authority
DE
Germany
Prior art keywords
test
semiconductor device
value
voltage
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10010043A
Other languages
English (en)
Other versions
DE10010043A1 (de
Inventor
Kiyoshi Fukushima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE10010043A1 publication Critical patent/DE10010043A1/de
Application granted granted Critical
Publication of DE10010043C2 publication Critical patent/DE10010043C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31705Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31704Design for test; Design verification
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2846Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

Hintergrund der Erfindung
Die Erfindung bezieht sich auf eine Halbleitervorrich­ tung-Simulationseinrichtung, die in einer Programmfehler­ beseitigungseinrichtung verwendet wird, um ein Testpro­ gramm zu prüfen durch Emulieren einer Halbleitertestein­ richtung, sowie auf eine Halbleitertestprogramm-Fehlerbe­ seitigungseinrichtung, die eine solche Halbleitervorrich­ tung-Simulationseinrichtung verwendet.
Es sind Halbleitertesteinrichtungen bekannt, die einen Gleichstromtest, einen Funktionstest und dergleichen mit verschiedenen Halbleitervorrichtungen wie z. B. logischen ICs und Halbleiterspeichern vor dem Versand durchführen. Die Tests, die von den Halbleitertesteinrichtungen durch­ geführt werden, werden im allgemeinen als Funktionstest und als Gleichstromtest klassifiziert. In einem Funkti­ onstest wird ein vorgegebenes Testmustersignal an eine zu testende Halbleitervorrichtung angelegt (im folgenden mit "DUT" = "Device Under Test" bezeichnet), wobei geprüft wird, ob die DUT eine erwartete Operation für das Testmu­ stersignal ausführt. In einem Gleichstromtest wird ge­ prüft, ob die an jedem Anschluß einer DUT erhaltenen Gleichstromeigenschaften den Erwartungen entsprechen. Unter diesen Gleichstromtests gibt es z. B. Spannungsbe­ aufschlagung-Strommessung-Tests, die prüfen, ob ein erwarteter Strom aus einem Anschluß entnommen werden kann, wenn eine bekannte Spannung angelegt wird, sowie Stromquellen-Spannungsmessung-Tests, die prüfen, ob eine erwartete Spannung an einem Anschluß erscheint, wenn ein bekannter Strom eingegeben oder entnommen wird. Im Fall der Funktionstests werden in vielen Fällen Spannungsbe­ dingungen, Strombedingungen und dergleichen, die an eine DUT angelegt werden, auf verschiedene Weise verändert, wie z. B. durch Verändern einer Hochpegelzustand-Spannung auf 4 V, was niedriger ist als ein regulärer Spannungs­ wert von 5 V, und z. B. durch Ändern einer Niedrigpegel­ zustand-Spannung auf 0,5 V, was höher ist als ein regulä­ rer Spannungswert von z. B. 0 V.
Bei der Durchführung eines Funktionstests oder eines Gleichstromtests werden verschiedene Bedingungen, d. h. welche Tests welcher Werte unter welchen Bedingungen durchzuführen sind, im voraus in einem Halbleitertestpro­ gramm eingebaut. Somit können verschiedene Tests an einer DUT durchgeführt werden, indem ein solches Halbleiter­ testprogramm ausgeführt wird. Ein Halbleitertestprogramm enthält jedoch eine große Anzahl von Schritten, da es erforderlich ist, eine große Vielfalt von Operationen zu steuern, wie z. B. das Setzen der Testwerte, das Setzen der Testbedingungen, die Ausführung eines Tests und die Beurteilung eines Testergebnisses. Wenn die Art einer DUT oder ihre Logik geändert wird, ist es erforderlich, das Halbleitertestprogramm entsprechend auf verschiedene Weise zu ändern. Wenn ein Halbleitertestprogramm neu erzeugt oder geändert wird, ist er erforderlich, es zu bewerten, d. h. zu prüfen, ob das Programm selbst normal arbeitet. Ein Verfahren besteht darin, daß ein Halblei­ tertestprogramm bewertet wird, durch Ausführen desselben für eine DUT, die als gut oder defekt bekannt ist, unter Verwendung einer aktuellen Halbleitertesteinrichtung. Halbleitertesteinrichtungen selbst sind jedoch teuer und werden in einer kleinen Zahl eingeführt. Das Testen, ob ein Halbleitertestprogramm normal arbeitet, unter Verwen­ dung einer aktuellen Halbleitertesteinrichtung erfordert daher, daß die Operation einer Halbleiterteststraße an­ gehalten wird, und ist daher ungünstig. Herkömmlicher­ weise wird daher anstelle der Bewertung eines Halbleiter­ testprogramms unter Verwendung einer aktuellen Halblei­ tertesteinrichtung die normale Operation des Halbleiter­ testprogramms geprüft durch Emulieren der Halbleitertest­ einrichtung unter Verwendung eines Universalcomputers wie z. B. einer Workstation.
Die offengelegte japanische Patentanmeldung Nr. 9-185519 offenbart z. B. eine Technik, in der eine Halbleitertest­ einrichtung emuliert wird. Diese Veröffentlichung bezieht sich auf eine Debugging-Einrichtung (Fehlerbeseitigungseinrichtung) zum Prüfen, ob ein Halbleitertestprogramm normal arbeitet. Diese Fehlerbeseitigungseinrichtung konfiguriert eine emulierte Halbleitertesteinrichtung durch Ausführen eines Halblei­ tertestprogramms, das fehlerbereinigt werden soll, unter dem Betriebssystem eines Universalcomputers. Ein Simula­ tionsfunktionstest oder ein Gleichstromtest wird durchge­ führt mittels Verbinden eines virtuellen Subjektvorrich­ tungsabschnitts, eines Testbedingungsetzabschnitts, eines Testwertsetzabschnitts, eines Testergebnisspeicherab­ schnitts und dergleichen mit der emulierten Halbleiter­ testeinrichtung über einen Schnittstellenabschnitt und durch Auslesen der virtuellen Daten, die im virtuellen Subjektvorrichtungsabschnitt gemäß den Testbedingungen gesetzt sind, die im Testbedingungssetzabschnitt gesetzt worden sind.
In der obenerwähnten Fehlerbeseitigungseinrichtung werden anstelle der Verwendung einer wirklichen DUT virtuelle Daten, die im voraus im virtuellen Subjektvorrichtungsab­ schnitt gesetzt worden sind, in die emulierte Halbleiter­ testeinrichtung über den Schnittstellenabschnitt im voraus mit Testbedingungen eingelesen, die im Testbedin­ gungssetzabschnitt gesetzt worden sind. Die Beurteilungen "bestanden" und "nicht bestanden" werden getroffen, wenn die virtuellen Daten innerhalb bzw. außerhalb eines Be­ reiches liegen, der den Testbedingungen entspricht. Im Gegensatz zu dem Fall eines Gleichstromtests unter Ver­ wendung einer wirklichen Halbleitertesteinrichtung spie­ gelt der herkömmliche virtuelle Subjektvorrichtungsab­ schnitt nicht die Operation einer wirklichen DUT wider, wie z. B. eine Wertänderung, die vom Innenwiderstand einer DUT abhängt, die auftreten kann, wenn ein Span­ nungsbeaufschlagung-Strommessung-Test oder ein Strombe­ aufschlagung-Spannungsmessung-Test an einem Meßobjektan­ schlußstift (Bewertungssubjektanschlußstift) der wirkli­ chen DUT durchgeführt wird. Das heißt, die herkömmliche Fehlerbeseitigungseinrichtung liest lediglich virtuelle Daten, die im voraus im virtuellen Subjektvorrichtungsab­ schnitt gesetzt worden sind, unabhängig vom Innenwider­ stand einer DUT, und simuliert somit nicht richtig die Operation der wirklichen DUT.
Ferner besteht das Problem, daß dann, wenn ein Halblei­ tertestprogramm unter Verwendung eines solchen virtuellen Subjektvorrichtungsabschnitts berichtigt werden soll, ein Teil desselben aus folgenden Gründen nicht ausreichend berichtigt werden kann. Um den logischen Wert eines Signals zu beurteilen, ist es erforderlich, die Hochpe­ gel- und Niedrigpegel-Schwellenwerte auf geeignete Werte hinsichtlich einer Spannungsschwankung aufgrund des Innenwiderstands einer DUT zu setzen. Die herkömmliche Fehlerbeseitigungseinrichtung kann jedoch nicht beurtei­ len, ob die in einem Halbleitervorrichtungstestprogramm gesetzten Schwellenwerte geeignet sind, da eine Span­ nungsschwankung aufgrund des Innenwiderstands einer DUT nicht berücksichtigt wird.
In IBM Technical Disclosure Bulletin, Vol. 36, No. 8, August 1993, Seiten 451-456 ist die Problematik der Simulation von Halbleitervorrichtung-Testeinrichtungen diskutiert. Die Abhandlung geht davon aus, daß sich die elektrischen Eigenschaften einer Halbleitervorrichtung unter Testbedingungen von denen ohne Testbedingungen unterscheiden. Insbesondere zeigen die Schaltungen in Halbleitervorrichtungen unter Testbedingungen Verzögerungen, die durch ein Modell mit zusätzlichen Kapazitäten beschrieben werden können. Ein ursprüngliches Modell einer tatsächlichen Halbleitervorrichtung wird daher durch ein modifiziertes Modell ersetzt, das die unter Testbedingungen auftretenden Verzögerungen durch zusätzliche Kapazitäten berücksichtigt, die in der tatsächlichen Halbleitervorrichtung nicht vorhanden sind. Dieses modifizierte Modell wird für das Austesten eines Testprogrammes eingesetzt, um die tatsächlich auftretenden Testbedingungen zu simulieren.
Zusammenfassung der Erfindung
Es ist daher die Aufgabe der Erfindung, die Nachteile des obenerwähnten Standes der Technik zu beseitigen und eine Halbleitervorrichtungs-Simulationseinrichtung zu schaf­ fen, die einen Spannungswert oder einen Stromwert geeig­ net simulieren und ausgeben kann, der sich in Abhängig­ keit von einem Innenwiderstand wie in einer wirklichen DUT verändert.
Es ist eine weitere Aufgebe der Erfindung, eine Halblei­ tertestprogramm-Debugging-Einrichtung zu schaf­ fen, die die Inhalte eines Halbleitertestprogramms selbst in dem Fall geeignet prüfen kann, in dem eine virtuelle Halbleitervorrichtung (im folgenden mit "Vorrichtungsmo­ dell" bezeichnet) verwendet wird, in derselben Weise wie in einem Fall, in dem das Halbleitertestprogramm für eine wirkliche DUT ausgeführt wird.
Gemäß einem Aspekt der Erfindung wird eine Halbleitervorrichtung-Simulationseinrichtung nach Anspruch 1 vorgeschlagen.
Im allgemeinen verändert sich ein Stromwert oder ein Spannungswert, der an einem Signalanschlußstift einer DUT gemessen wird, in Abhängigkeit von einem Innenwiderstand der DUT. Durch Simulieren eines Stromwerts oder eines Spannungswerts einer DUT mit der Simulationseinheit nach dem Setzen verschiedener Parameter, die für eine solche Messung erforderlich sind, mit der Parametersetzeinheit können somit ein Stromwert und ein Spannungswert, die sich in Abhängigkeit von einem Innenwiderstand verändern, geeignet simuliert werden und ausgegeben werden, in derselben Weise wie im Fall der Messung einer wirklichen DUT.
Gemäß einem weiteren Aspekt der Erfindung wird eine Debugging- Einrichtung gemäß Anspruch 9 vorgeschlagen.
Die Halbleitervorrichtung-Simulationseinheit entspricht der obenbe­ schriebenen Halbleitervorrichtungs-Simulationseinrich­ tung. Das heißt, die Halbleitertestprogramm-Fehlerbesei­ tigungseinrichtung gemäß der Erfindung wird gebildet unter Verwendung der obenbeschriebenen Halbleitervorrich­ tung-Simulationseinrichtung. Die Vorrichtungssimulations­ einheit simuliert daher geeignet eine Operation einer DUT durch Berücksichtigung einer Spannungsänderung aufgrund eines Innenwiderstands der DUT. Dies ermöglicht, Tests durchzuführen, die herkömmlicherweise nicht durchgeführt werden können, wie z. B. die Prüfung, ob Hochpegel- und Niedrigpegel-Schwellenwerte, die in einem Halbleitertest­ programm beschrieben werden, geeignet sind. Als Ergebnis kann die Genauigkeit der Fehlerbeseitigung eines Halblei­ tertestprogramms gesteigert werden.
Kurze Beschreibung der Zeichnungen
Fig. 1 zeigt die Gesamtkonfiguration einer Halbleitertestprogramm-Fehlerbeseitigungseinrich­ tung gemäß einer Ausführungsform der Erfindung;
Fig. 2 zeigt die Gesamtkonfiguration einer Halbleiter­ testeinrichtung;
Fig. 3 ist ein Äquivalenzschaltbild eines Vorrichtungsmodells, das in einem Fall verwirklicht werden soll, in dem eine Signalanschlußstiftmessung in einem parametrischen Gleichstromtest durchgeführt werden soll;
Fig. 4 zeigt Meßwerte, die in einem Fall erhalten werden, in dem eine Signalanschlußstiftmessung in einem parametrischen Gleichstromtest durchgeführt wird;
Fig. 5 ist ein Äquivalenzschaltbild eines Vorrichtungsmodells, das in einem Fall verwirklicht werden soll, in dem eine Stromversorgungsanschlußstiftmessung in einem parametrischen Gleichstromtest durchgeführt wird;
Fig. 6 zeigt Meßwerte, die in einem Fall erhalten werden, in dem eine Stromversorgungsanschlußstiftmessung in einem parametrischen Gleichstromtest durchgeführt wird;
Fig. 7 ist ein Flußdiagramm, das einen Prozeß einer Halbleitertestprogramm- Fehlerbeseitigungseinrichtung bei der Ausführung eines Vorrichtungstestprogramms für einen parametrischen Gleichstromtest zeigt;
Fig. 8 ist ein Äquivalenzschaltbild eines Funktionstestausführungsabschnitts eines virtuellen Testausführungsabschnitts und eines Vorrichtungsmodells, das in einem Fall verwirklicht werden soll, in dem der Funktionstestausführungsabschnitt einen Funktionstest durchführt;
Fig. 9 zeigt logische Ausgangswerte des Vorrichtungsmodells, die vom Vergleichsabschnitt in einem Fall beobachtet werden, in dem ein Lastbedingungssetzabschnitt nicht mit dem Vorrichtungsmodell verbunden ist (Keine-Last- Fall);
Fig. 10 zeigt logische Ausgangswerte des Vorrichtungsmodells zeigt, die vom Vergleichsabschnitt in einem Fall beobachtet werden, in dem eine ideale Spannungsquelle (ideale Spannungsquelle eines Testvorrich­ tungstreibers) und ein Abschlußwiderstand des Lastbedingungssetzabschnitts mit dem Vorrich­ tungsmodell verbunden sind; und
Fig. 11 zeigt logische Ausgangswerte des Vorrichtungsmodells, die vom Vergleichsabschnitt in einem Fall beobachtet werden, in dem der Lastbedingungssetzabschnitt, der als eine programmierbare Last arbeitet, mit dem Vorrichtungsmodell verbunden ist.
Eine Halbleitertestprogramm-Fehlerbeseitigungseinrichtung gemäß einer Ausführungsform, auf die eine Halbleitervor­ richtung-Simulationseinrichtung der vorliegenden Erfin­ dung angewendet wird, wird im folgenden mit Bezug auf die beigefügten Zeichnungen beschrieben. Fig. 1 zeigt die Gesamtkonfiguration der Halbleitertestprogramm-Fehlerbe­ seitigungseinrichtung. Die Halbleitertestprogramm-Fehler­ beseitigungseinrichtung 100, die mittels eines Universal­ computers wie z. B. einer Workstation implementiert ist, dient dazu, zu prüfen, ob ein Halbleitertestprogramm normal arbeitet, indem eine Operation einer Halbleiter­ testeinrichtung emuliert wird und eine Operation einer DUT simuliert wird.
Die Halbleitertestprogramm-Fehlerbeseitigungseinrichtung 100 gemäß der Ausführungsform emuliert oder simuliert Operationen einer wirklichen Halbleitertesteinrichtung und einer DUT. Bevor die Fehlerbeseitigungseinrichtung genauer beschrieben wird, wird daher die Konfiguration einer Halbleitertesteinrichtung, die emuliert werden soll, beschrieben.
Fig. 2 zeigt die Gesamtkonfiguration einer wirklichen Halbleitertesteinrichtung. Fig. 2 zeigt einen Zustand, in welchem eine wirkliche DUT 250 mit einer Halbleitertest­ einrichtung 200 verbunden ist. Die Halbleitertesteinrich­ tung 200 führt verschiedene Gleichstromtests (parametri­ sche Gleichstromtests) und Funktionstests mit der DUT 250 durch. Die Halbleitertesteinrichtung 200 enthält einen Testvorrichtungssteuerabschnitt 210, einen Testvorrich­ tungsbus 230, eine Testvorrichtung 240 und einen (nicht gezeigten) Sockelabschnitt, auf dem die DUT 250 montiert wird.
Der Testvorrichtungssteuerabschnitt 210, der die Opera­ tion der Testvorrichtung 240 steuert, enthält ein Halb­ leitertestprogramm (Vorrichtungstestprogramm) 212, ein Anwendungsprogramm 214, einen Sprachanalyseausführungsab­ schnitt 216, eine Testvorrichtungsbibliothek 218 und einen Testvorrichtungsbustreiber 220.
Das Vorrichtungstestprogramm 212 beschreibt eine Prozedur und ein Verfahren eines Tests, den ein Benutzer mit der DUT 250 unter Verwendung der Halbleitertesteinrichtung 200 durchzuführen beabsichtigt. Im allgemeinen wird dieser Typ von Vorrichtungstestprogramm vom Benutzer der Halbleitertesteinrichtung 200 entwickelt und erzeugt. Der Benutzer kann daher ein Vorrichtungstestprogramm erzeu­ gen, das sehr kurz vor der Fertigstellung steht, indem er prüft, ob das vom Benutzer erzeugte Vorrichtungstestpro­ gramm 212 normal arbeitet, indem er die Halbleitertest­ programm-Fehlerbeseitigungseinrichtung 100 gemäß der Ausführungsform statt der wirklichen Halbleitertestein­ richtung 200 verwendet. Der Sprachanalyseausführungsab­ schnitt 216, der die Syntaxprüfung und dergleichen für das Vorrichtungstestprogramm 212 durchführt, spielt eine zentrale Rolle, um die Halbleitertesteinrichtung 200 zu veranlassen, gemäß dem Vorrichtungstestprogramm 212 zuverlässig zu arbeiten. Das Anwendungsprogramm 214, das in Kooperation mit dem Vorrichtungstestprogramm 212 und dem Sprachanalyseausführungsabschnitt 216 arbeitet, legt ein wirkliches Testsignal, das einem Funktionstest oder einem Gleichstromtest entspricht, an die DUT 250 an, nimmt ein Ausgangssignal der DUT 250 auf und beurteilt, ob der Subjekthalbleiter 250 gut oder defekt ist, und analysiert dessen Eigenschaften.
Die Testvorrichtungsbibliothek 218 setzt die Befehle des Vorrichtungstestprogramms 212, die durch Syntaxprüfung mittels des Sprachanalyseausführungsabschnitts 216 erhal­ ten worden sind, in Registerebene-Befehle um (d. h. in Daten, die sich auf einen Befehl zum Schreiben von Daten im Register 242 beziehen und auf einen Befehl zum Lesen von Daten aus den Registern 242 (später beschrieben)), wodurch die Testvorrichtungsbibliothek 218 Daten erzeugt und setzt, die für die Operation der Halbleitertestein­ richtung 200 und der Testvorrichtung 240 bei einer Meß­ operation erforderlich sind. Der Testvorrichtungsbustrei­ ber 220 überträgt die von der Testvorrichtungsbibliothek 218 erzeugten Daten zu den Registern 242 der Testvorrich­ tung 240 über den Testvorrichtungsbus 230.
Die Testvorrichtung 240 führt verschiedene Tests mit der DUT 250 auf der Grundlage der Daten durch, die vom Test­ vorrichtungssteuerabschnitt 210 über den Testvorrich­ tungsbus 230 aufgenommen werden. Die Testvorrichtung 240 enthält die Register 242, einen Speicher 244 und einen Testausführungsabschnitt 246. Die Register 242 speichern die Daten, die von der Testvorrichtungsbibliothek 218 über den Testvorrichtungsbus 230 aufgenommen werden. Die in den Registern 242 gespeicherten Daten werden direkt oder über den Speicher 244 an den Testausführungsabschnitt 246 ausgegeben. Die Register 242 und der Speicher 244 besitzen einen (nicht gezeigten) Testergebnisspei­ cherbereich, in dem Daten bezüglich eines Testergebnisses gespeichert werden, die vom Testausführungsabschnitt 246 geliefert werden.
Der Testausführungsabschnitt 246 besitzt einen Funktions­ testausführungsabschnitt 247 und einen parametrischen Gleichstromtestausführungsabschnitt 248. Der Testausfüh­ rungsabschnitt 246 führt einen Funktionstest oder einen parametrischen Gleichstromtest mit der DUT 250 auf der Grundlage der Daten durch, die von der Testvorrichtungs­ bibliothek 218 geliefert worden sind und in den Registern 242 oder dem Speicher 244 gespeichert sind, und speichert die Testergebnisdaten im Testergebnisspeicherbereich der Register 242 oder des Speichers 244. Die in den Registern 242 und im Speicher 244 gespeicherten Testergebnisdaten werden vom Testvorrichtungsbustreiber 220 direkt über den Testvorrichtungsbus 230 zur Testvorrichtungsbibliothek 218 weitergeleitet. Die Testvorrichtungsbibliothek 218 nimmt über die Register 242 die im Speicher 244 gespei­ cherten Testergebnisdaten auf.
Die Halbleitertestprogramm-Fehlerbeseitigungseinrichtung 100 der Fig. 1 emuliert die gesamte Operation der obenbe­ schriebenen Halbleitertesteinrichtung 200 und simuliert eine Operation der DUT 250. Somit kann durch Ausführen des Vorrichtungstestprogramms 112, das für die Halblei­ tertesteinrichtung 200 erzeugt worden ist, unter Verwen­ dung der Halbleitertestprogramm-Fehlerbeseitigungsein­ richtung 100 der Fig. 1 geprüft werden, ob die Operation des Vorrichtungstestprogramms 112 mit der vom Benutzer beabsichtigten Operation übereinstimmt. Als nächstes wird die Konfiguration der Halbleitertestprogramm-Fehlerbesei­ tigungseinrichtung 100 gemäß der Ausführungsform be­ schrieben.
Ein Emulatorsteuerabschnitt 110, der in Fig. 1 gezeigt ist, enthält ein Vorrichtungstestprogramm 112, ein Anwen­ dungsprogramm 114, einen Sprachanalyseausführungsab­ schnitt 116, eine Testvorrichtungsbibliothek 118 und einen Testvorrichtungsbusemulator 120. Der Emulatorsteuerabschnitt 110, der die Operation eines Testvorrichtungsemulatorabschnitts 140 steuert, führt grundsätzlich dieselbe Operation aus wie der Testvorrich­ tungssteuerabschnitt 210 der in Fig. 2 gezeigten Halblei­ tertesteinrichtung 200.
Das Vorrichtungstestprogramm 112, das ein mittels der Halbleitertestprogramm-Fehlerbeseitigungseinrichtung 100 zu berichtigendes Programm ist, beschreibt eine Prozedur und ein Verfahren eines Tests, der an der DUT 250 unter Verwendung der Halbleitertesteinrichtung 200 durchgeführt werden soll. Daher wird das in Fig. 2 gezeigte Vorrich­ tungstestprogramm 212 unverändert übertragen, um als Vorrichtungstestprogramm 112 zu dienen und in derselben Weise zu arbeiten. In ähnlicher Weise werden für das Anwendungsprogramm 114 der Sprachanalyseausführungsab­ schnitt 116 und die Testvorrichtungsbibliothek 118 das Anwendungsprogramm 214, der Sprachanalyseausführungsab­ schnitt 216 und die Testvorrichtungsbibliothek 218, die in Fig. 2 gezeigt sind, unverändert übertragen und arbei­ ten in derselben Weise. Der Testvorrichtungsbusemulator 120 treibt einen virtuellen Testvorrichtungsbus 130, der den Emulatorsteuerabschnitt 110 imaginär mit dem Testvor­ richtungsemulationsabschnitt 140 verbindet, und steuert den Datenaustausch zwischen der Testvorrichtungsbiblio­ thek 118 und dem Testvorrichtungsemulationsabschnitt 140 über den virtuellen Testvorrichtungsbus 130.
Ein Testvorrichtungsemulationsabschnitt 140, der eine mittels Software implementierte Version der in Fig. 2 gezeigten Testvorrichtung 240 ist, führt einen Simulati­ onstest mit einem Vorrichtungsmodell 150 gemäß Operati­ onsbefehlen durch, die von der Testvorrichtungsbibliothek 118 des Emulatorsteuerabschnitts 110 geliefert werden. Der Testvorrichtungsemulationsabschnitt 140 enthält virtuelle Register 142, einen virtuellen Speicher 144 und einen virtuellen Testausführungsabschnitt 146. Die virtu­ ellen Register 142 speichern Daten, die von der Testvor­ richtungsbibliothek 118 geliefert werden. Die in den virtuellen Registern 142 gespeicherten Daten werden direkt oder über den virtuellen Speicher 144 zum virtuel­ len Testausführungsabschnitt 146 gesendet. Die virtuellen Register 142 und der virtuelle Speicher 144 besitzen einen (nicht gezeigten) Testergebnisspeicherbereich, in dem die Daten des virtuellen Testergebnisses gespeichert werden, die vom virtuellen Testausführungsabschnitt 146 ausgegeben werden.
Der virtuelle Testausführungsabschnitt 146 besitzt einen Funktionstestausführungsabschnitt 147 und einen parame­ trischen Gleichstromtestausführungsabschnitt 148. Der virtuelle Testausführungsabschnitt 146 veranlaßt den Funktionstestausführungsabschnitt 147, einen Funktions­ test durchzuführen, oder veranlaßt den parametrischen Gleichstromtestausführungsabschnitt 148, einen parametri­ schen Gleichstromtest durchzuführen mit dem Vorrichtungs­ modell 150 durch Ausgeben eines vorgegebenen Signals an das Vorrichtungsmodell 150 auf der Grundlage der Daten, die von der Testvorrichtungsbibliothek 118 geliefert worden sind und in den virtuellen Registern 142 gespei­ chert sind, und speichert die Daten des virtuellen Test­ ergebnisses im Testergebnisspeicherbereich der virtuellen Register 142 oder des virtuellen Speichers 144. Die in den virtuellen Registern 142 und im virtuellen Speicher 144 gespeicherten Testergebnisdaten werden über den vir­ tuellen Testvorrichtungsbus 130 an die Testvorrichtungsbibliothek 118 ausgegeben. Ein Testergebnisanalyse- und Beurteilungsabschnitt 160 untersucht und vergleicht die Daten des virtuellen Testergebnisses, die in den virtuel­ len Registern 142, dem virtuellen Speicher 144 oder der Testvorrichtungsbibliothek 118 gespeichert sind, mit einem Testergebniserwartungswert, der im voraus erwartet wird, und beurteilt, ob das Vorrichtungstestprogramm 112 normal arbeitet, und zeigt ein Beurteilungsergebnis dem Benutzer an. Wenn z. B. ein fehlerhaftes Testergebnis als Ergebnis der Ausführung des Vorrichtungstestprogramms 112 erhalten wird, zeigt der Testergebnisanalyse- und Beur­ teilungsabschnitt 160 eine Zeilennummer oder dergleichen des Programms 112 an, die das fehlerhafte Testergebnis hervorgerufen hat, auf einem (nicht gezeigten) Monitor oder druckt diese mit einem (nicht gezeigten) Drucker aus.
Der oben beschriebene virtuelle Testausführungsabschnitt 146 entspricht einer Eingangseinheit, wobei das Vorrich­ tungsmodell 150 einer Simulationseinheit und einer Vor­ richtungssimulationseinheit entspricht und der Parameter­ setzabschnitt 159 einer Parametersetzeinheit entspricht. Der Emulatorsteuerabschnitt 110, der Testvorrichtungsemu­ lationsabschnitt 140 und der Parametersetzabschnitt 159 entsprechen einer Testvorrichtungsemulationseinheit. Der Testergebnisanalyse- und Beurteilungsabschnitt 160 ent­ spricht einer Fehlerbeseitigungseinheit.
Als nächstes wird die Operation des Testvorrichtungsemu­ lationsabschnitts 140 beschrieben. Wenn über den virtuel­ len Testvorrichtungsbus 130 auf die virtuellen Register 142 zugegriffen wird, berechnet der Testvorrichtungsemu­ lationsabschnitt 140 unter Verwendung der Adressen der virtuellen Register 142, auf welchen Ort der virtuellen Register 142 zugegriffen wird, und schreibt Daten in diesen Ort oder liest Daten aus diesem Ort. Wenn ferner der Zugriff auf den virtuellen Speicher 144 indirekt über einen Zugriff auf die virtuellen Register 142 stattfin­ det, schreibt der Testvorrichtungsemulationsabschnitt 140 Daten in den virtuellen Speicher 144 oder liest Daten aus diesem. In diesem Fall ist es im allgemeinen mit einem einzelnen virtuellen Register 142 unmöglich, ausreichende Informationen zu erhalten, um Daten in den virtuellen Speicher 144 zu schreiben oder aus diesem Daten zu lesen. Im Hinblick hierauf schreibt der Testvorrichtungsemulati­ onsabschnitt 140 in dieser Ausführungsform die Daten in den virtuellen Speicher 144 oder liest Daten aus diesem durch Bezugnahme auf die Inhalte der zugehörigen virtuel­ len Register 142. Wenn die Verarbeitung in derselben Weise wie in der in Fig. 2 gezeigten Halbleitertestein­ richtung durchgeführt werden soll, werden die Daten der virtuellen Testergebnisse, die im virtuellen Speicher 144 gespeichert sind, über die virtuellen Register 142 und den virtuellen Testvorrichtungsbus 130 an die Testvor­ richtungsbibliothek 118 ausgegeben. Die Halbleitertest­ programm-Fehlerbeseitigungseinrichtung 100 kann so konfi­ guriert sein, daß die Daten des virtuellen Testergebnis­ ses, die im virtuellen Speicher 144 gespeichert sind, direkt an die Testvorrichtungsbibliothek 118 ausgegeben werden.
Wenn auf ein bestimmtes Register zugegriffen wird, das zum Anweisen des Startens der Signalformerzeugung (Funk­ tionstest) des Testvorrichtungsemulationsabschnitts 140 vorgesehen ist, führt der virtuelle Testausführungsab­ schnitt 146 die Signalformerzeugung als eine erste Auf­ gabe durch. Da zu diesem Zeitpunkt die für die Signalfor­ merzeugung erforderlichen Daten im voraus in den virtuel­ len Registern 142 und im virtuellen Speicher 144 gespei­ chert worden sind, erzeugt der virtuelle Testausführungs­ abschnitt 146 eine Signalform unter Bezugnahme auf diese Daten. Die vom virtuellen Testausführungsabschnitt 146 erzeugte Signalform wird zum Vorrichtungsmodell 150 übertragen. Das Vorrichtungsmodell 150 simuliert eine Operation der wirklichen DUT 250 auf der Grundlage der empfangenen Signalform. Die Ausgangsanschlußstiftdaten, die als Ergebnis der vom Vorrichtungsmodell 150 durchge­ führten Simulation erhalten werden, werden zurück in den virtuellen Testausführungsabschnitt 146 eingegeben, wo die Ausgangsdaten mit einem Erwartungswert verglichen werden, wobei ein Vergleichsergebnis in einem vorgegebe­ nen virtuellen Register 142 und im virtuellen Speicher 144 gespeichert wird. Die obenerwähnte Serie von Opera­ tionen wird synchron mit Operationszyklen des Testvor­ richtungsemulationsabschnitts 140 durchgeführt.
Der Parametersetzabschnitt 159 setzt im Vorrichtungsmo­ dell 150 verschiedene Parameter, wie z. B. einen Span­ nungswert einer idealen Spannungsquelle und einen Strom­ wert einer idealen Stromquelle, die an die DUT 250 ange­ legt werden sollen, einen Hochpegelzustand- oder Niedrig­ pegelzustand-Reinwiderstandswert und einen Spannungswert sowie einen Reinwiderstandswert, der einem Stromversor­ gungsanschlußstift zugeordnet ist. Die Eigenschaften der DUT werden gemäß den gesetzten Inhalten des Parameter­ setzabschnitts 159 ermittelt.
Das Vorrichtungsmodell 150 simuliert eine Operation, die von der wirklichen in Fig. 2 gezeigten DUT 250 durchge­ führt würde. Genauer, wenn der Parametersetzabschnitt 159 die Parameter für eine Stromquellen-Spannungsmessung oder eine Spannungsquellen-Strommessung gesetzt hat (wie z. B. einen Spannungswert einer idealen Spannungsquelle, einen Stromwert einer idealen Stromquelle, die an eine DUT angelegt werden sollen, einen Hochpegelzustand- oder Niedrigpegelzustand-Reinwiderstandswert und einen Reinwi­ derstandswert, der einem Stromversorgungsanschlußstift zugeordnet ist), simuliert das Vorrichtungsmodell 150 auf der Grundlage dieser Parameter einen Stromwert oder einen Spannungswert, der von der wirklichen DUT 250 ausgegeben würde, und gibt diesen aus. Der Testvorrichtungsemulati­ onsabschnitt 140 simuliert keine logischen Abschnitte der Testvorrichtung einzeln; statt dessen erzeugt der Test­ vorrichtungsemulationsabschnitt 140, unter Beachtung der Eigenschaften der Testvorrichtung, Ein-Zyklus-Signalform­ daten (hauptsächlich Zeitablaufdaten und ein Signalform­ format) entsprechend einem Ereignisschema und liefert die erzeugten Signalformdaten an das Vorrichtungsmodell 150. Das Vorrichtungsmodell 150 arbeitet, bis ein Testvorrich­ tungszyklus abgeschlossen ist, während es seine logischen Abschnitte entsprechend einem ereignisgesteuerten Schema einzeln simuliert. Zu einem Zeitpunkt, zu dem ein Testzy­ klus abgeschlossen ist, stoppt das Vorrichtungsmodell 150 die Simulation, während es seine internen Zustände be­ hält, und überträgt die Ausgangsschwankungen während des Zyklus an den Testvorrichtungsemulationsabschnitt 140 entsprechend einem Ereignisschema. Der Testvorrichtungs­ emulationsabschnitt 140 analysiert erneut die Ein-Zyklus- Ausgangsschwankungen, die vom Vorrichtungsmodell 150 geliefert werden, vergleicht diese mit Erwartungswerten und speichert ein Bestanden/Nicht-Bestanden-Beurteilungs­ ergebnis in den virtuellen Registern 142 oder im virtuel­ len Speicher 144. Die obenerwähnte Operation steigert die Effizienz der Signalformerzeugung durch den Testvorrich­ tungsemulationsabschnitt 140. Da ferner die Daten auf einer Zyklus-für-Zyklus-Basis verarbeitet werden, wird die Datenübertragungseffizienz gesteigert. Bei Bedarf können die Daten mehrerer Zyklen kollektiv verarbeitet werden.
Die Einzelheiten des Vorrichtungsmodells 150 werden im folgenden beschrieben. Fig. 3 ist ein Äquivalenzschalt­ bild, das die Einzelheiten eines Vorrichtungsmodells 150 zeigt, das in einem Fall verwirklicht werden sollte, in dem der virtuelle Testausführungsabschnitt 146 eine Signalstiftmessung eines parametrischen Gleichstromtests durchführt. In diesem Fall enthält das Vorrichtungsmodell 150 einen DLV-(Vorrichtungs-Logikwert)-Halteabschnitt 151, eine ideale Hochpegelzustand-Spannungsquelle 152, eine ideale Niedrigpegelzustand-Spannungsquelle 154, einen Hochpegelzustand-Reinwiderstand 153, einen Niedrig­ pegelzustand-Reinwiderstand 155, einen Hochimpedanzzu­ stand-Eingangsreinwiderstand 156 und einen Schaltab­ schnitt 157. Die ideale Spannungsquelle 152 und der Reinwiderstand 153 sind in Serie miteinander verbunden, während die ideale Spannungsquelle 154 und der Reinwider­ stand 155 ebenfalls in Serie miteinander verbunden sind.
Der DLV-Halteabschnitt 151 hält einen logischen Wert, der einem Pegelzustand eines gemessenen Anschlußstiftes (d. h. eines zu messenden Anschlußstiftes) der DUT 250 entspricht. Der DLV-Halteabschnitt 151 hält einen logi­ schen Wert, der einem Hochpegel (H), einem Niedrigpegel (L), einer hohen Impedanz (Z) oder einem undefinierten Zustand (X) entspricht. Die ideale Spannungsquelle 152 speichert einen Spannungswert DVoH, der an einem zu messenden Anschlußstift der DUT 250 erscheinen würde, wenn der logische Wert eines Signals, das vom zu messen­ den Anschlußstift ausgegeben wird, auf Hochpegel liegt. Der Reinwiderstand 153 speichert einen Widerstandswert DRoH, der an einem Anschlußstift unter Messung der DUT 250 auftreten würde, wenn der logische Wert eines Si­ gnals, das vom zu messenden Anschlußstift ausgegeben wird, auf Hochpegel liegt. Die ideale Spannungsquelle 154 speichert einen Spannungswert DVoL, der an einem zu messenden Anschlußstift der DUT 250 erscheinen würde, wenn der logische Wert eines Signals, der vom zu messen­ den Anschlußstift ausgegeben wird, auf Niedrigpegel liegt. Der Reinwiderstand 155 speichert einen Wider­ standswert DRoL, der an einem Anschlußstift unter Messung der DUT 250 auftreten würde, wenn der logische Wert eines Signals, das vom zu messenden Anschlußstift ausgegeben wird, auf Niedrigpegel liegt. Der reine Eingangswider­ stand 156 speichert einen Widerstandswert DRin, der an einem zu messenden Anschlußstift der DUT 250 auftreten würde, wenn der zu messende Anschlußstift sich in einem Hochimpedanzzustand befindet.
Der Schaltabschnitt 157 verbindet wahlweise die Serien­ schaltung der idealen Spannungsquelle 152 und des Reinwi­ derstands 153, die Serienschaltung der idealen Spannungs­ quelle 154 und des Reinwiderstands 155 oder den reinen Eingangswiderstand 156 mit dem parametrischen Gleich­ stromtestausführungsabschnitt 148 entsprechend dem logi­ schen Wert, der vom DLV-Halteabschnitt 151 gehalten wird. Genauer, wenn der vom DLV-Halteabschnitt 151 gehaltene logische Wert einem Hochpegel entspricht, verbindet der Schaltabschnitt 157 die Serienschaltung der idealen Spannungsquelle 152 und des Reinwiderstands 153 mit dem parametrischen Gleichstromtestausführungsabschnitt 148. Wenn der vom DLV-Halteabschnitt 151 gehaltene logische Wert einem Niedrigpegel entspricht, verbindet der Schalt­ abschnitt 157 die Serienschaltung der idealen Spannungs­ quelle 154 und des Reinwiderstands 155 mit dem parametri­ schen Gleichstromtestausführungsabschnitt 148. Wenn der vom DLV-Halteabschnitt 151 gehaltene logische Wert einer hohen Impedanz entspricht, verbindet der Schaltabschnitt 157 den reinen Eingangswiderstand 156 mit dem parametri­ schen Gleichstromtestausführungsabschnitt 148. Wenn der vom DLV-Halteabschnitt 151 gehaltene logische Wert einem undefinierten Zustand entspricht, wählt der Schaltab­ schnitt 157 eine der zwei Serienschaltungen und den reinen Eingangswiderstand 156 aus oder gibt eine Nach­ richt aus, ohne irgendeine der Schaltungen auszuwählen.
Fig. 4 zeigt ein spezifisches Beispiel von Meßwerten, die vom Vorrichtungsmodell 150 ausgegeben werden, wenn eine Signalanschlußstiftmessung eines parametrischen Gleich­ stromtests mit dem Vorrichtungsmodell 150 durchgeführt wird. Die Fig. 4 zeigt zwei Fälle der Strombeaufschla­ gung-Spannungsmessung und der Spannungsbeaufschlagung- Strommessung. Im Fall der Strombeaufschlagung-Spannungs­ messung führt der parametrische Gleichstromtestausfüh­ rungsabschnitt 148 dem Vorrichtungsmodell 150 einen Stromwert Is zu (eine simulierte Version des Stromwerts, der durch einen Anschlußstift während der Messung der DUT 250 fließt). Wenn somit der vom DLV-Halteabschnitt 151 gehaltene logische Wert einem Hochpegel (H) entspricht, da die ideale Spannungsquelle 152 und der Reinwiderstand 153 mit dem parametrischen Gleichstromtestausführungsab­ schnitt 148 verbunden sind, wird ein Meßwert (Spannungs­ wert) des parametrischen Gleichstromtestausführungsab­ schnitts 148 gleich der Summe aus dem Spannungswert DVoH der idealen Spannungsquelle 152 und einem Anschlußspan­ nungswert über dem Reinwiderstand 153 (d. h. dem Produkt aus Widerstandswert DRoH und Stromwerts Is: DRoH.Is). Wenn der logische Wert einem Niedrigpegel (L) entspricht, da die ideale Spannungsquelle 154 und der Reinwiderstand 155 mit dem parametrischen Gleichstromtestausführungsab­ schnitt 148 verbunden sind, wird ein Meßwert (Spannungs­ wert) vom parametrischen Gleichstromtestausführungsab­ schnitt 148 gleich der Summe aus Spannungswert DVoL der idealen Spannungsquelle 154 und einem Anschlußspannungs­ wert über dem Reinwiderstand 155 (d. h. dem Produkt aus Widerstandswert DRoL und Stromwert Is: DRoL.Is). Wenn der logische Wert einer hohen Impedanz entspricht (X), da der reine Eingangswiderstand 156 mit dem parametrischen Gleichstromtestausführungsabschnitt 148 verbunden ist, wird ein Meßwert (Spannungswert) des parametrischen Gleichstromtestausführungsabschnitts 148 gleich einem Anschlußspannungswert über dem Reinwiderstand 156 (d. h. dem Produkt aus Widerstandswert DRin und Stromwert Is: DRin.Is).
Im Fall einer Spannungsbeaufschlagung-Strommessung legt der parametrische Gleichstromtestausführungsabschnitt 148 an das Vorrichtungsmodell 150 einen Spannungswert Vs an (eine simulierte Version des Werts einer Spannung, die an einen Anschlußstift während der Messung der DUT 250 angelegt wird). Wenn somit der vom DLV-Halteabschnitt 151 gehaltene logische Wert einem Hochpegel (H) entspricht, da die ideale Spannungsquelle 152 und der Reinwiderstand 153 mit dem parametrischen Gleichstromtestausführungsab­ schnitt 148 verbunden sind, wird ein Meßwert (Stromwert) des parametrischen Gleichstromtestausführungsabschnitts 148 gleich einem Wert (DVoH - Vs)/DRoH, der erhalten wird durch Dividieren eines Werts, der erhalten wird durch Subtrahieren des Beaufschlagungsspannungswerts Vs vom Spannungswert DVoH der idealen Spannungsquelle 152, durch den Widerstandswert DRoH des Reinwiderstands 153. Wenn der logische Wert einem Niedrigpegel (L) entspricht, da die ideale Spannungsquelle 154 und der Reinwiderstand 155 mit dem parametrischen Gleichstromtestausführungsab­ schnitt 148 verbunden sind, wird ein Meßwert (Stromwert) des parametrischen Gleichstromtestausführungsabschnitts 148 gleich einem Wert (DVoL - Vs)/DRoL, der erhalten wird durch Dividieren eines Werts, der erhalten durch Subtrahieren des Beaufschlagungsspannungswerts Vs vom Spannungswert DVoL der idealen Spannungsquelle 154, durch den Widerstandswert DRoL des Reinwiderstands 155. Wenn der logische Wert einer hohen Impedanz (Z) entspricht, da der reine Eingangswiderstand 156 mit dem parametrischen Gleichstromtestausführungsabschnitt 148 verbunden ist, wird ein Meßwert (Stromwert) des parametrischen Gleich­ stromtestausführungsabschnitts 148 gleich einem Wert Vs/DRin, der erhalten wird durch Dividieren der Beauf­ schlagungsspannung Vs durch den Widerstandswert DRin des reinen Eingangswiderstands 156.
Wie oben beschrieben worden ist, kann mit dem Vorrich­ tungsmodell 150 gemäß dieser Ausführungsform ein Meßwert, der einem Beaufschlagungsstromwert Is oder einem Beauf­ schlagungsspannungswert Vs zugeordnet ist, ausgegeben werden durch Setzen oder Verändern der Werte der idealen Spannungsquellen 152 und 154, der Reinwiderstände 153, 155 und des reinen Eingangswiderstands 156, wodurch ein parametrischer Gleichstromtest in einer Weise ähnlich einem parametrischen Gleichstromtest, der mit einer wirklichen DUT 250 durchgeführt wird, durchgeführt werden kann. Ferner kann ein Abschnitt ähnlich einem Lastbedin­ gungssetzabschnitt 171 (später mit Bezug auf Fig. 8 beschrieben) im parametrischen Gleichstromtestausfüh­ rungsabschnitt 148 vorgesehen sein.
Fig. 5 ist ein Äquivalenzschaltbild, das die Einzelheiten eines Vorrichtungsmodells 150 zeigt, das in einem Fall verwirklicht werden sollte, in dem der virtuelle Testaus­ führungsabschnitt 146 eine Stromversorgungsanschlußstift­ messung eines parametrischen Gleichstromtests durchführt. In diesem Fall wird das Vorrichtungsmodell 150 von einem Reinwiderstand 158 gebildet. Der Reinwiderstand 158 besitzt einen Widerstandswert Vsr eines Widerstands, der einem zu messenden Anschlußstift (Stromversorgungsan­ schlußstift) der DUT 250 entspricht. Wenn somit eine Stromversorgungsanschlußstiftmessung durchgeführt wird, wird der Reinwiderstand 158 mit dem Widerstandswert Vsr mit dem parametrischen Gleichstromtestausführungsab­ schnitt 148 verbunden. Der parametrische Gleichstromtest­ ausführungsabschnitt 148 führt eine Spannungsquellen- Strommessung oder eine Stromquellen-Spannungsmessung in einem Zustand durch, in dem der Reinwiderstand 158 mit dem parametrischen Gleichstromtestausführungsabschnitt 148 verbunden ist.
Die Fig. 6 zeigt ein spezielles Beispiel der Meßwerte, die vom Vorrichtungsmodell 150 ausgegeben werden, wenn eine Stromversorgungsanschlußstiftmessung eines parame­ trischen Gleichstromtests mit dem Vorrichtungsmodell 150 der Fig. 5 durchgeführt wird. Wenn der Spannungswert eines Signals, das vom parametrischen Gleichstromtestaus­ führungsabschnitt 148 an das Vorrichtungsmodell 150 ausgegeben wird, gleich Vs ist (eine simulierte Version des Werts einer Spannung, die an einen Anschlußstift unter Messung der DUT 250 angelegt wird), wird ein Meß­ wert (Stromwert) einer Spannungsquellen-Strommessung gleich einem Wert Vs/Vsr, der erhalten wird durch Divi­ dieren des Beaufschlagungsspannungswerts Vs durch den Widerstandswert Vsr des Reinwiderstands 158, während ein Meßwert (Spannungswert) einer Stromquellen-Spannungsmes­ sung gleich dem Beaufschlagungsspannungswert Vs selbst wird.
Als nächstes wird mit Bezug auf die Zeichnungen die Operation der Halbleitertestprogramm-Fehlerbeseitigungs­ einrichtung 100 beschrieben. Fig. 7 ist ein Flußdiagramm, das einen Prozeß zeigt, der von der Halbleitertestpro­ gramm-Fehlerbeseitigungseinrichtung 100 beim Ausführen eines Vorrichtungstestprogramms 112 für einen parametri­ schen Gleichstromtest ausgeführt wird. Der Prozeß be­ ginnt, wenn ein Benutzer die Fehlerbeseitigung für das Vorrichtungstestprogramm 112 anweist. Zuerst wird im Schritt 100 die Ausführung des Vorrichtungstestprogramms 112 als Subjekt der Fehlerbeseitigungsoperation gestar­ tet. Im Schritt 101 prüft der Sprachanalyseausführungsab­ schnitt 112 des Emulatorsteuerabschnitts 110 das Vorrich­ tungstestprogramm 112. Nach Abschluß der Syntaxprüfung durch den Sprachanalyseausführungsabschnitt 116 setzt die Testvorrichtungsbibliothek 118 im Schritt 102 die Befehle des Vorrichtungstestprogramms 112 in Registerebene-Be­ fehle um, erzeugt Daten, die für die Operation der Halbleitertestprogramm-Fehlerbeseitigungseinrichtung 100 erforderlich sind, auf der Grundlage der Registerebene- Befehle und speichert die erzeugten Daten in den virtuel­ len Registern 142 des Testvorrichtungsemulationsab­ schnitts 140. Nach Abschluß der Datenspeicherung in den virtuellen Registern 142 weist der Emulatorsteuerab­ schnitt 110 im Schritt 103 den Testvorrichtungsemulati­ onsabschnitt 140 an, eine Meßoperation durchzuführen.
Wenn der Testvorrichtungsemulationsabschnitt 140 vom Emulatorsteuerabschnitt 110 angewiesen worden ist, eine Meßoperation durchzuführen, führt er eine simulierte Version eines parametrischen Gleichstromtests mit dem Vorrichtungsmodell 150 gemäß den Operationsbefehlen durch, die von der Testvorrichtungsbibliothek 118 des Emulatorsteuerabschnitts 110 geliefert werden. Genauer gibt im Schritt 104 gemäß den Operationsbefehlen, die von der Testvorrichtungsbibliothek 118 des Emulatorsteuerab­ schnitts 110 geliefert werden, der parametrische Gleich­ stromtestausführungsabschnitt 148 des virtuellen Testaus­ führungsabschnitts 146 an das Vorrichtungsmodell 150 ein vorgegebenes Signal aus, das auf den Daten beruht, die in den virtuellen Registern 142 gespeichert sind. Im Schritt 105 führt das Vorrichtungsmodell 150 eine Stromquellen- Spannungsmessung oder eine Spannungsquellen-Strommessung durch und gibt den mittels der Messung erhaltenen Wert aus. Da zu diesem Zeitpunkt wie oben beschrieben das Vorrichtungsmodell 150 einen Widerstandswert berücksich­ tigt, der einem zu messenden Anschlußstift der DUT zuge­ ordnet ist, spiegelt der Meßwert den obigen Widerstands­ wert wider. Wenn ein Meßwert vom Vorrichtungsmodell 150 ausgegeben wird, speichert der parametrische Gleichstrom­ testausführungsabschnitt 148 im Schritt 106 den Meßwert in den virtuellen Registern 142 oder im virtuellen Spei­ cher 144 als Daten des virtuellen Testergebnisses. Die Daten des virtuellen Testergebnisses, die in den virtuellen Registern 142 oder dem virtuellen Speicher 144 ge­ speichert sind, werden an die Testvorrichtungsbibliothek 118 des Emulatorsteuerabschnitts 110 ausgegeben, wobei die Testvorrichtungsbibliothek 118 eine vorgegebene Operation durchführt, entsprechend den Daten des virtuel­ len Testergebnisses.
Das Vorrichtungstestprogramm 112 beschreibt, welche Operationen für die jeweils verschiedenen Meßergebnisse ausgeführt werden sollten. Wenn daher eine Operation, die von der Testvorrichtungsbibliothek 118 für die Daten des virtuellen Testergebnisses ausgeführt wird, von einer Person beabsichtigt ist, die das Programm erzeugt hat, wird bestätigt, daß ein entsprechender Abschnitt des Vorrichtungstestprogramms 112 keinen Fehler aufweist. Wenn im Gegensatz hierzu eine Operation, die von der Testvorrichtungsbibliothek 118 für die Daten des virtuel­ len Testergebnisses ausgeführt wird, von einer Person, die das Programm erzeugt hat, nicht beabsichtigt ist, wird bestätigt, daß ein entsprechender Abschnitt des Vorrichtungstestprogramms 112 einen Fehler aufweist. Die Fehlerbeseitigung des Vorrichtungstestprogramms 112 wird auf diese Weise durchgeführt.
Da wie oben beschrieben das Vorrichtungsmodell 150 einen Innenwiderstand der wirklichen DUT wie in den Fig. 3 und 5 gezeigt berücksichtigt, kann eine Simulation so durch­ geführt werden, daß ein vom parametrischen Gleichstrom­ testausführungsabschnitt 148 erhaltener Meßwert einen Widerstandswert widerspiegelt, der einem gemessenen Anschlußstift der DUT 250 zugeordnet ist. Mit dem Vor­ richtungsmodell 150 kann somit die Halbleitertestpro­ gramm-Fehlerbeseitigungseinrichtung 100 eine Operation der Halbleitertesteinrichtung 200 in einem parametrischen Gleichstromtest geeignet emulieren, ohne daß die Verwen­ dung der DUT 250 notwendig ist, und kann somit die Genauigkeit der Fehlerbeseitigung des Vorrichtungstestpro­ gramms 112 steigern. Zum Beispiel ist es bei der Beurtei­ lung eines Logikwerts eines Signals erforderlich, die Hochpegel- und Niedrigpegel-Schwellenwerte auf geeignete Werte zu setzen unter Berücksichtigung einer Spannungs­ schwankung aufgrund eines Innenwiderstands der Subjekt- Testhalbleitervorrichtung 250. Da eine Spannungsschwan­ kung aufgrund eines Innenwiderstands der Subjekt-Test­ halbleitervorrichtung 250 in der Halbleitertestprogramm- Fehlerbeseitigungseinrichtung 100 gemäß der Ausführungs­ form berücksichtigt wird, kann die Halbleitertestpro­ gramm-Fehlerbeseitigungseinrichtung 100 beurteilen, ob die im Vorrichtungstestprogramm 112 gesetzten Schwellen­ werte geeignet sind.
Obwohl die obige Beschreibung der Ausführungsform auf den Fall gerichtet ist, in dem das Vorrichtungsmodell 150 eine Operation in einem parametrischen Gleichstromtest der Halbleitertesteinrichtung 200 simuliert, kann das Vorrichtungsmodell 150 eine Operation in einem Funktions­ test in ähnlicher Weise simulieren. Fig. 8 ist ein Äqui­ valenzschaltbild, das die Einzelheiten eines Funktions­ testausführungsabschnitts 147 des virtuellen Testausfüh­ rungsabschnitts 146 eines Vorrichtungsmodells 150 zeigt, das verwirklicht werden sollte, wenn der Funktionstest­ ausführungsabschnitt 147 einen Funktionstest ausführt. Die Einzelheiten des Vorrichtungsmodells 150 in diesem Fall sind dieselben wie diejenigen des Vorrichtungsmo­ dells 150, das bei der Durchführung einer Signalanschluß­ stiftmessung eines parametrischen Gleichstromtests ver­ wirklicht werden sollte, wie in Fig. 3 gezeigt, und wird hier nicht beschrieben.
Der Funktionstestausführungsabschnitt 147 des virtuellen Testausführungsabschnitts 146, der mit dem Vorrichtungs­ modell 150 verbunden ist, dient zum Beurteilen des Logikwerts eines Signals, das vom Vorrichtungsmodell 150 ausgegeben wird, und umfaßt einen Lastbedingungssetzab­ schnitt 171 und einen Vergleichsabschnitt 172. Der Last­ bedingungssetzabschnitt 171 enthält eine ideale Span­ nungsquelle 181, eine ideale Niedrigpegelzustand-Strom­ quelle 182, eine ideale Hochpegelzustand-Stromquelle 183, einen Abschlußwiderstand 184 (mit einem Widerstandswert von z. B. 50 Ω) und eine Brückenschaltung 185. Der Lastbedingungssetzabschnitt 171, der üblicherweise als programmierbare Last bezeichnet wird, wählt automatisch die ideale Stromquelle 182 oder 183 als Laststromquelle durch Vergleichen einer Ausgangsspannung der DUT 250 mit einer Schwellenspannung Vt (d. h. einem Spannungswert der idealen Spannungsquelle 181) und verbindet diese mit dem Vorrichtungsmodell 150. Die ideale Spannungsquelle 181 speichert einen Spannungswert Vt einer idealen Spannungs­ quelle eines (nicht gezeigten) Testvorrichtungstreibers in der Halbleitertesteinrichtung 200. Die ideale Strom­ quelle 182 speichert einen Stromwert ILL, der von einer idealen Stromquelle des Testvorrichtungstreibers gelie­ fert wird, in einem Fall, in dem der Logikwert des Test­ vorrichtungstreibers einem Niedrigpegel entspricht. Die ideale Stromquelle 183 speichert einen Stromwert ILH, der von einer idealen Stromquelle des Testvorrichtungstrei­ bers geliefert wird, in einem Fall, in dem der Logikwert des Testvorrichtungstreibers einem Hochpegel entspricht. Die Brückenschaltung 185 enthält vier Dioden 186-189. Der Vergleichsabschnitt 172 enthält einen Hochpegelver­ gleichsabschnitt 191 und einen Niedrigpegelvergleichsab­ schnitt 192. Der Hochpegelvergleichsabschnitt 191, der beurteilen soll, ob ein vom Vorrichtungsmodell 150 ausge­ gebenes Signal auf Hochpegel liegt, führt einen Vergleich durch, um zu beurteilen, ob der Spannungspegel eines Si­ gnals, das vom Vorrichtungsmodell 150 ausgegeben wird, größer oder gleich einem Referenzspannungswert VoH ist. Der Niedrigpegelvergleichsabschnitt 192, der beurteilen soll, ob ein vom Vorrichtungsmodell 150 ausgegebenes Si­ gnal auf Niedrigpegel liegt, führt einen Vergleich durch, um zu beurteilen, ob der Spannungswert des vom Vorrich­ tungsmodell 150 ausgegebenen Signals kleiner oder gleich einem Referenzspannungswert VoL ist.
Die Fig. 9-11 zeigen logische Ausgangswerte eines Si­ gnals, das vom Vorrichtungsmodell 150 ausgegeben wird, und Spannungswerte im Vergleichsabschnitt 172. Fig. 9 zeigt logische Ausgangswerte des Vorrichtungsmodells 150, die vom Vergleichsabschnitt 172 in einem Fall beobachtet werden, in dem der Lastbedingungssetzabschnitt 171 nicht mit dem Vorrichtungsmodell 150 verbunden ist. Wenn der logische Ausgangswert des Vorrichtungsmodells 150 einem Hochpegel (H) entspricht, da die ideale Spannungsquelle 152 und der Reinwiderstand 153 mit dem Vergleichsab­ schnitt 172 verbunden sind, beobachtet der Vergleichsab­ schnitt 172 den Spannungswert DVoH der idealen Spannungs­ quelle 152. Auf der Grundlage des Spannungswerts DVoH beurteilt der Vergleichsabschnitt 172 mittels eines Vergleichs, ob der logische Ausgangswert des Vorrich­ tungsmodells 150 einem Hochpegel oder einem Niedrigpegel entspricht. Wenn der logische Ausgangswert des Vorrich­ tungsmodells 150 einem Niedrigpegel (L) entspricht, da die ideale Spannungsquelle 154 und der Reinwiderstand 155 mit dem Vergleichsabschnitt 172 verbunden sind, beobach­ tet der Vergleichsabschnitt 172 den Spannungswert DVoL der idealen Spannungsquelle 154. Auf der Grundlage des Spannungswerts DVoL beurteilt der Vergleichsabschnitt 172 mittels Vergleich, ob der logische Ausgangswert des Vorrichtungsmodells 150 einem Hochpegel oder einem Nied­ rigpegel entspricht. Wenn der logische Ausgangswert des Vorrichtungsmodells 150 einer hohen Impedanz (Z) ent­ spricht, da nur der reine Eingangswiderstand 156 mit dem Vergleichsabschnitt 172 verbunden ist, wird ein vom Ver­ gleichsabschnitt 152 beobachteter Spannungswert nahezu gleich 0. In diesem Fall stellt der Vergleichsabschnitt 172 fest, daß der logische Ausgangswert einem Niedrigpe­ gel entspricht.
Fig. 10 zeigt logische Ausgangswerte des Vorrichtungsmo­ dells 150, die vom Vergleichsabschnitt 172 in einem Fall beobachtet werden, in dem die ideale Spannungsquelle 181 (ideale Spannungsquelle des Testvorrichtungstreibers) und der Abschlußwiderstand 184 des Lastbedingungssetzab­ schnitts 171 mit dem Vorrichtungsmodell 150 verbunden sind. In diesem Fall werden die idealen Stromquellen 182 und 183 und die Brückenschaltung 185 als nicht vorhanden angenommen. Wenn der logische Wert des Vorrichtungsmo­ dells 150 einem Hochpegel (H) entspricht, da die ideale Spannungsquelle 152 und der Reinwiderstand 153 mit der idealen Spannungsquelle 181 und dem Abschlußwiderstand 184 verbunden sind, wird ein vom Vergleichsabschnitt 172 beobachteter Spannungswert gleich ((DVoH - Vt).50)/(50 + DRoH) + Vt, was die Summe aus dem Anschlußspannungswert über dem Abschlußwiderstand 184 ((DVoH - Vt).50)/(50 + DRoH) und dem Spannungswert Vt der idealen Spannungsquelle 181 ist. Wenn der logische Wert des Vorrichtungsmodells 150 einem Niedrigpegel (L) entspricht, da die ideale Spannungsquelle 154 und der Reinwiderstand 155 mit der idealen Spannungsquelle 181 und dem Abschlußwiderstand 184 verbunden sind, wird ein vom Vergleichsabschnitt 172 beobachteter Spannungswert gleich ((DVoL - Vt).50)/(50 + DRoL) + Vt, was gleich der Summe aus einem Anschlußspannungswert über dem Ab­ schlußwiderstand 184 ((DVoL - Vt).50)/(50 + DRoL) und dem Spannungswert Vt der idealen Spannungsquelle 181 ist. Wenn der logische Wert des Vorrichtungsmodells 150 einer hohen Impedanz (Z) entspricht, ist der reine Eingangswi­ derstand 156 mit der idealen Spannungsquelle 181 und dem Abschlußwiderstand 184 verbunden, wobei ein vom Ver­ gleichsabschnitt 172 beobachteter Spannungswert gleich einem Anschlußspannungswert über dem Abschlußwiderstand 184 wird. Da in diesem Fall der Widerstandswert DRin des reinen Eingangswiderstands 156 sehr viel größer ist als der Widerstandswert des Abschlußwiderstands 184, fließt im wesentlichen kein Strom durch den Abschlußwiderstand 184, und der vom Vergleichsabschnitt 172 beobachtete Spannungswert wird somit zum Spannungswert Vt der idealen Spannungsquelle 181.
Fig. 11 zeigt die logischen Ausgangswerte des Vorrich­ tungsmodells 150, die vom Vergleichsabschnitt 172 in einem Fall beobachtet werden, in dem der Lastbedingungs­ setzabschnitt 171, der als eine programmierbare Last arbeitet, mit dem Vorrichtungsmodell 150 verbunden ist. Wenn der logische Wert des Vorrichtungsmodells 150 einem Hochpegel (H) entspricht und der Spannungswert Vt der idealen Spannungsquelle 181 kleiner ist als der Span­ nungswert DVoH der idealen Spannungsquelle 152 (Vt < DVoH), da die ideale Spannungsquelle 152 und der Reinwiderstand 153 mit der idealen Stromquelle 183 ver­ bunden sind, wird ein vom Vergleichsabschnitt 172 beo­ bachteter Spannungswert gleich DVoH + DRoH.ILH. Wenn der logische Wert des Vorrichtungsmodells 150 einem Hochpegel (H) entspricht und der Spannungswert Vt der idealen Spannungsquelle 181 größer ist als der Spannungs­ wert DVoH der idealen Spannungsquelle 152 (Vt < DVoH), da die ideale Spannungsquelle 152 und der reine Widerstand 153 mit der idealen Spannungsquelle 182 verbunden sind, wird ein vom Vergleichsabschnitt 172 beobachteter Span­ nungswert gleich DVoH + DRoH.ILL.
Wenn der logische Wert des Vorrichtungsmodells 150 einem Niedrigpegel (L) entspricht und der Spannungswert Vt der idealen Spannungsquelle 181 größer ist als der Spannungs­ wert DVoL der idealen Spannungsquelle 154 (Vt < DVoL), da die ideale Spannungsquelle 154 und der Reinwiderstand 155 mit der idealen Stromquelle 183 verbunden sind, wird ein vom Vergleichsabschnitt 172 beobachteter Spannungswert gleich DVoL + DRoL . ILH. Wenn der logische Wert des Vorrichtungsmodells 150 einem Niedrigpegel (L) entspricht und der Spannungswert Vt der idealen Spannungsquelle 181 kleiner ist als der Spannungswert DVoL der idealen Span­ nungsquelle 154 (Vt < DVoL), da die ideale Spannungs­ quelle 154 und der Reinwiderstand 155 mit der idealen Stromquelle 182 verbunden sind, wird ein vom Vergleichs­ abschnitt 172 beobachteter Spannungswert gleich DVoL + DRoL.ILL.
Wenn der logische Wert des Vorrichtungsmodells 150 einer hohen Impedanz (Z) entspricht, wird ein vom Vergleichsab­ schnitt 172 beobachteter Spannungswert gleich dem folgen­ den Wert, der vom Spannungswert Vt der idealen Spannungs­ quelle 181 abhängt. Wenn der Spannungswert Vt der idealen Spannungsquelle 181 ein positiver Wert ist, der kleiner oder gleich dem Anschlußspannungswert über dem reinen Eingangswiderstand 156 ist, d. h. wenn DRin.ILL ≧ Vt ≧ 0 gilt, wird ein vom Vergleichsab­ schnitt 172 beobachteter Spannungswert gleich dem Span­ nungswert Vt der idealen Spannungsquelle 181. Wenn der Spannungswert Vt der idealen Spannungsquelle 181 ein positiver Wert ist, der größer ist als ein Anschlußspan­ nungswert über dem reinen Eingangswiderstand 156, d. h. wenn DRin.ILL < Vt ≧ 0 gilt, wird ein vom Vergleichsab­ schnitt 172 beobachteter Spannungswert gleich dem An­ schlußspannungswert DRin.ILL über dem reinen Eingangs­ widerstand 156. Wenn der Spannungswert Vt der idealen Spannungsquelle 181 ein negativer Wert ist, der größer oder gleich einem Anschlußspannungswert über dem reinen Eingangswiderstand 156 ist, d. h., wenn DRin.ILH ≦ Vt < 0 gilt, wird ein vom Vergleichsab­ schnitt 172 beobachteter Spannungswert gleich dem Span­ nungswert Vt der idealen Spannungsquelle 181. Wenn der Spannungswert Vt der idealen Spannungsquelle 181 ein negativer Wert ist, der kleiner ist als ein Anschlußspan­ nungswert über dem reinen Eingangswiderstand 156, d. h. wenn DRin.ILH < Vt < 0 gilt, wird ein vom Vergleichsab­ schnitt 172 beobachteter Spannungswert gleich dem An­ schlußspannungswert DRin.ILH über dem reinen Eingangs­ widerstand 156. In den Fällen der Fig. 9-11, wenn der logische Wert des Vorrichtungsmodells 150 einem undefi­ nierten Zustand entspricht, wird auch ein logischer Ausgangswert undefiniert.
Wie in den Fig. 9-11 gezeigt, spiegelt der vom Ver­ gleichsabschnitt 172 beobachtete Spannungswert einen Widerstandswert wieder, der einem zu messenden Anschluß­ stift der DUT 250 entspricht. Das heißt, ein Innenwider­ stand der in Fig. 2 gezeigten DUT 250 wird in dem in Fig. 8 gezeigten Vorrichtungsmodell 150 berücksichtigt. Unter Verwendung des in Fig. 8 gezeigten Vorrichtungsmo­ dells 150 kann somit die Halbleitertestprogramm-Fehlerbe­ seitigungseinrichtung 100 geeignet eine Operation der Halbleitertesteinrichtung 200 in einem Funktionstest simulieren, ohne die DUT 250 verwenden zu müssen. Die Halbleitertestprogramm-Fehlerbeseitigungseinrichtung 100 kann somit die Genauigkeit der Fehlerbeseitigung für das Vorrichtungstestprogramm 112 steigern.
Die obige Ausführungsform ist auf die Halbleitertestpro­ gramm-Fehlerbeseitigungseinrichtung 100 zur Berichtigung eines Vorrichtungstestprogramms für einen Test der DUT 250 gerichtet. Die DUT 250 kann irgendeine von mehreren Vorrichtungen, wie z. B. Halbleiterspeichern, verschie­ dene Prozessoren und logische ICs, sein.
Obwohl die obige Ausführungsform auf den Fall der Ausbil­ dung eines Simulations-(Äquivalenz)-Vorrichtungsmodells gerichtet ist durch Umschalten zwischen einer Serienschaltung einer idealen Hochpegelzustand-Spannungsquelle und eines Reinwiderstands, einer Serienschaltung einer idealen Niedrigpegelzustand-Spannungsquelle und des Reinwiderstands sowie einem reinen Eingangswiderstand, ist die Erfindung nicht auf einen solchen Fall be­ schränkt, wobei eine Simulationsvorrichtung gebildet werden kann, die eine komplexe Operation durchführt, bei der der Spannungswert einer idealen Spannungsquelle und ein Widerstandswert sich entsprechend den Meßbedingungen verändern. Obwohl in der obigen Ausführungsform ein Ausgang eines Vorrichtungsmodells mittels Berechnung erhalten wird, kann er ferner durch eine Tabellenumset­ zung erhalten werden.
Wie oben beschrieben worden ist, schafft ein erster Aspekt der Erfindung den Vorteil, daß eine Operation einer wirklichen DUT geeignet simuliert werden kann, um eine Spannungsänderung oder eine Stromänderung wiederzu­ spiegeln, die durch einen Innenwiderstand der Halbleiter­ vorrichtung hervorgerufen wird.
Da gemäß einem zweiten Aspekt der Erfindung eine virtu­ elle Halbleitervorrichtung eine Operation einer wirkli­ chen DUT so simuliert, daß eine Spannungsänderung oder eine Stromänderung, die durch einen Innenwiderstand der Halbleitervorrichtung hervorgerufen wird, berücksichtigt wird, entspricht dies einem Fall, in dem ein Halbleiter­ testprogramm für die wirkliche DUT ausgeführt wird. Die Inhalte eines Halbleitertestprogramms können somit über­ prüft werden.

Claims (9)

1. Halbleitervorrichtung-Simulationseinrichtung (150) zum Simulieren einer zu testenden Halbleiter­ vorrichtung (250), mit
wenigstens einem Speicherelement (151-156; 158) zum Speichern verschiedener Parameter, die zur Messung eines Stromwerts oder eines Spannungswerts verwendet werden, der sich in Abhängigkeit von einem Innenwider­ stand der zu testenden Halbleitervorrichtung (250) ändert,
wobei die Halbleitervorrichtung-Simulations­ einrichtung (150) mit einer Parametersetzeinheit (159) zum Setzen der verschiedenen Parameter verbunden ist, und
wobei die Halbleitervorrichtung-Simulations­ einrichtung (150) weiter einen Eingangs/Ausgangsanschluss zum Eingeben eines Testsignals für die zu testende Halbleitervorrichtung (250) und Ausgeben eines Stromwerts oder Spannungswerts, der sich in Abhängigkeit von einem Innenwiderstand der zu testenden Halbleitervorrichtung (250) ändert, gemäß den Parametern und dem Testsignal aufweist.
2. Halbleitervorrichtung-Simulationseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherelemente ein erstes Speicherelement (152) zum Speichern eines Spannungswerts (DVoH) in einem Fall, in dem sich ein Signalanschlußstift der zu testenden Halbleitervorrichtung (250) in einem Hochpegel­ zustand (H) befindet; ein zweites Speicherelement (153) zum Speichern eines Widerstandswerts (DRoH) in einem Fall, in dem sich der Signalanschlußstift der zu testenden Halbleitervorrichtung (250) in einem Hochpegel­ zustand (H) befindet; ein drittes Speicherelement (154) zum Speichern eines Spannungswerts (DVoL) in einem Fall, in dem sich der Signalanschlußstift in einem Niedrig­ pegelzustand (L) befindet; ein viertes Speicherelement (155) zum Speichern eines Widerstandswerts (DRoL) in einem Fall, in dem sich der Signalanschlußstift in einem Niedrigpegelzustand (L) befindet; ein fünftes Speicher­ element (156) zum Speichern eines Widerstandswerts (Drin) in einem Fall, in dem sich der Signalanschlußstift in einem Hochimpedanzzustand (Z) befindet; ein sechstes Speicherelement (151) zum Speichern des Zustandes (H, L, Z), in dem sich der Signalanschlußstift befindet; und ein siebtes Speicherelement zum Speichern eines Stromwerts (Is) oder eines Spannungswerts (Vs), der an den Signal­ anschlußstift in einer Stromquellen-Spannungsmessung bzw. Spannungsquellen-Strommessung angelegt werden soll, ent­ halten.
3. Halbleitervorrichtung-Simulationseinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß Halbleitervorrichtung-Simulationseinrichtung (150) weiter einen Schaltabschnitt (157) aufweist, der gemäß dem in dem sechsten Speicherelement (151) ge­ speicherten Zustand (H, L, Z) des Signalanschlußstifts wahlweise die verschiedenen Spannungswerte und Wider­ standswerte kombiniert, die in den ersten bis fünften Speicherelementen (152-156) gespeichert sind.
4. Halbleitervorrichtung-Simulationseinrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Halbleitervorrichtung-Simulationseinheit (150) einen simulierten Spannungswert, der am Signal­ anschlußstift in der Stromquellen-Spannungsmessung er­ scheinen würde, auf der Grundlage der in den ersten bis siebten Speicherelementen (151-156) gespeicherten Werte und des Testsignals ausgibt.
5. Halbleitervorrichtung-Simulationseinrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Halbleitervorrichtung-Simulationseinheit (150) einen simulierten Stromwert, der am Signalanschluß­ stift in der Spannungsquellen-Strommessung erscheinen würde, auf der Grundlage der in den ersten bis siebten Speicherelementen (151-156) gespeicherten Werte und des Testsignals ausgibt.
6. Halbleitervorrichtung-Simulationseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherelemente ein achtes Speicherelement (158) zum Speichern eines Widerstandswerts (Vsr), der einem Stromversorgungsanschlußstift der zu testenden Halbleitervorrichtung (250) zugeordnet ist; sowie ein neuntes Speicherelement zum Speichern eines Spannungs­ werts (Vs), der an den Stromversorgungsanschlußstift an­ gelegt werden soll, enthalten.
7. Halbleitervorrichtung-Simulationseinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Halbleitervorrichtung-Simulationseinheit (150) einen simulierten Stromwert, der am Stromversorgungsanschlußstift in der Spannungsquellen- Strommessung erscheinen würde, auf der Grundlage der in dem achten und dem neunten Speicherelement (158) ge­ speicherten Werte und des Testsignals ausgibt.
8. Halbleitervorrichtung-Simulationseinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Halbleitervorrichtung-Simulationseinheit (150) einen simulierten Spannungswert, der am Strom­ versorgungsanschlußstift in einer Stromquellen-Spannungs­ messung erscheinen würde, auf der Grundlage der in dem achten und dem neunten Speicherelement (158) ge­ speicherten Werte und des Testsignals ausgibt.
9. Debugging-Einrichtung (100) zur Fehlersuche in einem Testprogramm (112) für eine zu testende Halbleitervorrichtung (250), mit
einer Halbleitervorrichtung-Simulationseinrichtung (150) nach einem der vorhergehenden Ansprüche;
einer Parametersetzeinheit (159) zum Setzen der verschiedenen Parameter, die zur Messung eines Stromwerts oder eines Spannungswerts verwendet werden, der sich in Abhängigkeit von einem Innenwiderstand der zu testenden Halbleitervorrichtung (250) ändert;
einer Testvorrichtung-Simulationseinheit (140) zum Simulieren eines Betriebs einer Halbleitervorrichtung- Testeinrichtung (240) durch Erzeugen eines simulierten Testsignals, das der Halbleitervorrichtung- Simulationseinrichtung (150) zugeführt wird, auf der Grundlage eines zu testenden Halbleitervorrichtung- Testprogramms (112) und Empfangen des von der Halb­ leitervorrichtung-Simulationseinrichtung (150) gemäß den Parametern und dem Testsignal ausgegebenen Stromwerts oder Spannungswerts, der sich in Abhängigkeit von einem Innenwiderstand der zu testenden Halbleitervorrichtung (250) ändert; und
einer Fehlersucheinheit (160) für die Fehlersuche in dem Halbleitervorrichtung-Testprogramm (112) auf der Grundlage des von der Testvorrichtung-Simulationseinheit (140) von der Halbleitervorrichtung-Simulationseinrichtung (150) empfangenen Stromwerts oder Spannungswerts.
DE10010043A 1999-03-15 2000-03-02 Halbleitervorrichtung-Simulationseinrichtung und zugehörige Halbleitertestprogramm-Debugging-Einrichtung Expired - Fee Related DE10010043C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06761899A JP3942765B2 (ja) 1999-03-15 1999-03-15 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置

Publications (2)

Publication Number Publication Date
DE10010043A1 DE10010043A1 (de) 2000-11-02
DE10010043C2 true DE10010043C2 (de) 2002-10-17

Family

ID=13350151

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10010043A Expired - Fee Related DE10010043C2 (de) 1999-03-15 2000-03-02 Halbleitervorrichtung-Simulationseinrichtung und zugehörige Halbleitertestprogramm-Debugging-Einrichtung

Country Status (5)

Country Link
US (1) US6487700B1 (de)
JP (1) JP3942765B2 (de)
KR (1) KR100366963B1 (de)
DE (1) DE10010043C2 (de)
TW (1) TW484056B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004045204A1 (de) * 2004-09-17 2006-03-30 Hitex Development Tools Gmbh Vorrichtung und Verfahren zum Testen eines elektronischen Bauteils

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US7076420B1 (en) * 2000-10-26 2006-07-11 Cypress Semiconductor Corp. Emulator chip/board architecture and interface
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
DE10114263C1 (de) * 2001-03-22 2002-04-25 Keuro Besitz Gmbh & Co Verfahren und Vorrichtung zum Abtransport der mit einer Trennmaschine von stangenförmigem Werkstückmaterial abgetrennten Abschnitte
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
JP2003222659A (ja) * 2002-01-31 2003-08-08 Umc Japan 解析シミュレータ、解析シミュレート方法及び解析シミュレートプログラム
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7149636B2 (en) * 2002-04-04 2006-12-12 Texas Instruments Incorporated Method and apparatus for non-obtrusive power profiling
KR20030082135A (ko) * 2002-04-16 2003-10-22 삼성전자주식회사 반도체 소자의 테스트 프로그램 에뮬레이터 및 에뮬레이션방법
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US20050117510A1 (en) * 2002-05-03 2005-06-02 Andy Huang Cell Current ReConstruction Based on Cell Delay and Node Slew Rate
JP4187470B2 (ja) * 2002-06-25 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置の開発支援連携装置及び開発支援方法
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7290192B2 (en) 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
US7460988B2 (en) 2003-03-31 2008-12-02 Advantest Corporation Test emulator, test module emulator, and record medium storing program therein
US7437261B2 (en) * 2003-02-14 2008-10-14 Advantest Corporation Method and apparatus for testing integrated circuits
JP4538714B2 (ja) * 2003-11-26 2010-09-08 横河電機株式会社 テスタシミュレーション装置及びテスタシミュレーション方法
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US7970594B2 (en) * 2005-06-30 2011-06-28 The Mathworks, Inc. System and method for using model analysis to generate directed test vectors
US7132845B1 (en) * 2005-08-19 2006-11-07 Texas Instruments Incorporated FA tool using conductor model
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8125243B1 (en) 2007-03-12 2012-02-28 Cypress Semiconductor Corporation Integrity checking of configurable data of programmable device
US10684974B1 (en) 2007-03-12 2020-06-16 Cypress Semiconductor Corporation Auto-switching communication interface
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US7653888B2 (en) * 2007-04-25 2010-01-26 International Business Machines Corporation System for and method of integrating test structures into an integrated circuit
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US20090119542A1 (en) * 2007-11-05 2009-05-07 Advantest Corporation System, method, and program product for simulating test equipment
JP4748181B2 (ja) * 2008-05-07 2011-08-17 日本テキサス・インスツルメンツ株式会社 半導体装置の試験装置および試験方法
JP2010151592A (ja) * 2008-12-25 2010-07-08 Yokogawa Electric Corp 電圧電流特性模擬装置
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8141013B2 (en) * 2009-06-30 2012-03-20 International Business Machines Corporation Method and system of linking on-chip parasitic coupling capacitance into distributed pre-layout passive models
KR20110003182A (ko) 2009-07-03 2011-01-11 삼성전자주식회사 인쇄 회로 기판 설계 방법 및 인쇄 회로 기판을 포함하는 패키지 테스트 디바이스
KR101053104B1 (ko) 2009-10-28 2011-08-02 엘에스산전 주식회사 전산기기 소프트웨어 테스트 방법 및 시스템
TWI437243B (zh) * 2010-12-30 2014-05-11 Test Research Inc 電性連接缺陷模擬測試方法及其系統
US8868371B2 (en) 2011-09-09 2014-10-21 Infineon Technologies Ag Method and device for determining test sets of operating parameter values for an electronic component
US9269169B2 (en) 2012-10-23 2016-02-23 Denso Corporation Vehicle display apparatus and vehicle display control unit
JP6692278B2 (ja) * 2016-11-15 2020-05-13 ルネサスエレクトロニクス株式会社 演算装置及び仮想開発環境装置
CN115312110A (zh) * 2021-05-08 2022-11-08 瑞昱半导体股份有限公司 芯片验证系统及其验证方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09185519A (ja) * 1996-01-08 1997-07-15 Advantest Corp Ic試験用プログラムのデバック装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764925A (en) * 1984-06-14 1988-08-16 Fairchild Camera & Instrument Method and apparatus for testing integrated circuits
JP2579327B2 (ja) * 1987-12-04 1997-02-05 富士通株式会社 半導体集積回路
JPH06282462A (ja) * 1993-03-26 1994-10-07 Toshiba Corp 半導体試験装置制御プログラムデバッグ方式
JPH0836504A (ja) * 1994-07-26 1996-02-06 Hitachi Ltd エミュレータ
JPH10200107A (ja) * 1997-01-16 1998-07-31 Sony Corp 半導体装置のシミュレーション方法および半導体装置用シミュレーション装置
US5951704A (en) * 1997-02-19 1999-09-14 Advantest Corp. Test system emulator
US5878053A (en) * 1997-06-09 1999-03-02 Synopsys, Inc. Hierarchial power network simulation and analysis tool for reliability testing of deep submicron IC designs

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09185519A (ja) * 1996-01-08 1997-07-15 Advantest Corp Ic試験用プログラムのデバック装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin Vol. 36, No. 8, August 1993, S. 451-456 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004045204A1 (de) * 2004-09-17 2006-03-30 Hitex Development Tools Gmbh Vorrichtung und Verfahren zum Testen eines elektronischen Bauteils

Also Published As

Publication number Publication date
JP3942765B2 (ja) 2007-07-11
KR100366963B1 (ko) 2003-01-09
US6487700B1 (en) 2002-11-26
KR20010006760A (ko) 2001-01-26
JP2000267881A (ja) 2000-09-29
DE10010043A1 (de) 2000-11-02
TW484056B (en) 2002-04-21

Similar Documents

Publication Publication Date Title
DE10010043C2 (de) Halbleitervorrichtung-Simulationseinrichtung und zugehörige Halbleitertestprogramm-Debugging-Einrichtung
DE60212271T2 (de) Eingebauter Selbsttest mit eingebautem Speicher und Prozessor in einer ASIC Vorrichtung
DE19758077B4 (de) Einrichtung zum Steuern des Prüfens integrierter Schaltkreise und Verfahren zum Steuern des Prüfens integrierter Schaltkreise
DE3625462A1 (de) Rechnerunterstuetzte fehlerisolation beim pruefen von gedruckten schaltungen
DE10392497T5 (de) Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung
DE2639323A1 (de) System zur fehleranalysierung bei gedruckten schaltungsplatinen
DE112007002970T5 (de) Prüfvorrichtung und Vorrichtungsschnittstelle
DE3903835A1 (de) Verfahren und vorrichtung zum pruefen von mikroprozessorsystemen unter verwendung von speicheremulationstechniken
DE102011078012A1 (de) Automatisches Auswertungssystem für Fahrzeugeinrichtungen unter Verwendung eines Fahrzeugsimulators
DE102005025744A1 (de) Verfahren und Vorrichtung zum automatisierten Testaufbau
DE10055456A1 (de) Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen
DE19959157C2 (de) Verbessertes Funktionstesten durch das Filtern von groben Mutationen
DE2515297A1 (de) Pruefsystem fuer logische netzwerke mit simulatororientiertem fehlerpruefgenerator
DE10127170A1 (de) Fehlersuchverfahren und Fehlersuchvorrichtung
DE3702408C2 (de)
DE19700513A1 (de) Mit CAD-Daten verknüpftes Halbleiterprüfsystem
DE102021116906A1 (de) Test- und messsystem zur analyse von zu testenden vorrichtungen
WO2003027850A2 (de) Verfahren zur softwareverifikation für steuereinheiten und verifikationssystem
DE112006001222T5 (de) Halbleitertestprogramm-Diagnosevorrichtung
WO2002082110A1 (en) System and method for intelligent wire testing
WO2004049159A2 (de) Einrichtung und verfahren zur analyse von eingebetteten systemen
DE69836407T2 (de) Anordnung zur Überprüfung der Signalspannungspegelgenauigkeit in einer digitalen Testeinrichtung
DE112021003677T5 (de) Automatisierte unterstützte schaltkreisvalidierung
DE60104015T2 (de) Entschlüsselungsverfahren zur datenabbildung in speicherschaltungen
DE112006003729T5 (de) Testzeitberechnungseinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111001