KR20010006760A - 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치 - Google Patents

반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치 Download PDF

Info

Publication number
KR20010006760A
KR20010006760A KR1020000011673A KR20000011673A KR20010006760A KR 20010006760 A KR20010006760 A KR 20010006760A KR 1020000011673 A KR1020000011673 A KR 1020000011673A KR 20000011673 A KR20000011673 A KR 20000011673A KR 20010006760 A KR20010006760 A KR 20010006760A
Authority
KR
South Korea
Prior art keywords
value
test
voltage
parameter
semiconductor device
Prior art date
Application number
KR1020000011673A
Other languages
English (en)
Other versions
KR100366963B1 (ko
Inventor
기요시후쿠시마
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR20010006760A publication Critical patent/KR20010006760A/ko
Application granted granted Critical
Publication of KR100366963B1 publication Critical patent/KR100366963B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 피검사용 반도체 디바이스의 내부 저항에 의존하여 변화하는 전류값 또는 전압값을 측정하기 위한 각종 파라미터가 설정되며, 소정의 테스트 신호가 입력되었을 때, 이들 각종 파라미터와 테스트 신호에 따라 피검사용 반도체 디바이스의 내부 저항에 의존하여 변화하는 전류값 또는 전압값을 시뮬레이트하는 반도체 디바이스 시뮬레이트 장치를 개시한다. 또한, 이 반도체 디바이스 시뮬레이트 장치를 사용하여 구성된 반도체 테스트용 프로그램 디버그 장치를 개시한다.

Description

반도체 디바이스 시뮬레이트 장치 및 그것을 이용한 반도체 테스트용 프로그램 디버그 장치{Semiconductor device simulating apparatus and semiconductor test program dubugging apparatus using it}
본 발명은 반도체 테스트 장치를 에뮬레이트하여 테스트용 프로그램을 검증하는 프로그램 디버그 장치에 사용되는 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한 반도체 테스트용 프로그램 디버그 장치에 관한 것이다.
종래부터, 출하전의 로직 IC나 반도체 메모리 등 각종 반도체 소자에 대해 직류 테스트나 기능 테스트 등을 실시하는 것으로서, 반도체 테스트 장치가 알려서 있다. 반도체 테스트 장치가 실시하는 테스트에는 크게 기능 테스트와 직류 테스트로 나뉜다. 기능 테스트는 피검사용 반도체 디바이스에 소정의 테스트 패턴 신호를 인가하고, 이 테스트 패턴 신호에 대해 예정 대로의 동작을 피검사용 반도체 디바이스가 행했는지 아닌지를 검사하는 것이다. 직류 테스트는 피검사용 반도체 디바이스 각 단자의 직류 특성이 예정된 특성을 만족하고 있는지의 여부를 검사하는 것이다. 예를 들면, 기지(旣知)의 전압을 인가했을 경우에 예정대로의 전류를 단자로부터 끄집어 낼 수 있는지 아닌지를 테스트하는 전압인가 전류측정 테스트, 또는 기지의 전류를 흘리거나 끄집어내거나 한 경우에 예정대로의 전압이 단자에 발생되고 있는지의 여부를 테스트하는 전류인가 전압측정 테스트 등이 있다. 또한, 기능 테스트를 실시할 경우에도, 하이 레벨시의 전압을 정규 전압값, 예를 들면 5V보다도 낮은 값인 4볼트로 설정하거나, 또는 로우 레벨시의 전압을 정규 전압값, 예를 들면 0볼트보다도 높은 값인 0.5 볼트로 설정하거나, 피검사용 반도체 디바이스에 인가되는 전압 조건이나 전류 조건 등을 여러 가지 변경하여 실시하는 경우가 많다.
기능 테스트나 직류 테스트를 실시할 경우에 어떠한 항목의 테스트를 어떠한 조건에서 실시할지 등 각종 조건은 미리 반도체 테스트용 프로그램에 들어 있으므로, 이 반도체 테스트용 프로그램을 동작시킴으로써 피검사용 반도체 디바이스의 각종 테스트를 실시할 수 있다. 그러나, 반도체 테스트용 프로그램은 테스트 항목 설정, 테스트 조건 설정, 테스트 실행, 테스트 결과에 대한 판정 등과 같은 여러 가지 동작을 제어해야만 하며, 방대한 스텝의 프로그램으로 구축되어 있다. 이 반도체 테스트용 프로그램은 피검사용 반도체 디바이스의 종류가 변경되거나, 그 로직이 변경되거나 한 경우, 그와 아울러 여러 가지 변경되어야 한다. 반도체 테스트용 프로그램이 신규로 작성되거나 변경된 경우에, 그 프로그램 자체가 정상적으로 동작하는 것인지 아닌지 그 프로그램을 평가해야만 한다. 그 한 방법으로서, 실제의 반도체 테스트 장치를 이용하여 미리 양호/불량 여부를 알고 있는 피검사용 반도체 디바이스에 대해, 반도체 테스트용 프로그램을 동작시켜, 그 프로그램을 평가하고 있다. 그러나, 반도체 테스트 장치 자체가 고가여서 도입 대수도 적기 때문에, 실제의 반도체 테스트 장치를 사용하여 반도체 테스트용 프로그램이 정상적으로 동작하는지 아닌지 평가하는 것은 반도체 테스트의 라인을 정지시키게 되어 바람직하지 않다. 때문에, 종래에는 실제의 반도체 테스트 장치를 이용하여 반도체 테스트용 프로그램을 평가하는 것이 아니라, 워크스테이션 등의 범용 컴퓨터를 이용하여, 반도체 테스트 장치를 에뮬레이트함으로써, 그 반도체 테스트용 프로그램이 정상적으로 동작하고 있는지 아닌지 검증하였었다.
이와 같이 반도체 테스트 장치를 에뮬레이트하는 것으로는, 예를 들면 일본 특허 공개 공보 평9-185519호에 기재된 것이 있다. 이는 반도체 테스트용 프로그램이 정상적으로 동작하는지의 여부를 테스트하기 위한 디버그 장치에 관한 것이다. 이 디버그 장치는 범용 컴퓨터의 오퍼레이팅 시스템 하에서 디버그 대상이 되는 반도체 테스트용 프로그램을 동작시킴으로써, 유사한 반도체 테스트 장치를 구성하고 있다. 이 유사한 반도체 테스트 장치에 인터페이스부를 통해 가상 피테스트 소자부, 테스트 조건 설정부, 테스트 항목 설정부, 테스트 결과 격납부 등을 접속하고, 이 가상 피테스트 소자부에 설정된 가상 데이터를 테스트 조건 설정부에 설정된 테스트 조건에 따라 읽어 들임으로써 유사한 기능 테스트나 직류 테스트를 실시하고 있다.
상술한 디버그 장치는 실제의 피검사용 반도체 디바이스를 사용하는 것이 아니라, 가상 피테스트 소자부에 미리 설정된 가상 데이터를, 테스트 조건 설정부에 설정된 테스트 조건에 따라 인터페이스부를 통해 읽어들여, 그 가상 데이터가 테스트 조건 범위내인 경우에는 패스라 판정하고, 범위밖인 경우에는 페일로 판정하도록 구성된 것이다. 따라서, 종래의 가상 피테스트 소자부는 실제 반도체 테스트 장치를 이용한 직류 테스트와 같이, 실제 피검사용 반도체 디바이스의 측정 대상이 되는 핀(피측정핀)에 대해 전압인가 전류측정테스트나 전류인가 전압측정테스트를 실시한 경우에 발생하는 피검사용 반도체 디바이스의 내부 저항에 의존한 값의 변화 등 실제 피검사용 반도체 디바이스의 동작을 반영한 것은 아니었다. 즉, 종래의 디버그 장치는 피검사용 반도체 디바이스의 내부 저항과는 무관계로, 가상 피테스트 소자부에 미리 설정된 가상 데이터를 읽어들이기만 하는 것으로, 실제의 피검사용 반도체 디바이스의 동작을 정확하게 시뮬레이트한 것은 아니었다.
또한, 이와 같은 가상 테스트 소자부를 이용하여 반도체 테스트용 프로그램을 디버그하고자 한 경우, 그 일부에 대해서는 충분히 디버그할 수 없다는 문제가 있었다. 그것은 신호의 논리값을 판정할 경우에는, 피검사용 반도체 디바이스의 내부 저항으로 인한 전압 변화를 고려하여 하이 레벨의 임계값과 로우 레벨의 임계값을 적절한 값으로 결정해야만 하는데, 종래의 디버그 장치에서는 피검사용 반도체 디바이스의 내부 저항으로 인한 전압 변화를 고려하고 있지 않기 때문에, 반도체 테스트용 프로그램에 설정되어 있는 임계값이 적절한 값인지 아닌지를 판정할 수 없었다.
본 발명은 이와 같은 점을 감안하여 창작된 것으로, 그 목적은 실제의 피검사용 반도체 디바이스와 마찬가지로 내부 저항에 의존하여 변화하는 전압값, 전류값을 정확하게 시뮬레이트하여 출력할 수 있는 반도체 디바이스 시뮬레이트 장치를 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 실제의 피검사용 반도체 디바이스에 대해 반도체 테스트용 프로그램을 동작시킨 경우와 마찬가지로 가상적인 반도체 디바이스를 사용한 경우에도 반도체 테스트용 프로그램의 내용을 정확하게 검증할 수 있는 반도체 테스트용 프로그램 디버그 장치를 제공하는 것에 있다.
바람직한 일 실시형태에 있어서, 본 발명의 반도체 디바이스 시뮬레이트 장치는 피검사용 반도체 디바이스의 내부 저항에 의존하여 변화하는 전류값 또는 전압값을 측정하기 위한 각종 파라미터를 설정하는 파라미터 설정수단과, 상기 피검사 반도체 디바이스에 대한 테스트 신호를 입력하는 입력 수단과, 상기 파라미터 및 상기 테스트 신호에 따라 상기 피검사용 반도체 디바이스의 내부 저항에 의존하여 변화하는 전류값 또는 전압값을 시뮬레이트하여 출력하는 시뮬레이트 수단을 포함하여 구성되는 것이다.
일반적으로, 피검사용 반도체 디바이스의 신호 핀에 대해 측정되는 전류나 전압값은 피검사용 반도체 디바이스의 내부 저항에 의존한다. 따라서, 이들 측정에 필요한 각종 파라미터를 파라미터 설정수단에 의해 설정한 후에, 시뮬레이트 수단에 의해 피검사용 반도체 디바이스의 전류값 또는 전압값을 시뮬레이트함으로써, 실제의 피검사용 반도체 디바이스와 마찬가지로 내부 저항에 의존하여 변화되는 전압값, 전류값을 정확하게 시뮬레이트하여 출력할 수 있다.
특히, 상술한 파라미터 설정수단에 의해 설정되는 각종 파라미터는 피검사용 반도체 디바이스의 신호 핀이 하이 레벨인 경우의 전압값 및 저항값을 나타내는 제 1 파라미터와, 신호 핀이 로우 레벨인 경우의 전압값 및 저항값을 나타내는 제 2 파라미터와, 신호 핀이 하이 임피던스인 경우의 저항값을 나타내는 제 3 파라미터와, 신호 핀이 하이 레벨, 로우 레벨, 하이 임피던스 중 어느 상태에 있는가를 나타내는 제 4 파라미터와, 전류인가 전압측정시 또는 전압인가 전류측정시에 신호 핀에 인가되는 전류값 또는 전압값을 나타내는 제 5 파라미터를 포함하는 것이 바람직하다. 또한, 상술한 시뮬레이트 수단은 이들 제 1 내지 제 5 파라미터와 테스트 신호에 기초하여, 피검사 반도체 디바이스의 각 신호 핀의 전류인가 전압측정시 전압값 또는 전압인가 전류측정시 전류값을 시뮬레이트하는 것이 바람직하다.
신호 핀이 하이 레벨인 상태에서 소정의 전압 또는 전류를 인가하여 전압인가 전류측정 또는 전류인가 전압측정을 실시할 경우에는 제 4 파라미터가 하이 레벨인 상태를 나타내므로, 제 1 파라미터에 의해 지정되는 전압값 및 저항값과 제 5 파라미터에 의해 지정되는 인가 전압값 또는 전류값에 기초하여 결정되는 신호 핀의 전류값 또는 전압값이 시뮬레이트 수단으로부터 출력되게 된다. 신호 핀이 로우 레벨인 상태에서 소정의 전압 또는 전류를 인가하여 전압인가 전류측정 또는 전류인가 전압측정을 실시할 경우에는, 제 4 파라미터가 로우 레벨인 상태를 나타내므로, 제 2 파라미터에 의해 지정되는 전압값 및 저항값과 제 5 파라미터에 의해 지정되는 인가 전압값 또는 전류값에 따라 결정되는 신호 핀의 전류값 또는 전압값이 시뮬레이트 수단으로부터 출력되게 된다. 신호 핀이 하이 임피던스 상태에서 소정의 전압 또는 전류를 인가하여 전압인가 전류측정 또는 전류인가 전압측정을 실시할 경우에는 제 4 파라미터가 하이 임피던스 상태를 나타내므로, 제 3 파라미터에 의해 지정되는 저항값과 제 5 파라미터의 인가 전압값 또는 전류값에 기초하여 결정되는 신호 핀의 전류값 또는 전압값이 시뮬레이트 수단으로부터 출력되게 된다. 이와 같이, 전류인가 전압측정 또는 전압인가 전류측정에 적합한 각종 파라미터의 설정이 이루어지기 때문에, 실제의 피검사용 반도체 디바이스와 동일하게 내부 저항에 의존하여 변화하는 전압값, 전류값을 정확하게 시뮬레이트하여 출력할 수 있다.
특히, 상술한 파라미터 설정수단에 의해 설정되는 각종 파라미터는 피검사용 반도체 디바이스의 전원 핀의 저항값을 나타내는 제 6 파라미터와, 전원 핀에 인가되는 전류값 또는 전압값을 나타내는 제 7 파라미터를 포함하는 것이 바람직하다. 이 경우에, 상술한 시뮬레이트 수단은 제 6 및 제 7 파라미터 및 테스트 신호에 기초하여, 전원 핀으로의 전류인가 전압 측정시의 전압값 또는 전압인가 전류측정시의 전류값을 시뮬레이트하는 것이 바람직하다.
전원 핀에 소정의 전압 또는 전류를 인가하여 전압인가 전류측정 또는 전류인가 전압측정을 실시할 경우에는, 제 6 파라미터의 저항값과 제 7 파라미터에 의해 지정된 인가 전압값 또는 전류값에 기초하여, 전원 핀의 전류값 또는 전압값이 정확하게 시뮬레이트되어, 시뮬레이트 수단에서 출력되게 된다.
특히, 상술한 파라미터 설정수단에 의해 설정되는 각종 파라미터는 피검사용 반도체 디바이스의 신호 핀이 하이 레벨인 경우의 전압값 및 저항값을 나타내는 제 1 파라미터, 신호핀이 로우 레벨인 경우의 전압값 및 저항값을 나타내는 제 2 파라미터, 신호 핀이 하이 임피던스인 경우의 저항값을 나타내는 제 3 파라미터, 상기 신호 핀이 하이 레벨, 로우 레벨, 하이 임피던스 중 어느 상태에 있는가를 나타내는 제 4 파라미터를 포함하는 것이 바람직하다. 이 경우에, 입력 수단에 의해 입력되는 테스트 신호는 신호 핀에 접속되는 부하 조건을 나타내는 것이 바람직하다.
피검사용 반도체 디바이스의 신호 핀이 하이 레벨인 상태에서 부하 조건이 무부하인 경우에는 제 4 파라미터가 하이 레벨 상태를 나타내므로, 제 1 파라미터에 의해 지정되는 전압값 및 저항값과 부하 조건이 무부하인 것을 나타내는 테스트 신호에 기초한 신호 핀의 전압값이 시뮬레이트 수단에서 출력되게 된다. 신호 핀이 로우 레벨인 상태에서 부하 조건이 무부하인 경우에는 제 4 파라미터가 로우 레벨 상태를 나타내므로, 제 2 파라미터에 의해 지정되는 전압값 및 저항값과 부하 조건이 무부하인 것을 나타내는 테스트 신호에 기초하여 결정되는 신호핀의 전압값이 시뮬레이트 수단에서 출력되게 된다. 신호 핀이 하이 임피던스인 상태에서 부하 조건이 무부하인 경우에는 제 4 파라미터가 하이 임피던스 상태를 나타내므로, 제 3 파라미터에 의해 지정되는 저항값과 부하 조건이 무부하인 것을 나타내는 테스트 신호에 기초하여 결정되는 신호 핀의 전압값이 시뮬레이트 수단으로부터 출력되게 된다. 마찬가지로, 부하 조건이 이상 전압원과 종단 저항인 경우나 이상 전류원에 의한 프로그래머블 로드인 경우 등에는 그에 기초한 전압값이 시뮬레이트 수단으로부터 출력된다. 이와 같이, 부하 조건을 고려함으로써, 실제의 피검사용 반도체 디바이스와 마찬가지로 내부 저항에 의존하여 변화하는 전압값, 전류값을 정확하게 시뮬레이트하여 출력할 수 있다.
또한, 본 발명의 반도체 테스트용 프로그램 디버그 장치는 피검사용 반도체 디바이스의 내부 저항에 의존하여 변화하는 전류값 또는 전압값을 측정하기 위한 각종 파라미터를 설정함과 동시에, 반도체 테스트용 프로그램에 기초하여 피검사용 반도체 디바이스에 인가되는 테스트 신호를 유사하게 발생하여 반도체 테스트 장치의 동작을 에뮬레이트하는 테스터 에뮬레이트 수단과, 상기 파라미터 및 테스트 신호가 입력되고, 이들 파라미터 및 테스트 신호에 따라 상기 피검사용 반도체 디바이스의 내부 저항에 의존하여 변화하는 전류값 또는 전압값을 시뮬레이트하여 출력하는 디바이스 시뮬레이트 수단과, 상기 디바이스 시뮬레이트 수단의 출력에 기초하여 상기 반도체 테스트용 프로그램의 디버그를 수행하는 디버그 수단을 포함하여 구성되는 것이다.
디바이스 시뮬레이트 수단은 상술한 반도체 디바이스 시뮬레이트 장치에 대응하는 것이다. 즉, 본 발명의 반도체 테스트용 프로그램 디버그 장치는 상술한 반도체 디바이스 시뮬레이트 장치를 이용하여 구성된 것이다. 따라서, 디바이스 시뮬레이트 수단이 피검사용 반도체 디바이스의 내부 저항으로 인한 전압 변화를 고려한 정확한 동작을 모의적으로 행하는 것이므로, 반도체 검사용 프로그램에 기술된 하이 레벨의 임계값 및 로우 레벨의 임계값이 적절한 값인지 아닌지 등, 종래 불가능하였던 검사를 수행할 수 있게 되며, 반도체 테스트용 프로그램의 디버그 정밀도를 높이는 것이 가능해진다.
도 1은 본 실시 형태의 디버그 장치의 전체 구성을 나타낸 도면.
도 2는 반도체 테스트 장치의 전체 구성을 나타낸 도면.
도 3은 DC 파라메트릭 테스트에서 신호 핀을 측정할 경우의 가상 디바이스를 등가회로로 표시한 도면.
도 4는 DC 파라메트릭 테스트에서 신호 핀을 측정할 경우의 측정값을 나타낸 도면.
도 5는 DC 파라메트릭 테스트에서 전원 핀을 측정할 경우의 가상 디바이스를 등가회로로 표시한 도면.
도 6은 DC 파라메트릭 테스트에서 전원 핀을 측정할 경우의 측정값을 나타낸 도면.
도 7은 DC 파라메트릭 테스트용 디바이스 테스트 프로그램을 실행한 경우의 디버그 장치의 동작 수순을 나타내는 흐름도.
도 8은 가상 테스트 실행부의 기능 테스트 실행부가 기능 테스트를 실시할 경우에 실현되는 기능 테스트 실행부 및 가상 디바이스의 내용을 등가회로로 표시한 도면.
도 9는 부하조건 설정부가 접속되어 있지 않은(무부하) 경우에 비교부에서 관측되는 가상 디바이스의 논리출력값을 나타내는 도면.
도 10은 부하조건 설정부의 이상 전압원(테스터 드라이버의 이상 전압원)과 종단저항이 가상 디바이스에 접속된 경우에, 비교부에서 관측되는 가상 디바이스의 논리출력값을 나타내는 도면.
도 11은 프로그래머블 로드로서 동작하는 부하조건 설정부가 접속되어 있는 경우에, 비교부에서 관측되는 가상 디바이스의 논리출력값을 나타낸 도면.
이하, 본 발명에 따른 반도체 디바이스 시뮬레이트 장치를 적용한 반도체 테스트용 프로그램 디버그 장치의 일 실시 형태에 대해 도면을 참조하면서 설명한다.
도 1은 반도체 테스트용 프로그램 디버그 장치의 전체 구성을 나타내는 도면이다. 디버그 장치(100)는 반도체 테스트 장치의 동작을 에뮬레이트하고, 동시에 피검사용 반도체 디바이스의 동작을 시뮬레이트함으로써, 반도체 테스트용 프로그램의 정상 동작 여부를 검증하기 위한 것으로, 워크스테이션 등의 범용 컴퓨터에 의해 실현된다.
이 실시 형태에 따른 디버그 장치(100)는 실제의 반도체 테스트 장치 및 피검사용 반도체 디바이스의 동작을 모의하는 것이므로, 그 상세한 설명을 하기 전에, 모의되는 반도체 테스트 장치의 구성에 대해 설명한다.
도 2는 실제 반도체 테스트 장치의 전체 구성을 나타내는 도면이다. 도면에서는 반도체 테스트 장치(200)에 실제의 피검사용 반도체 디바이스(250)가 접속된 상태가 나타난다. 반도체 테스트 장치(200)는 피검사용 반도체 디바이스(250)에 대해 각종 직류 테스트(DC 파라메트릭 테스트)이나 기능 테스트를 행하는 것이다. 반도체 테스트 장치(200)는 테스터 제어부(210), 테스터 버스(230), 테스터 본체(240), 피검사용 반도체 디바이스(250)를 탑재하는 소켓부(도시하지 않음)를 포함하여 구성되어 있다.
테스터 제어부(210)는 테스터 본체(240)의 동작을 제어하기 위한 것으며, 반도체 테스트용 프로그램(디바이스 테스트 프로그램)(212), 어플리케이션 프로그램(214), 언어해석 실행부(216), 테스터 라이브러리(218), 테스터 버스 드라이버(220)를 포함하여 구성되어 있다.
디바이스 테스트 프로그램(212)은 유저(사용자)가 반도체 테스트 장치(200)를 이용하여, 피검사용 반도체 디바이스(250)에 대해 어떠한 테스트를 행할 것인지, 그 순서나 방법을 기술한 것이다. 일반적으로 이 디바이스 테스트 프로그램은 반도체 테스트 장치(200)의 유저에 의해 개발 작성되는 것이다. 따라서, 유저는 실제 반도체 테스트 장치(200)를 사용하지 않고, 이 실시 형태에 따른 디버그 장치(100)를 이용하여 자신이 작성한 디바이스 테스트 프로그램(212)이 정상적으로 동작하는지 아닌지에 대한 검증을 실시하여, 완성도가 높은 디바이스 테스트 프로그램을 작성할 수 있다. 언어해석 실행부(216)는 디바이스 테스트 프로그램(212)의 구문 해석 등을 실시하고, 디바이스 테스트 프로그램(212)에 따라 반도체 테스트 장치(200)를 충실하게 동작시키는 중심적인 역할을 하는 것이다. 어플리케이션 프로그램(214)은 디바이스 테스트 프로그램(212) 및 언어해석 실행부(216)와 연대하여 동작하는 것으로, 기능 테스트 및 직류 테스트에 대응한 실제 테스트 신호 등을 피검사용 반도체 디바이스(250)에 인가하고, 그 출력 신호를 도입하여 피검사용 반도체 디바이이스(250)의 양호/불량을 판정하거나, 특성을 해석하는 것이다.
테스터 라이브러리(218)는 언어해석 실행부(216)에 의해 구문 해석이 이루어진 후의 디바이스 테스트 프로그램(212)의 명령을 레지스터 레벨의 명령(후술할 레지스터(242)로의 데이터 기록 명령 및 레지스터(242)로부터의 데이터 독출 명령에 관한 데이터)으로 변환하여, 반도체 테스트 장치(200)의 동작에 필요한 데이터의 작성이나 설정을 수행함과 동시에, 테스터 본체(240)에 대해 측정 동작을 지시한다. 테스터 버스 드라이버(220)는 테스터 버스(230)를 통해, 테스터 라이브러리(218)에 의해 작성된 데이터를 테스터 본체(240)내의 레지스터(242)로 전송한다.
테스터 본체(240)는 테스터 버스(230)를 통해 도입된 테스터 제어부(210)의 데이터에 기초하여 피검사용 반도체 디바이스(250)에 대해 각종 테스트를 실시한다. 테스터 본체(240)는 레지스터(242)와 메모리(244)와 테스트 실행부(246)를 포함하여 구성된다. 레지스터(242)는 테스터 버스(230)를 통해 도입된 테스터 라이브러리(218)로부터의 데이터를 격납한다. 이 레지스터(242)에 격납된 데이터는 직접 또는 메모리(244)를 통해 테스트 실행부(246)로 출력된다. 또한, 레지스터(242) 및 메모리(244)는 테스트 실행부(246)로부터 출력되는 테스트 결과에 관한 데이터를 격납하는 테스트 결과 격납 영역(미도시)을 갖는다.
테스트 실행부(246)는 기능 테스트 실행부(247) 및 DC 파라메트릭 테스트 실행부(248)를 구비하고 있다. 테스트 실행부(246)는 레지스터(242)나 메모리(244)에 격납된 테스터 라이브러리(218)의 데이터에 기초하여, 피검사용 반도체 디바이스(250)에 대해 기능 테스트나 DC 파라메트릭 테스트를 실시하고, 그 테스트 결과에 대한 데이터를 레지스터(242)나 메모리(244)의 테스트 결과 격납 영역에 격납한다. 레지스터(242) 및 메모리(244)에 격납된 테스트 결과 데이터는 테스터 드라이버(220)에 의해 테스터 버스(230)를 통해 직접 테스터 라이브러리(218)에 도입된다. 또한, 메모리(244)에 격납된 테스트 결과 데이터는 레지스터(242)를 통해 테스터 라이브러리(218)에 도입된다.
도 1의 디버그 장치(100)는 상술한 반도체 테스트 장치(200)의 전체 동작을 에뮬레이트하는 동시에 피검사용 반도체 디바이스(250)의 동작을 시뮬레이트하는 것이다. 따라서, 반도체 테스트 장치(200)용으로 작성된 디바이스 테스트 프로그램(112)을 도 1의 디버그 장치(100)를 이용하여 실행하면, 그 디바이스 테스트 프로그램(112)의 동작이 유저(사용자)가 의도한 것과 일치하는지 아닌지를 조사할 수 있다. 이어, 이 실시 형태에 따른 디버그 장치(100)의 구성에 대해 설명한다.
도 1에 나타낸 에뮬레이터 제어부(110)는 디바이스 테스트 프로그램(112), 어플리케이션 프로그램(114), 언어해석 실행부(116), 테스터 라이브러리(118), 테스트 버스 에뮬레이터(120)를 포함하여 구성되어 있다. 이 에뮬레이터 제어부(110)는 테스터 에뮬레이트부(140)의 동작을 제어하기 위한 것으로, 도 2에 나타낸 반도체 테스트 장치(200)에 포함되는 테스터 제어부(210)와 기본적으로 동일한 동작을 한다.
디바이스 테스트 프로그램(112)은 반도체 테스트 장치(200)를 이용하여 피검사용 반도체 디바이스(250)에 대해 어떠한 테스트를 행할 것인지, 그 순서나 방법을 기술한 것으로, 디버그 장치(100)에 의해 디버그의 대상이 되는 프로그램이다. 따라서, 도 2의 디바이스 테스트 프로그램(212)이 그대로 이 디바이스 테스트 프로그램(112)으로서 이식되어, 동일한 동작을 수행하도록 구성된다. 어플리케이션 프로그램(114), 언어해석 실행부(116) 및 테스터 라이브러리(118)에 대해 마찬가지로, 도 2의 어플리케이션 프로그램(214), 언어해석 실행부(216) 및 테스터 라이브러리(218)가 그대로 이식되어, 동일한 동작을 수행하도록 구성된다. 테스터 버스 에뮬레이터(120)는 에뮬레이터 제어부(110)와 테스터 에뮬레이트부(140)와의 사이를 가상적으로 접속하는 가상 테스터 버스(130)를 구동하며, 이 가상 테스터 버스(130)를 통해 테스터 라이브러리(118)와 테스터 에뮬레이트부(140) 간의 데이터 송수신을 제어한다.
테스터 에뮬레이트부(140)는 도 2의 테스터 본체(240)의 동작을 소프트웨어로 실현한 것으로, 에뮬레이터 제어부(110)내의 테스터 라이브러리(118)의 동작 지시에 따라 가상 디바이스(150)에 대한 모의적인 테스트를 실시한다. 테스터 에뮬레이트부(140)는 가상 레지스터(142)와 가상 메모리(144)와 가상 테스트 실행부(146)를 포함하여 구성되어 있다. 가상 레지스터(142)는 테스터 라이브러리(118)로부터의 데이터를 격납한다. 이 가상 레지스터(142)에 격납된 데이터는 직접 또는 가상 메모리(144)를 통해 가상 테스트 실행부(146)로 보내진다. 또한, 가상 레지스터(142)와 가상 메모리(144)는 가상 테스트 실행부(146)로부터 출력되는 가상 테스트 결과 데이터를 격납하는 테스트 결과 격납 영역(미도시)을 갖는다.
가상 테스트 실행부(146)는 기능 테스트 실행부(147) 및 DC 파라메트릭 테스트 실행부(148)를 구비하고 있다. 이 가상 테스트 실행부(146)는 가상 레지스터(142)에 격납된 테스터 라이브러리(118)의 데이터에 기초하여, 가상 디바이스(150)에 대해 소정의 신호를 출력하여, 기능 테스트 실행부(147)에 의한 기능 테스트나 DC 파라메트릭 테스트 실행부(148)에 의한 DC 파라메트릭 테스트를 실시하고, 그 가상 테스트 결과 데이터를 가상 레지스터(142)나 메모리(144)의 테스트 결과 격납 영역에 격납한다. 가상 레지스터(142) 및 가상 메모리(144)에 격납된 가상 테스트 결과 데이터는 가상 테스터 버스(130)를 통해 테스터 라이브러리(118)로 출력된다. 테스트 결과 해석 판정부(160)는 가상 레지스터(142)나 메모리(144) 또는 테스터 라이브러리(118)에 격납되어 있는 가상 테스트 결과 데이터와, 미리 예상되는 테스트 결과의 기대치를 비교 검토하고, 디바이스 테스트 프로그램(112)이 정상적으로 동작하고 있는지 아닌지 검증하여, 그 결과를 유저에게 표시한다. 예를 들면, 디바이스 테스트 프로그램(112)의 실행에 의해 잘못된 테스트 결과가 얻어진 경우에는 그 잘못된 테스트 결과의 원인이 되는 프로그램의 행번호 등을 모니터(미도시) 위에 표시하거나, 프린터(미도시)에서 프린트하거나 한다.
상술한 가상 테스트 실행부(146)가 입력수단에, 가상 디바이스(159)가 시뮬레이트 수단, 디바이스 시뮬레이트 수단에, 파라미터 설정부(159)가 파라미터 설정수단에 각각 대응한다. 또한, 에뮬레이터 제어부(110), 테스터 에뮬레이트부(140) 및 파라미터 설정부(159)가 테스터 에뮬레이트 수단에, 테스트 결과 해석 판정부(160)가 디버그 수단에 각각 대응한다.
이어, 테스터 에뮬레이트부(140)의 동작에 대해 설명한다. 테스터 에뮬레이트부(140)는 가상 테스터 버스(130)를 통해 가상 레지스터(142)에 대한 액세스가 이루어지면, 가상 레지스터(142)의 어드레스를 기초로 그 액세스가 가상 레지스터(142)의 어느 부분으로의 액세스인지를 계산하여, 그 장소에 데이터를 기록하거나, 그 장소로부터 데이터를 독출하거나 한다. 또한, 테스터 에뮬레이트부(140)는 가상 레지스터(142)를 액세스함으로써 간접적으로 가상 메모리(144)에 대한 액세스가 발생하면, 가상 메모리(144)에 대해 데이터를 기록하거나 데이터를 독출하거나 한다. 이 경우, 일반적으로 하나의 가상 레지스터(142)만으로는 가상 메모리(144)에 대해 데이터를 읽고 쓰기에 충분한 정보를 얻을 수는 없다. 때문에, 이 실시 형태에서는 테스터 에뮬레이트부(140)는 관련된 가상 레지스터(142)의 내용을 참조하여, 가상 메모리(144)에 대한 데이터의 읽고 쓰기를 실시하도록 하고 있다. 또한, 도 2의 반도체 테스트 장치(200)와 동일하게 처리를 할 경우에는, 메모리(144)에 격납된 가상 테스트 결과 데이터는 레지스터(142) 및 가상 테스터 버스(130)를 통해 테스터 라이브러리(118)에 출력되게 되는데, 디버그 장치(100)의 경우에는 메모리(144)에 격납된 가상 테스트 결과를 직접 테스터 라이브러리로 출력하도록 구성하여도 된다.
테스터 에뮬레이트부(140)에 대해, 파형 발생(기능 테스트) 개시를 지시하기 위해 준비된 특정한 레지스터가 액세스된 경우, 제 1 태스크에서 가상 테스트 실행부(146)에 의한 파형의 발생 처리를 한다. 이때, 파형 발생과 관련된 필요한 데이터는 가상 레지스터(142) 및 가상 메모리(144)에 미리 격납되어 있으므로, 가상 테스트 실행부(146)는 그것을 참조하면서 파형을 발생한다. 가상 테스트 실행부(146)에 의해 발생된 파형은 가상 디바이스(150)로 전송된다. 가상 디바이스(150)는 입력된 파형에 기초하여 실제의 피검사용 반도체 디바이스(250)의 동작을 시뮬레이트한다. 가상 디바이스(150)에 의해 시뮬레이트된 결과 얻어지는 출력 핀 데이터는 재차 가상 테스트 실행부(146)로 피드백되며, 거기서 기대치와 비교되고, 그 결과가 소정의 가상 레지스터(142) 및 가상 메모리(144)에 격납된다. 상술한 일련의 동작은 테스터 에뮬레이트부(140)의 동작 싸이클마다 실행처리된다.
파라미터 설정부(159)는 피검사용 반도체 디바이스에 인가되는 이상전압원의 전압값, 이상 전류원의 전류값이나 하이 레벨시 또는 로우 레벨시의 순저항값, 전압값, 전원 핀의 순저항값 등 각종 파라미터를 가상 디바이스(150)에 설정하는 것이다. 이 파라미터(159)의 설정 내용에 따라 피검사용 반도체 디바이스의 특성이 결정된다.
가상 디바이스(150)는 도 2에 나타낸 실제의 피검사용 반도체 디바이스(250)와 동일한 동작을 시뮬레이트하는 것이다. 가상 디바이스(150)는 구체적으로는 전류인가 전압측정 및 전압인가 전류측정을 위한 파라미터(피검사용 반도체 디바이스에 인가되는 이상 전압원의 전압값, 이상 전류원의 전류값이나 하이 레벨시 또는 로우 레벨시의 순저항값, 전원 핀의 순저항값 등)가 파라미터 설정부(159)에 의해 설정되면, 그 파라미터에 기초하여 실체 피검사용 반도체 디바이스(250)가 출력 할 전류값, 전압값을 시뮬레이트하여 출력하는 것이다. 또한, 테스터 에뮬레이트부(140)는 테스터를 구성하는 로직 부품을 하나하나 시뮬레이트하는 일은 하지 않고, 테스터의 성질에 주목하여, 타이밍 데이터나 파형 포맷을 메인으로 파형 데이터를 이벤트 형식으로 1싸이클분 만큼 만들어내서 가상 디바이스(150)에 공급하고 있다. 가상 디바이스(150)는 그것을 구성하는 로직 부품을 이벤트 드리븐 방식에 의해 하나하나 시뮬레이트하고, 1 테스터 싸이클이 완료될 때까지 실행한다. 그리고, 1 테스터 싸이클이 종료된 시점에서 그 내부 상태를 유지한 채, 시뮬레이트를 중단하고, 그 싸이클중의 출력 변화를 이벤트 형식으로 테스터 에뮬레이트부(140)로 전송한다. 테스터 에뮬레이트부(140)는 가상 디바이스(150)로부터의 1싸이클분 만큼의 출력 변화를 다시 해석하고, 기대치와 비교하여, 패스/페일의 판정 결과를 가상 레지스터(142)나 가상 메모리(144)에 격납한다. 이와 같은 동작을 실시함으로 인해, 테스터 에뮬레이트부(140)의 파형 발생 효율이 좋아진다. 또한, 싸이클마다 데이터를 처리하고 있으므로 데이터의 전송 효율이 좋아진다. 또한, 경우에 따라서는 복수 싸이클을 정리하여 처리하여도 된다.
이하, 이 가상 디바이스(150)의 상세에 대해 설명한다. 도 3은 가상테스트 실행부(146)가 DC 파라메트릭 테스트중의 신호 핀 측정을 실시할 경우에 실현될 가상 디바이스(150)의 내용을 등가 회로에 의해 나타낸 도면이다. 이 경우의 가상 디바이스(150)는 논리값 유지부(DLV)(151), 하이 레벨시의 이상 전압원(152), 로우 레벨시의 이상 전압원(154), 하이 레벨시의 순저항(153), 로우 레벨시의 순저항(155), 하이 임피던스시의 입력 순저항(156), 스위칭부(157)를 포함하여 구성되어 있다. 또한, 이상 전압원(152)과 순저항(153), 이상 전압원(154)과 순저항(155)은 각각 직렬로 접속되어 있다.
논리값 유지부(151)는 피검사용 반도체 디바이스(250)의 피측정 핀(측정 대상이 되는 신호 핀)의 레벨 상태에 대응하는 논리값을 유지하는 것이다. 이 논리값 유지부(151)에는 하이 레벨(H), 로우 레벨(L), 하이 임피던스(Z), 불일정(X) 중 어느 한 레벨 상태에 대응하는 논리값이 유지된다. 이상 전압원(152)은 피검사용 반도체 디바이스(250)의 피측정 핀이 출력하는 신호의 논리값이 하이 레벨인 경우에, 그 피측정 핀이 나타낼 것으로 생각되는 전압값(DVoH)을 격납한다. 순저항(153)은 피검사용 반도체 디바이스(250)의 피측정 핀이 출력하는 신호의 논리값이 하이 레벨일 때에, 그 피측정 핀에 대응하는 저항의 값(DRoH)을 격납한다. 이상 전압원(154)은 피검사용 반도체 디바이스(250)의 피측정 핀이 출력하는 신호의 논리값이 로우 레벨일 때에, 그 피측정 핀이 나타낼 것으로 생각되는 전압값(DVoL)을 격납한다. 순저항(153)은 피검사용 반도체 디바이스(250)의 피측정 핀이 출력하는 신호의 논리값이 로우 레벨일 때에, 그 피측정 핀에 대응하는 저항의 저항값(DRoL)을 격납한다. 입력 순저항(156)은 피검사용 반도체 디바이스(250)의 피측정 핀이 하이 임피던스일 때에, 그 피측정핀에 대응하는 저항값(DRin)을 격납한다.
스위칭부(157)는 논리값 유지부(151)가 유지하는 논리값에 따라, 이상 전압원(152)과 순저항(153)이 직렬 접속된 것, 이상 전압원(154)과 순저항(155)이 직렬 접속된 것, 또는 입력 순저항(156) 중 어느 하나를 선택적으로 DC 파라메트릭 테스트 실행부(148)에 접속한다. 구체적으로는 논리값 유지부(151)가 유지하는 논리값이 하이 레벨인 경우에는 스위칭부(157)는 이상 전압원(152)과 순저항(153)이 직렬 접속된 것을 DC 파라메트릭 테스트 실행부(148)에 접속한다. 논리값 유지부(151)가 유지하는 논리값이 로우 레벨인 경우에는 스위칭부(157)는 이상 전압원(154)과 순저항(155)이 직렬 접속된 것을 DC 파라메트릭 테스트 실행부(148)에 접속한다. 논리값 유지부(151)가 유지하는 논리값이 하이 임피던스인 경우에는, 스위칭부(157)는 입력 순저항(156)을 DC 파라메트릭 테스트 실행부(148)에 접속한다. 또한, 논리 유지부(151)가 유지하는 논리값이 일정하지 않은 경우에는 스위칭부(157)는 상술한 것 중 어느 하나를 선택하거나, 또는 아무것도 선택하지 않고 메시지를 출력한다.
도 4는 도 3의 가상 디바이스(150)에 대해 DC 파라메트릭 테스트의 신호 핀 측정을 실시한 경우에 가상 디바이스(150)로부터 출력되는 측정값의 구체예를 나타낸 도면이다. 도 4는 전류인가 전압측정의 경우와 전압인가 전류측정인 경우 2종류에 대해 나타내고 있다. 전류인가 전압측정인 경우에는 DC 파라메트릭 테스트 실행부(148)가 가상 디바이스(150)에 대해 전류값(Is)(피검사용 반도체 디바이스(250)의 피측정 핀에 흐르는 전류 값을 모의한 것)을 공급한다. 따라서, 논리값 유지부(151)의 논리값이 하이 레벨(H)인 경우에는 이상 전압원(152)과 순저항(153)이 DC 파라메트릭 테스트 실행부(148)에 접속되므로, DC 파라메트릭 테스트 실행부(148)의 측정값(전압값)은 이상 전압원(152)의 전압값(DVoH)과 순저항(153)의 단자 전압값(저항값(DRoH)과 전류값(Is)의 곱:DROH×Is)과의 합계값이 된다. 논리값이 로우 레벨(L)인 경우에는 이상 전압원(154)과 순저항(155)이 DC 파라메트릭 테스트 실행부(148)에 접속되므로, DC 파라메트릭 테스트 실행부(148)에 의한 측정값(전압값)은 이상 전압원(154)의 전압값(DVoL)과 순저항(155)의 단자 전압값(저항값(DRoL)과 전류값(Is)의 곱:DRoL×Is)과의 합계값이 된다. 논리값이 하이 임피던스(Z)인 경우에는 입력 순저항(156)이 DC 파라메트릭 테스트 실행부(148)에 접속되므로, DC 파라메트릭 테스트 실행부(148)의 측정값(전압값)은, 입력 순저항(156)의 단자 전압값(저항값(DRin)과 전류값(Is)의 곱:DRin×Is)이 된다.
전압인가 전류측정의 경우에는 DC 파라메트릭 테스트 실행부(148)가 가상 디바이스(150)에 대해 출력하는 전압값(Vs)(피검사용 반도체 디바이스(250)의 피측정핀에 인가되는 전압값을 모의한 것)을 인가한다. 따라서, 논리값 유지부(151)의 논리값이 하이 레벨(H)인 경우에는 이상 전압원(152)과 순저항(153)이 DC 파라메트릭 테스트 실행부(148)에 접속되므로, DC 파라메트릭 테스트 실행부(148)의 측정값(전류값)은 이상 전압원(152)의 전압값(DVoH)으로부터 인가 전압값(Vs)을 감산한 값을 순저항(153)의 저항값(DRoH)으로 나눈 값((DVoH－Vs)/DRoH)이 된다. 논리값이 로우 레벨(L)인 경우에는 이상 전압원(154)과 순저항(155)이 DC 파라메트릭 테스트 실행부(148)에 접속되므로, DC 파라메트릭 테스트 실행부(148)의 측정값(전류값)은 이상 전압원(154)의 전압값(DVoL)으로부터 인가 전압값(Vs)을 감산한 값을 순저항(155)의 저항값(DRoL)으로 나눈 값((DVoL－Vs)/DRoL)이 된다. 논리값이 하이 임피던스(Z)인 경우에는 입력 순저항(156)이 DC 파라메트릭 테스트 실행부(148)에 접속되기 때문에, DC 파라메트릭 테스트 실행부(148)의 측정값(전류값)은 인가 전압값(Vs)을 입력 순저항(156)의 저항값(DRin)으로 나눈 값(Vs/DRin)이 된다.
이상과 같이, 이 실시 형태의 가상 디바이스(150)에 따르면, 이상 전압원(152, 154), 순저항(153, 155), 입력 순저항(156)의 각 값을 설정 변경함으로써, 인가 전류(Is)나 인가 전압(Vs) 값에 대응하는 측정값을 출력할 수 있으며, 실제 피검사용 반도체 디바이스(250)에 가까운 DC 파라메트릭 테스트를 수행하는 것이 가능해진다. 또한, 후술할 도 8에 나타낸 부하조건 설정부(171)를 고려하도록 할 수도 있다.
도 5는 가상 테스트 실행부(146)가 DC 파라메트릭 테스트중 전원 핀 측정을 실시할 경우에 실현될 가상 디바이스(150)의 내용을 등가 회로에 의해 나타낸 도면이다. 이 경우의 가상 디바이스(150)는 순저항(158)에 의해 구성된다. 순저항(158)은 피검사용 반도체 디바이스(250)의 피측정 핀(전원 핀)에 대응하는 저항의 저항값(Vsr)을 갖는다. 따라서, 전원 핀 측정이 이루어질 경우에는, 저항값(Vsr)의 순저항(158)이 DC 파라메트릭 테스트 실행부(148)에 접속되게 된다. DC 파라메트릭 테스트 실행부(148)는 이 순저항(158)이 접속된 상태에서 전압인가 전류측정이나 전류인가 전압측정을 실시한다.
도 6은 도 5의 가상 디바이스(150)에 대해 DC 파라메트릭 테스트의 전원 핀 측정을 실시한 경우에 가상 디바이스(150)로부터 출력되는 측정값의 구체예를 나타낸 도면이다. DC 파라메트릭 테스트 실행부(148)가 가상 디바이스(150)에 대해 출력하는 신호의 전압값이 Vs(피검사용 반도체 디바이스(250)의 피측정 핀에 인가되는 전압값과 유사한 것)인 경우에, 전압인가 전류측정시의 측정값(전류값)은 인가 전압값(Vs)을 순저항(158)의 저항값(Vsr)으로 나눈 값(Vs/Vsr)이 되며, 전류인가 전압측정시의 측정값(전압값)은 인가 전압값(Vs)의 값 그대로가 된다.
이어, 도 1의 디버그 장치(100)의 동작을 도면을 이용하여 설명한다. 도 7은 DC 파라메트릭 테스트용 디바이스 테스트 프로그램(112)을 실행한 경우의 디버그 장치(100)의 동작 절차를 나타낸 흐름도이다. 이 흐름도에 따른 처리는 유저가 디바이스 테스트 프로그램(112)의 디버그 동작을 지시함으로써 개시된다. 먼저, 스텝 100에서 디버그 동작의 대상이 되는 디바이스 테스트 프로그램(112)이 실행된다. 이어 스텝 101에서 에뮬레이터 제어부(110)내의 언어해석 실행부(116)가 디바이스 테스트 프로그램(112)의 구문 해석을 실행한다. 언어해석 실행부(116)에 의해 구문 해석이 이루어진 후, 스텝 102에서 테스터 라이브러리(118)가 디바이스 테스트 프로그램(112)의 명령을 레지스터 레벨의 명령으로 변환하고, 그에 기초하여 디버그 장치(100)의 동작에 필요한 데이터를 작성하여, 이들 데이터를 테스터 에뮬레이트부(140)내의 가상 레지스터(142)에 격납한다. 가상 레지스터(142)로의 데이터 격납이 종료되면, 스텝 103에서 에뮬레이터 제어부(110)는 테스터 에뮬레이트부(140)에 대해 측정 동작을 지시한다.
에뮬레이터 제어부(110)로부터 측정 동작을 지시 받은 테스터 에뮬레이트부 (140)는 에뮬레이터 제어부(110)내의 테스터 라이브러리(118)의 동작 지시에 따라 가상 디바이스(150)에 대한 모의적인 DC 파라메트릭 테스트를 실시한다. 구체적으로는 스텝 104에서 에뮬레이터 제어부(110)내의 테스터 라이브러리(118)의 동작 지시에 따라, 가상 테스트 실행부(146)내의 DC 파라메트릭 테스트 실행부(148)가, 가상 레지스터(142)에 격납된 데이터에 기초한 소정의 신호를 가상 디바이스(150)로 출력한다. 스텝 105에서, 가상 디바이스(150)는 전류인가 전압측정 또는 전압인가 전류측정을 하여, 그 측정값을 출력한다. 이때, 가상 디바이스(150)는 상술한 바와 같이 피검사용 반도체 디바이스의 피측정 핀에 대응하는 저항값을 고려하고 있으므로, 그 측정값은 이 저항값을 고려한 값이 된다. 가상 디바이스(150)로부터 측정값이 출력되면, 스텝 106에서 DC 파라메트릭 테스트 실행부(148)는 이 측정값을 가상 테스트 결과 데이터로서, 가상 레지스터(142)나 가상 메모리(148)에 격납한다. 가상 레지스터(142)이나 가상 메모리(148)에 격납된 가상 테스트 결과 데이터는 스텝 107에서 에뮬레이터 제어부(110)내의 테스터 라이브러리(118)로 출력되며, 테스터 라이브러리(118)는 이 가상 테스트 결과 데이터에 대응하는 소정의 처리를 실시한다.
또한, 디바이스 테스트 프로그램(112)에는 여러 가지 측정 결과에 대응하여 어떠한 동작을 행할 것인지가 기술되어 있으므로, 가상 테스트 결과 데이터에 대응하여 테스터 라이브러리(118)가 행하는 처리가 프로그램 작성자가 의도한 것이면, 디바이스 테스트 프로그램(112)의 해당 개소에 오류가 없음이 검증된다. 반대로, 가상 테스트 결과 데이터에 대응하여 테스터 라이브러리(118)가 실시하는 처리가 프로그램 작성자가 의도한 것이 아니면, 디바이스 테스트 프로그램(112)의 해당 개소에 오류가 있음이 검증된다. 이와 같이 하여 디바이스 테스트 프로그램(112)의 디버그 동작이 이루어진다.
이와 같이, 가상 디바이스(150)는 도 3이나 도 5에 나타낸 바와 같이 실제 피검사용 반도체 디바이스(250) 내부의 저항을 고려하고 있으므로, 도 4나 도 6의 측정값에 나타낸 바와 같이, DC 파라메트릭 테스트 실행부(148)에 의해 얻어진 측정값이 피검사용 반도체 디바이스(250)의 피측정 핀에 대응하는 저항을 포함한 값이 되도록 시뮬레이트할 수 있다. 따라서, 디버그 장치(100)는 가상 디바이스(150)를 구비함으로써, 피검사용 반도체 디바이스(250)를 사용하지 않아도 반도체 테스트 장치(200)의 DC 파라메트릭 테스트시의 동작을 정확하게 에뮬레이트할 수 있기 때문에, 디바이스 테스트 프로그램(112)의 디버그 정밀도를 높이는 것이 가능해진다. 예를 들면, 신호의 논리값을 판정할 경우에는, 피검사용 반도체 디바이스(250) 내부의 저항으로 인한 전압 변화를 고려하여 하이 레벨의 임계값과 로우 레벨의 임계값을 적절한 값으로 정해야만 하는데, 본 실시 형태의 디버그 장치(100)는 피검사용 반도체 디바이스(250) 내부의 저항으로 인한 전압 변화가 고려되고 있기 때문에, 디바이스 테스트 프로그램에 설정되어 있는 임계값이 적절한 값인지 아닌지를 판정할 수 있다.
상술한 실시 형태에서는 가상 디바이스(150)가 반도체 테스트 장치(200)의 DC 파라메트릭 테스트시의 동작을 시뮬레이트한 경우에 대해 설명하였는데, 마찬가지로 기능 테스트시의 동작을 시뮬레이트하는 것도 가능하다. 도 8은 가상 테스트 실행부(146)의 기능 테스트 실행부(147)가 기능 테스트를 실시할 경우에 실현될 기능 테스트 실행부(147) 및 가상 디바이스(150)의 내용을 등가 회로에 의해 나타낸 도면이다. 또한, 이 경우의 가상 디바이스(150)는 도 3에 나타낸 바와 같은 DC 파라메트릭 테스트중의 신호 핀을 측정할 경우에 실현될 가상 디바이스(150)의 내용과 동일하므로, 그 설명은 생략한다.
가상 디바이스(150)에 접속되는 가상 테스트 실행부(146)의 기능 테스트 실행부(147)는 가상 디바이스(150)가 출력하는 신호의 논리값을 판정하는 것으로, 부하 조건 설정부(171)와 비교부(172)로 구성된다. 부하 조건 설정부(171)는 이상 전압원(181), 로우 레벨시의 이상 전류원(182), 하이 레벨시의 이상 전류원(183), 종단 저항(184)(예를 들면 저항값 50Ω), 브릿지 회로(185)를 포함하여 구성되어 있다. 부하 조건 설정부(171)는 통상적으로 프로그래머블 로드라 불리우는 것으로, 피검사용 반도체 디바이스(250)의 출력 전압과 항복 전압(threshold voltage)(이상 전압원(181)의 전압값)(Vt)을 비교하여, 부하 전류원이 되는 이상 전압원(182) 또는 이상 전류원(183)을 자동적으로 선택하여 접속하는 것이다. 이상 전압원(181)은 반도체 테스트 장치(200)내의 테스터 드라이버(미도시)의 이상 전압원의 전압값(Vt)을 격납한다. 이상 전류원(182)은 테스트의 전압값(Vt)을 격납한다. 이상 전류원(182)은 테스터 드라이버의 논리값이 로우 레벨일 때의 테스터 드라이버의 이상 전류원에 의해 공급되는 전류값(ILL)을 격납한다. 이상 전류원(183)은 테스터 드라이버의 논리값이 하이 레벨일 때의 테스터 드라이버의 이상 전류원에 의해 공급되는 전류값(ILH)을 격납한다. 브릿지 회로(185)는 4개의 다이오드(186 내지 189)를 포함하여 구성되어 있다. 비교부(172)는 하이 레벨 비교부(191), 로우 레벨 비교부(192)를 포함하여 구성되어 있다. 하이 레벨 비교부(191)는 가상 디바이스(150)가 출력하는 신호가 하이 레벨인지 아닌지를 판정하기 위한 것으로, 가상 디바이스(150)가 출력하는 신호의 전압값이 기준전압값(VoH) 이상인지 아닌지를 비교한다. 로우 레벨 비교부(192)는 가상 디바이스(150)가 출력하는 신호가 로우 레벨인지 아닌지를 판정하기 위한 것으로, 가상 디바이스(150)가 출력하는 신호의 전압값이 기준전압값(VoL) 이하인지 아닌지를 비교한다.
도 9 내지 도 11은 가상 디바이스(150)가 출력하는 신호의 논리 출력값과 비교부(172)에서의 전압값을 나타내는 도면이다. 도 9는 부하 조건 설정부(171)가 가상 디바이스(150)에 접속되어 있지 않은 경우에 비교부(172)에서 관측되는 가상 디바이스(150)의 논리 출력값을 나타내는 도면이다. 가상 디바이스(150)의 논리 출력값이 하이 레벨(H)인 경우에는 이상 전압원(152)과 순저항(153)이 비교부(172)에 접속되므로, 비교부(172)에는 이상 전압원(152)의 전압값(DVoH)이 관측된다. 비교부(172)는 이 전압값(DVoH)에 기초하여 가상 디바이스(150)의 논리 출력값이 하이 레벨인지 로우 레벨인지 비교 판정을 내린다. 가상 디바이스(150)의 논리 출력값이 로우 레벨(L)인 경우에는 이상 전압원(154)과 순저항(155)이 비교부(172)에 접속되므로, 비교부(172)에는 이상 전압원(154)의 전압값(DVoL)이 관측된다. 비교부(172)는 이 전압값(DVoL)에 기초하여 하이 레벨인지 로우 레벨인지 비교판정을 내린다. 가상 디바이스(150)의 논리값이 하이 임피던스(Z)인 경우에는 입력 순저항(156)이 비교부(172)에 접속되는 것뿐이므로, 비교부(172)에서의 전압값은 거의 0 상태가 된다. 이 경우에, 비교부(172)는 로우 레벨로 판정하게 된다.
도 10은 부하조건 설정부(171)의 이상 전압원(181)(테스터 드라이버의 이상 전압원)과 종단 저항(184)이 가상 디바이스(150)에 접속된 경우에, 비교부(172)에서 관측되는 가상 디바이스(150)의 논리 출력값을 나타낸 도면이다. 이 경우, 이상 전류원(182), 이상 전류원(183) 및 브릿지 회로(185)는 존재하지 않는 것으로 한다. 가상 디바이스(150)의 논리값이 하이 레벨(H)인 경우에는 이상 전압원(152)과 순저항(153)이 이상 전압원(181)과 종단 저항(184)에 접속되므로, 비교부(172)에서의 전압값은 ((DVoH－Vt)×50)/(50＋DRoH)＋Vt가 된다. 이 전압값은 종단 저항(184)의 단자 전압값 ((DVoH－Vt)×50)/(50＋DRoH)과 이상 전압원(181)의 전압값(Vt)과의 합계값이다. 가상 디바이스(150)의 논리값이 로우 레벨(L)인 경우에는 이상 전압원(154)과 순저항(155)이 이상 전압원(181)과 종단 저항(184)에 접속되므로, 비교부(172)에서의 전압값은 ((DVoL－Vt)×50)/(50＋DRoL)+Vt로 된다. 이 전압값은 종단 저항(184)의 단자 전압값 ((DVoL－Vt)×50)/(50＋DRoL)과 이상 전압원(181)의 전압값(Vt)의 합계값이다. 가상 디바이스(150)의 논리값이 하이 임피던스(Z)인 경우에는 입력 순저항(156)이 이상 전압원(181)과 종단 저항(184)에 접속되므로, 비교부(172)에서의 전압값은 동일하게 종단 저항(184)의 단자 전압이 되는 것인데, 이 경우 입력 순저항(156)의 저항값(DRin)은 종단 저항(184)에 비해 매우 크기 때문에, 전류는 흐르지 않고 비교부(172)에서의 전압값은 그대로 이상 전압원(181)의 전압값(Vt)이 된다.
도 11은 프로그래머블 로드로서 동작하는 부하 조건 설정부(171)가 접속되어 있는 경우에, 비교부(172)에서 관측되는 가상 디바이스(150)의 논리 출력값을 나타내는 도면이다. 가상 디바이스(150)의 논리값이 하이 레벨(H)이고, 이상 전압원(181)의 전압값(Vt)이 이상 전압원(152)의 전압값(DVoH)보다도 작은 경우(Vt＜DVoH)에는 이상 전압원(152)과 순저항(153)이 이상 전류원(183)에 접속되므로, 비교부(172)에서의 전압값은 DVoH＋DRoH×ILH가 된다. 가상 디바이스(150)의 논리값이 하이 레벨(H)이어서, 이상 전압원(181)의 전압값(Vt)이 이상 전압원(152)의 전압값(DVoH)보다도 큰 경우(Vt＞DVoH)에는, 이상 전압원(152)과 순저항(153)이 이상 전류원(182)에 접속되므로, 비교부(172)에서의 전압값은 DVoH＋DRoH×ILL이 된다.
또한, 가상 디바이스(150)의 논리값이 로우 레벨(L)이어서, 이상 전압원(181)의 전압값(Vt)이 이상 전압원(154)의 전압값(DVoL)보다도 큰 경우(Vt＞DVoL)에는 이상 전압원(154)과 순저항(155)이 이상 전류원(183)에 접속되어, 비교부(172)에서의 전압값은 DVoL＋DRoL×ILH가 된다. 가상 디바이스(150)의 논리값이 로우 레벨(L)이어서, 이상 전압원(181)의 전압값(Vt)이 이상 전압원(154)의 전압값(DVoL)보다도 작은 경우(Vt＜DVoL)에는 이상 전압원(154)과 순저항(155)이 이상 전류원(182)에 접속되므로, 비교부(172)에서의 전압값은 DVoL＋DRoL×ILL이 된다.
가상 디바이스(150)의 논리값이 하이 임피던스(Z)인 경우에는 비교부(172)에서의 전압값은 이상 전압원(181)의 전압값에 의존한 다음과 같은 값이 된다. 이상 전압원(181)의 전압값(Vt)이 입력 순저항(156)의 양단 전압 이하의 포지티브 값인 경우, 즉 DRin×ILL＞＝Vt＞＝0인 경우에는 비교부(172)에서의 전압값은 이상 전압원(181)의 전압값(Vt)이 된다. 이상 전압원(181)의 전압값(Vt)이 입력 순저항(156)의 양단 전압보다도 큰 포지티브 값인 경우, 즉 DRin×ILL＜Vt＞＝0인 경우에는 비교부(172)에서의 전압값은 입력 순저항(156)의 양단 전압값 DRin×ILL이 된다. 이상 전압원(181)의 전압값(Vt)이 입력 순저항(156)의 양단 전압 이상인 네가티브 값인 경우, 즉 DRin×ILH＜＝Vt＜0인 경우에는 비교부(172)에서의 전압값은 이상 전압원(181)의 전압값(Vt)이 된다. 이상 전압원(181)의 전압값(Vt)이 입력 순저항(156)의 양단 전압보다도 작은 네가티브 값인 경우, 즉 DRin×ILH＞Vt＜0인 경우에는 비교부(172)에서의 전압값은 입력 순저항(156)의 양단 전압값 DRin×ILH가 된다. 또한, 도 9 내지 도 11의 경우에서, 가상 디바이스(150)의 논리값이 일정하지 않은 경우에는 그 논리값 출력도 일정하지 않다.
도 9 내지 도 11에 나타낸 바와 같이, 비교부(172)에서의 전압값은 피검사용 반도체 디바이스(250)의 피측정 핀에 대응하는 저항값을 포함한 값으로 되어 있다. 즉, 도 8에 나타낸 가상 디바이스(150)는 도 2에 나타낸 피검사용 반도체 디바이스(250) 내부의 저항을 고려한 것이다. 따라서, 디버그 장치(100)는 도 8에 나타낸 가상 디바이스(150)를 이용함으로써, 피검사용 반도체 디바이스(250)를 사용하지 않고 반도체 테스트 장치(200)의 기능 테스트시의 동작을 정확하게 시뮬레이트할 수 있기 때문에, 디바이스 테스트 프로그램(112)의 디버그 정밀도를 높이는 것이 가능해진다.
또한, 상술한 실시 형태에서는 피검사용 반도체 디바이스(250)의 테스트를 수행하는 디바이스 테스트 프로그램을 디버그하는 디버그 장치(100)에 대해 설명했지만, 피검사용 반도체 디바이스로서는 반도체 메모리, 각종 프로세서, 로직용 IC 등 다양한 것들을 생각해 볼 수 있다.
또한, 상술한 실시 형태에서는 하이 레벨 또는 로우 레벨의 이상 전압원과 순저항이 각각 직렬 접속된 것과 입력 순저항을 스위칭하여, 가상 디바이스를 유사하게(등가적으로) 시뮬레이트한 경우를 나타내고 있는데, 이에 국한되지 않으며, 이상 전압원의 전압값이나 저항값이 측정 조건에 따라 변화하는 복잡한 동작을 하는 디바이스를 시뮬레이트하여도 좋다. 또, 연산에 의해 그 출력이 얻어지는 경우에 대해 설명하였는데, 테이블 변환에 의해 얻어지도록 할 수도 있다.

Claims (9)

  1. 피검사용 반도체 디바이스의 내부 저항에 의존하여 변화하는 전류값 또는 전압값을 측정하기 위한 각종 파라미터를 설정하는 파라미터 설정수단과,
    상기 피검사 반도체 디바이스에 대한 테스트 신호를 입력하는 입력 수단과,
    상기 파라미터 및 상기 테스트 신호에 따라 상기 피검사용 반도체 디바이스의 내부 저항에 의존하여 변화하는 전류값 또는 전압값을 시뮬레이트하여 출력하는 시뮬레이트 수단을 구비하는 것을 특징으로 하는 반도체 디바이스 시뮬레이트 장치.
  2. 제 1 항에 있어서, 상기 파라미터 설정수단에 의해 설정되는 상기 각종 파라미터는 상기 피검사용 반도체 디바이스의 신호 핀이 하이 레벨인 경우의 전압값 및 저항값을 나타내는 제 1 파라미터와,
    상기 신호 핀이 로우 레벨인 경우의 전압값 및 저항값을 나타내는 제 2 파라미터와,
    상기 신호 핀이 하이 임피던스인 경우의 저항값을 나타내는 제 3 파라미터와,
    상기 신호 핀이 하이 레벨, 로우 레벨, 하이 임피던스 중 어느 한 상태에 있는지를 나타내는 제 4 파라미터와,
    전류인가 전압측정시 또는 전압인가 전류측정시에 상기 신호 핀에 인가되는 전류값 또는 전압값을 나타내는 제 5 파라미터를 포함하는 것을 특징으로 하는 반도체 디바이스 시뮬레이트 장치.
  3. 제 2 항에 있어서, 상기 시뮬레이트 수단은 상기 제 1 내지 제 5 파라미터 및 상기 테스트 신호에 따라, 상기 신호 핀에서의 전류인가 전압측정시의 전압값을 시뮬레이트하는 것을 특징으로 하는 반도체 디바이스 시뮬레이트 장치.
  4. 제 2 항에 있어서. 상기 시뮬레이트 수단은 상기 제 1 내지 제 5 파라미터 및 상기 테스트 신호에 따라, 상기 신호 핀에서의 전압인가 전류측정시의 전류값을 시뮬레이트하는 것을 특징으로 하는 반도체 디바이스 시뮬레이트 장치.
  5. 제 1 항에 있어서, 상기 파라미터 설정수단에 의해 설정되는 상기 각종 파라미터는 상기 피검사용 반도체 디바이스의 전원 핀의 저항값을 나타내는 제 6 파라미터와,
    상기 전원 핀에 인가되는 전류값 또는 전압값을 나타내는 제 7 파라미터를 포함하는 것을 특징으로 하는 반도체 디바이스 시뮬레이트 장치.
  6. 제 5 항에 있어서, 상기 시뮬레이트 수단은 상기 제 6 및 제 7 파라미터 및 상기 테스트 신호에 따라, 상기 전원 핀에서의 전류인가 전압측정시의 전압값을 시뮬레이트하는 것을 특징으로 하는 반도체 디바이스 시뮬레이트 장치.
  7. 제 5 항에 있어서, 상기 시뮬레이트 수단은 상기 제 6 및 제 7 파라미터 및 상기 테스트 신호에 따라, 상기 전원 핀에서의 전압인가 전류측정시 전류값을 시뮬레이트하는 것을 특징으로 하는 반도체 디바이스 시뮬레이트 장치.
  8. 제 1 항에 있어서, 상기 파라미터 설정수단에 의해 설정되는 상기 각종 파라미터는 상기 피검사용 반도체 디바이스의 신호 핀이 하이 레벨인 경우의 전압값 및 저항값을 나타내는 제 1 파라미터와,
    상기 신호 핀이 로우 레벨인 경우의 전압값 및 저항값을 나타내는 제 2 파라미터와,
    상기 신호 핀이 하이 레벨인 경우의 저항값을 나타내는 제 3 파라미터와,
    상기 신호 핀이 하이 레벨, 로우 레벨, 하이 임피던스 중 어느 상태에 있는가를 나타내는 제 4 파라미터를 포함하며,
    상기 입력 수단에 의해 입력되는 상기 테스트 신호는 상기 신호 핀에 접속되는 부하 조건을 나타내는 것을 특징으로 하는 반도체 디바이스 시뮬레이트 장치.
  9. 피검사용 반도체 디바이스의 내부 저항에 의존하여 변화하는 전류값 또는 전압값을 측정하기 위한 각종 파라미터를 설정함과 함께, 반도체 테스트용 프로그램에 따라 피검사용 반도체 디바이스에 인가되는 테스트 신호를 유사하게 발생하여 반도체 테스트 장치의 동작을 에뮬레이트하는 테스터 에뮬레이트 수단과,
    상기 파라미터 및 테스트 신호가 입력되고, 이들 파라미터 및 테스트 신호에 따라 상기 피검사용 반도체 디바이스의 내부 저항에 의존하여 변화하는 전류값 또는 전압값을 시뮬레이트하여 출력하는 디바이스 시뮬레이트 수단과,
    상기 디바이스 시뮬레이트 수단으로부터의 출력에 따라 상기 반도체 테스트용 프로그램을 디버그하는 디버그 수단을 구비하는 것을 특징으로 하는 반도체 테스트용 프로그램 디버그 장치.
KR10-2000-0011673A 1999-03-15 2000-03-09 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치 KR100366963B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP???11-067618 1999-03-15
JP06761899A JP3942765B2 (ja) 1999-03-15 1999-03-15 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置

Publications (2)

Publication Number Publication Date
KR20010006760A true KR20010006760A (ko) 2001-01-26
KR100366963B1 KR100366963B1 (ko) 2003-01-09

Family

ID=13350151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0011673A KR100366963B1 (ko) 1999-03-15 2000-03-09 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치

Country Status (5)

Country Link
US (1) US6487700B1 (ko)
JP (1) JP3942765B2 (ko)
KR (1) KR100366963B1 (ko)
DE (1) DE10010043C2 (ko)
TW (1) TW484056B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082135A (ko) * 2002-04-16 2003-10-22 삼성전자주식회사 반도체 소자의 테스트 프로그램 에뮬레이터 및 에뮬레이션방법
US8407659B2 (en) 2009-07-03 2013-03-26 Samsung Electronics Co., Ltd. Method of designing a printed circuit board

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7076420B1 (en) * 2000-10-26 2006-07-11 Cypress Semiconductor Corp. Emulator chip/board architecture and interface
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
DE10114263C1 (de) * 2001-03-22 2002-04-25 Keuro Besitz Gmbh & Co Verfahren und Vorrichtung zum Abtransport der mit einer Trennmaschine von stangenförmigem Werkstückmaterial abgetrennten Abschnitte
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
JP2003222659A (ja) * 2002-01-31 2003-08-08 Umc Japan 解析シミュレータ、解析シミュレート方法及び解析シミュレートプログラム
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7149636B2 (en) * 2002-04-04 2006-12-12 Texas Instruments Incorporated Method and apparatus for non-obtrusive power profiling
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US20050117510A1 (en) * 2002-05-03 2005-06-02 Andy Huang Cell Current ReConstruction Based on Cell Delay and Node Slew Rate
JP4187470B2 (ja) * 2002-06-25 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置の開発支援連携装置及び開発支援方法
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
US7460988B2 (en) 2003-03-31 2008-12-02 Advantest Corporation Test emulator, test module emulator, and record medium storing program therein
US7290192B2 (en) 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
JP4538714B2 (ja) * 2003-11-26 2010-09-08 横河電機株式会社 テスタシミュレーション装置及びテスタシミュレーション方法
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
DE102004045204A1 (de) * 2004-09-17 2006-03-30 Hitex Development Tools Gmbh Vorrichtung und Verfahren zum Testen eines elektronischen Bauteils
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US7970594B2 (en) * 2005-06-30 2011-06-28 The Mathworks, Inc. System and method for using model analysis to generate directed test vectors
US7132845B1 (en) * 2005-08-19 2006-11-07 Texas Instruments Incorporated FA tool using conductor model
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US10684974B1 (en) 2007-03-12 2020-06-16 Cypress Semiconductor Corporation Auto-switching communication interface
US8316158B1 (en) 2007-03-12 2012-11-20 Cypress Semiconductor Corporation Configuration of programmable device using a DMA controller
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US7653888B2 (en) * 2007-04-25 2010-01-26 International Business Machines Corporation System for and method of integrating test structures into an integrated circuit
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US20090119542A1 (en) * 2007-11-05 2009-05-07 Advantest Corporation System, method, and program product for simulating test equipment
JP4748181B2 (ja) * 2008-05-07 2011-08-17 日本テキサス・インスツルメンツ株式会社 半導体装置の試験装置および試験方法
JP2010151592A (ja) * 2008-12-25 2010-07-08 Yokogawa Electric Corp 電圧電流特性模擬装置
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8141013B2 (en) * 2009-06-30 2012-03-20 International Business Machines Corporation Method and system of linking on-chip parasitic coupling capacitance into distributed pre-layout passive models
KR101053104B1 (ko) 2009-10-28 2011-08-02 엘에스산전 주식회사 전산기기 소프트웨어 테스트 방법 및 시스템
TWI437243B (zh) * 2010-12-30 2014-05-11 Test Research Inc 電性連接缺陷模擬測試方法及其系統
US8868371B2 (en) * 2011-09-09 2014-10-21 Infineon Technologies Ag Method and device for determining test sets of operating parameter values for an electronic component
US9269169B2 (en) 2012-10-23 2016-02-23 Denso Corporation Vehicle display apparatus and vehicle display control unit
JP6692278B2 (ja) * 2016-11-15 2020-05-13 ルネサスエレクトロニクス株式会社 演算装置及び仮想開発環境装置
CN115312110A (zh) * 2021-05-08 2022-11-08 瑞昱半导体股份有限公司 芯片验证系统及其验证方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764925A (en) * 1984-06-14 1988-08-16 Fairchild Camera & Instrument Method and apparatus for testing integrated circuits
JP2579327B2 (ja) * 1987-12-04 1997-02-05 富士通株式会社 半導体集積回路
JPH06282462A (ja) * 1993-03-26 1994-10-07 Toshiba Corp 半導体試験装置制御プログラムデバッグ方式
JPH0836504A (ja) * 1994-07-26 1996-02-06 Hitachi Ltd エミュレータ
JPH09185519A (ja) * 1996-01-08 1997-07-15 Advantest Corp Ｉｃ試験用プログラムのデバック装置
JPH10200107A (ja) * 1997-01-16 1998-07-31 Sony Corp 半導体装置のシミュレーション方法および半導体装置用シミュレーション装置
US5951704A (en) * 1997-02-19 1999-09-14 Advantest Corp. Test system emulator
US5878053A (en) * 1997-06-09 1999-03-02 Synopsys, Inc. Hierarchial power network simulation and analysis tool for reliability testing of deep submicron IC designs

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082135A (ko) * 2002-04-16 2003-10-22 삼성전자주식회사 반도체 소자의 테스트 프로그램 에뮬레이터 및 에뮬레이션방법
US8407659B2 (en) 2009-07-03 2013-03-26 Samsung Electronics Co., Ltd. Method of designing a printed circuit board
US8832638B2 (en) 2009-07-03 2014-09-09 Samsung Electronics Co., Ltd. Package test devices having a printed circuit board

Also Published As

Publication number Publication date
US6487700B1 (en) 2002-11-26
DE10010043A1 (de) 2000-11-02
JP2000267881A (ja) 2000-09-29
TW484056B (en) 2002-04-21
JP3942765B2 (ja) 2007-07-11
KR100366963B1 (ko) 2003-01-09
DE10010043C2 (de) 2002-10-17

Similar Documents

Publication Publication Date Title
KR100366963B1 (ko) 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치
US7269773B2 (en) Test program debugger device, semiconductor test apparatus, test program debugging method and test method
US4907230A (en) Apparatus and method for testing printed circuit boards and their components
US20090119542A1 (en) System, method, and program product for simulating test equipment
US5633812A (en) Fault simulation of testing for board circuit failures
US20090119084A1 (en) System, method, and program product for simulating test equipment
US11782809B2 (en) Test and measurement system for analyzing devices under test
JP4959941B2 (ja) ソフトウェアの双方向プロービング
US20020163351A1 (en) Method for producing test patterns for testing an integrated circuit
JP4213306B2 (ja) 半導体試験用プログラムデバッグ装置
US20020193980A1 (en) Semiconductor test program debugging apparatus
JP4132499B2 (ja) 半導体試験用プログラムデバッグ装置
JP3162316B2 (ja) 電子回路テスト用システム
JP2591071B2 (ja) Ｌｓｉテストシステム
US20230315598A1 (en) Automatic Functional Test Pattern Generation based on DUT Reference Model and Unique Scripts
US20170206097A1 (en) Signal path verification device
JP2004348596A (ja) Ｉｃテスタ用プログラムのデバッグ装置、方法、及びプログラム
Kirkland et al. Chip Behavior Realities Detected by Using Actual Automatic Test Equipment for Simulations
Kirkland et al. IC-Chip Behavioral Anomalies Experienced Under Intermittent Circumstances
Kirkland et al. Sorting out Integration Snags by Using Actual Automatic Test Equipment for Simulations
KR20230009628A (ko) 테스트 장치 검증 시스템 및 이를 위한 에뮬레이터
Pardo et al. VISCP: A virtual instrumentation and CAD tool for electronic engineering learning
JPH11295393A (ja) 半導体試験用プログラムのデバッグ装置
Rolince et al. Next generation functional test program development system
Ford Software re-use benefits ATE users and ATE vendors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee