TW484056B

TW484056B - Semiconductor device simulating apparatus and semiconductor test program debugging apparatus using it

Info

Publication number: TW484056B
Application number: TW089104620A
Authority: TW
Inventors: Kiyoshi Fukushima
Original assignee: Advantest Corp
Priority date: 1999-03-15
Filing date: 2000-03-14
Publication date: 2002-04-21
Also published as: JP2000267881A; DE10010043A1; US6487700B1; KR20010006760A; KR100366963B1; JP3942765B2; DE10010043C2

Description

五、發明説明（1 ) 本發明係關於，模擬（simulate)半導體測試裝置而驗證測試用程式之程式除錯裝置所使用之半導體元件模擬裝置’及使用該裝置之半導體測試用程式除錯裝置。傳統上有一種半導體測試裝置，用以對出貨前之邏輯 1C或半導體記憶器等之各種半導體元件進行直流測試或功能測試等。半導體賴裝置所做之職，可大分為功能測試與直流測試。功能測試係在待測半導體元件加上一定之測試模式信號，而檢查待測半導體元件是否對該測試模式信號進行預定之動作。直流測試係檢查待測半導體元件之各端子之直流特性是否滿足預定之特性。例如有：在施加已知之電壓時，測試是否能從端子取出預定之電流之，施加電壓下測量電流之測試；或在流通或取出預定之電流時，測試是否在端子上產生預定之電壓之，施加電流下測量電壓之測試等。而進行功能測試時，也多是將高位準時之電壓設定成較正規之電壓值，例如5V為低之4v，或將低位準時之電壓設定成較正規之電壓值，例如qv為高之 0.5V’或者將加在待測半導體元件之電壓條件或電流條件作各種變更而進行測試。. 進行功能測試與直流測試時，那一項目之測試要以那 -種條件來做等之各種條件，係預先存入半導體測試用程式内，因此，只要令該半導體測試用程式動作，即可進行待測半導體元件之各種測試、然而，半導體測試用程式：須控制：測試項目之設定、測試條件之設定、測試之執行、測試結果之判定等之多項動作，因此係由龐大步驟之程丁式 B7 五、發明説明（所構築。此半導體測試用程式在待測半導體元件之種類變更夺或其邏輯變更時，必須配合做各種變更。若是新製作半導體測試用程式時，或變更後，必須先評估該程式，看一弋本身疋否會正常動作。其一方法是，使用實際之半導體測試裝置，對㈣知道其良否之待測半導體元件，使，導體測試用程式動作，以評估該程式。惟因半導體測试裝置本身很昂貴，引進台數也少，因此使用實際之半導體測4波置，評估半導體測試用程式是否可正常動作，會使半導體測試線停下來，並不很好。因此，傳統上不是二用實際之半導體測試裝置評估半導體測試用程式，而是使用工作站等之萬用電腦模擬半導體測試裝置，驗證該半導體測試用程式是否會正常動作。面部，將虛擬待測元件部、測試項目設定部、試測條件設定部、測試結果儲存部等連接在該虛擬之半導體測試；置，將設定在該虛擬待測元件部之虛擬資料，依照設定在虛擬測試條件設定部之測試條件讀進，孩糟此進行虛擬之功能測試或直流測試。如此模擬半導體測試裝置者，有例如日本國特開平 9-185519號公報所記載之例子。其係、關於，用以測試半導體測試用程式是否會正常動作之除錯裝置。此除錯裝置係在萬用電腦之工作站系統下，使成為除錯對象之半導體測試用程式動作，藉此構成虛擬之半導體測試裝置。經由介

上述除錯裝置並不使用實際之待測半導體元件，而是將預先設定在虛擬待測元件部之虛擬資料，贫照^ +在、、I 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 484056 A7 -- ----——— B7__ 五、發明説明（3 ) , " -- 試條件設定部之測試條件，經由介面部讀進，當該虛擬資料在測試條件之範圍内時，則判定為通過，在範圍外時，則判定為不通過。因此，傳統之虛擬待測元件部並不能反映實際之待測半導體元件之動作，即，實際之半導體測試裝置進行之直流測試時，對實際之待測半導體元件之測量對象之插腳（被測量插腳）進行施加電壓下測量電流之測試’或施加電流下測量電塵之測試時，會產生依待測半導體元件之内部電阻值之變化。亦即，傳統之除錯裝置與待測半導體元件之内部電阻無關，/、疋頃進預先設定在虛擬待測元件部之虛擬資料，並非正確模擬實際之待測半導體元件之動作。而使用這種虛擬測試元件部，將半導體測試用程式除錯時，便會有其一部分無法充分除錯之問題。這是因為判定信號之邏輯值時，必須考量待測半導體元件之内部電阻所引起之電壓之變化，將高位準之門襤值與低位準之門檻值決定在適當之值，但是傳統之除錯裝置並未考慮待測半導體元件之内部電阻所引起之電壓之變化，因此無法判定設定在半導體測試用程式之門檻值是否是適當之值。本發明係有鑑於這一點而完成者，其目的在提供，能夠與實際之待測半導體元件同樣，正確模擬依存内部電阻而變化之電壓值，電流值而輸出之半導體元件模擬裝置。而本發明之另一個目的在提供，使用虛擬之半導體元件時，也可以對實際之待測半導體元件，與使半導體測試用程式動作時一樣，正確驗證半導體測試用程式之内容之

半導體測試用程式除錯裝置。在一較佳實施形態中，本發明之半導體元件模擬裝置包合有·一參數設定構件，可設定各種參數，該等參數係用以測量依存待測半導體元件之内部電阻而變化之電流值或電壓值，一輸入構件，可輸入對上述待測半導體元件之測試信號；以及，一模擬構件，可模擬依存上述待測半導體裝置之内部電阻而變化之電流值或電壓值而輸出。一般來講’待測半導體元件之信號插腳測量出之電流或電壓值’係依存於待測半導體元件之内部電阻。因此，以參數没疋構件設定該等測量所需要之各種參數後，以模擬構件模擬待測半導體元件之電流值或電壓值，便可以正確模擬，與貫際之待測半導體元件一樣，依存内部電阻而變化之電流值或電壓值而輸出。而以上述參數設定構件所設定之各種參數，最好是包含：表示待測半導體元件之信號插腳是高位準時之電壓值及電阻值之第1參數；信號插腳是低位準時之電壓值及電阻值之第2參數；信號插腳是高阻抗時之電阻值之第3參數； # 5虎插腳是在高位準、低，位準、高阻抗之任一種狀態之第4 參數；表示在施加電壓下測量電流或施加電流下測量電壓時，加在信號插腳之電流值或電壓值之第5參數。而上述模擬構件最好是，依據該等第丨至第5之參數及測試信號，模擬待測半導體元件之各信號插腳之施加電流下測量電壓時之電壓值或施加電壓下測量電流時之電流值。信號插腳在高位準之狀態下，施加一定之電壓或電 484056 A7 ------Μ__ 五、發明説明（5 ) 流’進行施加電壓下測量電流之測試或施加電流下測量電壓之測試時’因第4參數顯示高位準之狀態，因此可由模擬構件輸出’由第1參數所指定之電壓值及電阻值，及由第5 參數所指定之施加電壓值及電流值而定之信號插腳之電流值及電壓值。信號插腳在低位準之狀態下，施加一定之電壓或電流，進行施加電壓下測量電流之測試或施加電流下測量電壓之測試時，因第4參數顯示低位準之狀態，因此可由模擬構件輸出，由第2參數所指定之電壓值及電阻值，及由第5參數所指定之施加電壓值及電流值而定之信號插腳之電流值及電壓值。信號插腳在高阻抗之狀態下，施加一疋之電壓或電流，進行施加電壓下測量電流之測試或施加電流下測量電壓之測試時，因第4參數顯示高阻抗之狀態，因此可由模擬構件輸出，由第3參數所指定之電阻值，及由第5參數所指定之施加電壓值或電流值而定之信號插腳之電流值及電壓值。如此，因可設定適合於施加電壓下測量電流之測試或施加電流下測量電壓之測試之各種參數，因此可以正確模擬，與實際之待測半導體元件一樣，依存内部電阻而變化之電流值或電壓值而輸出。而以參數設定構件所設定之各種參數，最好是包含：表不待測半導體元件之電源插腳之電阻值之第6參數；及，表示加在電源插腳之電流值或電壓值之第7參數。這時，上述模擬構件最好能依據第6及第7參數及測試信號，模擬電源插腳之施加電流下測量電壓之測試時之電壓值，或施加電壓下測買電流之測試時之電流值。本紙張尺度適用中國國家標準（CNS) A4規格（21〇><297公董）五、發明説明（6 ) ”在電源插腳^加電壓或電流，而進行施加電壓下測量電流之測試或施加電流下測量電壓之測試時，可依據第6 參數之電阻值及第7參數所指定之施加電壓值或電流值，正確模擬電源插腳之電流值或電壓值，而由模擬構件輸出。而以參數設定構件所設定之各種參數，最好是包含：表示待測半導體元件之信號插腳是高位準時之電壓值及電阻值之第1參數；信號插腳是低位準時之電壓值及電阻值之第2參數；信號插腳是高阻抗時之電阻值之第3參數；信號插腳是在高位準、低位準、高阻抗之任一種狀態之第4參數。這時，由輸入構件所輸入之測試信號，最好能表示連接在信號插腳之負荷條件。待測半導體元件之信號插腳在高位準之狀態，而負荷狀態為無負荷時，第4參數會顯示高位準之狀態，因此，可由模擬構件輸出，表示依據由第1參數所指定之電壓值、電流值及負荷條件為無負荷之測試信號而定之信號插腳之電壓值。信號插腳在低位準之狀態，而負荷狀態為無負荷時，第4參數會顯示低位準之狀態，因此，可由模擬構件輸出，表示依據由第2參數所指，定之電壓值、電阻值及負荷條件為無負荷之測試信號而定之信號插腳之電壓值。信號插腳在高阻抗狀態，而負荷狀態為無負荷時，第4參數會顯示高阻抗狀態，因此，可由模擬構件輸出，表示依據由第3參數所指定之電阻值及負荷條件為無負荷之測試信號而定之信號插腳之電壓值。同樣地，負荷條件是理想電麼源及終^ = 阻時，或理想電流源之可程式化負荷時，則可由模擬構件五、發明説明（7 ) 輸出據此產生之電壓值。如此，由於考量負荷條件，因此可正續模擬輸出與實際之待測半導體元件—樣依存内部電阻而變化之電壓值，電流值。而本發明之半導體測試用程式除錯裝置則包含有測試器模擬構件，可設定用以測量依存待測半導體元件之内部電阻而變化之電難或電壓值用之各種參數，同時依據半導體測試用程式，模擬產生施加在待測半導體元件之測試信號，而模擬半導體測試裝置之動作；元件模擬構件，輸入上述參數及測試信號，回應該等參數及測試信號，模擬並輸出依存上述待測半導體元件之内部電阻而變化之電流值或電壓值；以及，除錯構件，依據上述元件模擬構件之輸出，進行半導體測試用程式之除錯。 π件模擬構件，係對應上述半導體元件模擬裝置。亦即，本發明之半導體測試用程式除錯裝置，係使用上述半導體元件模擬裝置所構成者。因此，元件模擬構件可模擬考慮待測半導體元件之内部電阻所引起之電壓之變化之正確動作，因此可以檢查以往不可能做到，如記述在半導體測忒用程式之咼位準之門檻值或低位準之門檻值是否是適當之值等之檢查，可提高半導體測試用程式之除錯精確度。茲參照附圖，說明應用本發明之半導體元件模擬裝置之半導體測試用程式除錯裝置之一實施形態。第丨圖係表示本實施形態之除錯裝置之整体架構之圖。半導體測試用程式除錯裝置100,係模擬半導體測試裝置之動作，並模擬待測半導體元件之動作，藉以驗證半導體測試用程式能否正 484056 A7 ------~-- 五、發明説明（8 ) , ----— 確動作者，可由王作站等之萬用電腦所實現。本實知形悲之除錯褒置100，係用以模擬實際之半導體測4 4置及待測半導體x件之動作，在說明其詳情之前，先說明被模擬之半導體測試裝置之架構。第2圖係表示實際之半導體測試裝置之整体架構之圖圖中表示在半導體測試裝置200連接實際之待測半導體凡件250之狀態。半導體測試裝置2〇〇係用以對待測半導體裝置250進行各種直流測試（DC參數測試）或功能測試。半導體測試裝置200包含有：測試器控制部21〇，測試器匯流排230，測試|§本体240 ’及搭載待測半導體元件25〇之插座部（未圖示）。測試器控制部210用以控制測試器本体24〇之動作，包含有·半導體測試用程式（元件測試程式212)、應用程式 214、語言解析執行部216、測試器庫218、測試器匯流排驅動器220。元件測試程式212係記述使用者使用半導體測試裝置 200對待測半導體元件25〇要進行那一樣之測試，及其程序或方法。一般來講，該元件測試程式係由半導體測試裝置 200之使用者開發作成。因此，使用者可以不使用實際之半導體測試裝置200，而使用本實施形態之除錯裝置丨〇〇，驗證自己作成之元件測試程式212可否正常動作，作成完成度很高之元件測試程式。語言解析執行部216則進行元件測試程式212之構文解析等，扮演依照元件測試程式212使半導體測試裝置200忠實動作之中心角色。應用程式214係配合本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） A7 五、發明説明（9 ) 元件測試程式212與語言解析執行部216動作，將對應功能須“式及直流測試之實際之測試信號等加在待測半導體裝置 250 ,取其輸出信號，判斷待測半導體裝置乃〇良否，且分析其特性。 ’則试器庫218將由語言解析執行部216解析其構文後之兀件測試程式212之命令、變換成暫存器級之命令（有關後述之寫入暫存器242之命令及從暫存器242讀出之命令之資料），進行半導體測試裝置200之動作所需要之資料之製作或α又疋同時’對測试器本体240指示測試動作。測試器匯流排驅動器220則經由測試器匯流排23〇，將由測試器庫218 所作成之資料，轉送至測試器本体24〇内之暫存器242。測試器本体240將依據經由測試器匯流排23〇取入之測試器控制部210之資料，對待測半導體裝置25〇進行各種測試。測試器本体240包含有：暫存器242、記憶器244及測試執行部246。暫存器242儲存經由測試器匯流排23〇取入之由測试器庫21 8送出之資料。儲存在該暫存器242之資料，則直接或經5己憶器244輸出至測試執行部246。暫存器242及記憶器244具有，用以儲存有關測試執行部246之測試結果之資料之測試結果儲存領域（未圖示）。測試執行部246具有：功能測試執行部247及DC參數測試執行部248。測試執行部246將依據儲存在暫存器242或記憶器244之由測試器庫218送出之資料，對待測半導體裝置 250進行功能測試或DC參數測試，且將測試結果之資料儲存在暫存器242或記憶器244之測試結果儲存領域。儲存在本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） —— ......¾…： (請先閲讀背面之注意事項再填寫本頁)

、可I 12 B7 五、發明説明（10 ) , 暫存器242及έ己憶器244之測試、结果資料，則由測試器匯流排驅動器220經由測試器匯流排23〇直接取進測試器庫 218。再者，儲存於記憶器244之測試結果資料，則經由暫存器242取進測試器庫218。第1圖之除錯裝置1〇〇可模擬上述之半導體測試裝置 200之整体動作，並模擬待測半導體裝置25〇之動作。因此，若使用第1圖之除錯裝置100執行製作成供半導體測試裝置 2〇〇用之元件測試程式112，則可檢查該元件測試程式112 之動作是否與使用者所意圖者一致。接下再說明本實施形態之除錯裝置100之架構。第1圖所示之模擬器控制部110包含有：元件測試程式 112、應用程式114、語言解析執行部丨丨6、測試器庫丨丨8及測试器匯流排模擬器120。該模擬器控制部11〇係用以控制測試器模擬部140之動作，所進行之動作基本上是與第2圖所示之半導體測試裝置2〇〇内所含之測試器控制部21 〇一樣。元件測試程式112係記述，要使用半導體測試裝置2〇〇對待測半導體裝置250進行那一種測試，及其程序或方法，係因除錯裝置1〇〇而成除錯之對象之程式。因此，第2圖之元件測試程式212被直接移植過來成為此元件測試程式 112 ’而進行同樣之動作。應用程式114、語言解析執行部 116及測試器庫118也同樣直接將第2圖之應用程式214、語言解析執行部216及測試器庫218移植過來，而進行相同之動作。測試器匯流排模擬器120則驅動以虛擬方式連接模擬 13 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 484056 A7 _______B7 __ 五、發明説明（11 ) y 器控制部110與測試器模擬部14〇間之虛擬測試匯流排 130 ’經由該虛擬測試匯流排13〇，控制測試器庫118與測試器模擬部140間之資料之送受。測試器模擬部140係以軟體實現第2圖之測試器本体 240之動作者，依照模擬器控制部11〇内之測試器庫U8之動作指不’進行對虛擬裝置150之虛擬測試。測試器模擬部14〇包含有：虛擬暫存器142、虛擬記憶器144及虛擬測試執行部146。虛擬暫存器142可儲存從測試器庫U8送來之資料。儲存在該虛擬暫存器142之資料，則直接或經由虛擬記憶器 144送至虛擬測試執行部146。虛擬暫存器ι42及虛擬記憶器 144具有’用以儲存從虛擬測試執行部1輸出之虛擬測試結果資料之測試結果儲存領域（未圖示）。虛擬測試執行部146包含：功能測試執行部147及DC參數測試執行部148。該虛擬測試執行部146可依據儲存在虛擬暫存器142之由測試器庫118送來之資料，對虛擬裝置15〇輸出一定之信號，而由功能測試執行部147進行功能測試，或由DC參數測試執行部148進行DC參數測試，且將其虛擬測試結果儲存在虛擬暫存器142或虛擬記憶器144之測試結果儲存領域。儲存在虛擬暫存器142及虛擬記憶器144之虛擬測試結果資料，則經由虛擬測試匯流排130輸出到測試器庫118。測試結果解析判定部16〇，將儲存在虛擬暫存器142 或虛擬記憶器144或者測試器庫118之虛擬測試結果資料， >、預先預測之期望值作比較檢討’驗證元件測試程式112 是否正常動作，且將其結果顯示給使用者。舉例言之，因 14 本紙張尺度適用中國國家標準（CNs) A4規格（210 X 297公變）五、發明説明（l2 ) 果時，將成為該示在監視器（未執行元件测試程式112而穫得錯誤之測試甸錯誤測試結果之原因之程式之行號碼等靡圖示）上，或由列印機（未圖示）列印出來。上迷虛擬測試執行部146對應於輪入構件，虛擬裝置 ⑼對應於模擬構件、4模擬構件，參數設定部159對岸於參數設定構件。而模擬器控制部m、測試器模擬部刚、參數設定部159則分別對應於測試器模擬構件，測試結果解析判定部160對應於除錯構件。其找明贼H模擬部⑽之動作。贼器模擬部14〇在經由虛擬測試匯流排13時取虛擬暫存器142時，依虛擬暫存器142之位址計算該項存取動作是對虛擬暫存器⑷之那一部分之存取，而將資料寫人該處或從該處讀出資料。而測試器模擬部14〇利用對虛擬暫存器142存取而間接產生對虛擬記憶器144之存取時，將資料寫入虛擬記憶器144, 或讀出資料。這時，一般而言，僅一個虛擬暫存器142是無法獲得對虛擬記憶器144讀寫資料所需要之充分之資訊。因此，本實施形態，測試器模擬部14〇參照有關之虛擬暫存器 142之内容，以進行對虛擬記憶器144之資料之讀寫。再者，進行與第2圖之半導體測試裝置2〇〇相同之處理時，儲存在記憶器144之虛擬測試結果資料，係經由虛擬暫存器142及虛擬測試匯流排13 〇輸出到測試器庫丨丨8，但是除錯裝置j 〇〇時’也可以將儲存在記憶器U4之虛擬測試結果直接輸出到測試器庫。當對測試器模擬部14〇，為了指示開始產生波形（功能 15 本紙張尺度適用中國國家標準（CNS) A4規格（210><297公#) 484056 A7

Α7 一 Β7 五、發明説明（14 ) 成測试器之邏輯零件，而是著眼於測試器之性質，而係以事件（event)形式作出一個循環份之定時資料或波形格式之波形資料，供給至虛擬元件150。虛擬元件150則將構成測試器之邏輯零件以事件策動方式一個一個加以模擬，而執行到結束一個循環。而在結束一個測試循環時，保持其内部狀態，中斷模擬，以事件形式將該循環中之輸出變化，轉送至測試器模擬部14〇。測試器模擬部14〇則再度解析虛擬το件150送來之一個循環份之輸出變化，與期望值作比較，並將通過/不通過之判定結果儲存在虛擬暫存器M2或虛擬圮憶盗144。藉由進行此種動作，測試器模擬部14〇之產生波形之效率會較佳。又，因於各循環處理資料，故可改良資料之轉送效率。有時也可以集中多數循環一次處理。以下說明此虛擬元件150之詳情。第3圖係以等效電路表示，虛擬測試執行部146在〇(：參數測試中測量信號插腳時，應實現之虛擬元件150之内容之圖。這時之虛擬元件15〇包含有··邏輯值保持部(DLV)151、高位準時之理想電壓源 152、低位準時之理想電壓源154、高位準時之純電阻丨^、低位準時之純電阻155、，高阻抗時之輸入純電阻156及切換部157。再者，理想電壓源152與純電阻153，理想電壓源μ/ 與純電阻155分別串聯連接在一起。邏輯值保持部151用以保持對應於待測半導體裝置25〇之被測量插腳（成為測量對象之信號插腳）之位準狀態之邏輯值。該邏輯值保持部151保持對應於高位準（H)、低位準 (L)、高阻抗（Z)、不定（X)之任一位準狀態之邏輯值。理想本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）

、^τ— (請先閲讀背面之注意事項再填寫本頁) 484056 A7 —--------_____ 五、發明説明（15 ), —" ' — 電壓源152在待測半導體裝置25〇之被測量插腳所輸出之信號之邏輯值為高位準時，儲存該被測量插腳可能顯示之電壓值DVoH。純電阻153在待測半導體裝置25〇之被測量插腳所輪出之信號之邏輯值為高位準時，儲存對應該被測量插腳之電阻之值DR〇H。理想電壓源154在待測半導體裝置 250之被測量插腳所輸出之信號之邏輯值為低位準時，儲存該被測量插腳可能顯示之電壓值DV〇L。純電阻155在待測半導體裝置250之被測量插腳所輸出之信號之邏輯值為低位準時，儲存對應該被測量插腳之電阻之輸入純電阻156在待測半導體裝置25〇之被測量插腳為高阻抗時，儲存對應該被測量插腳之電阻之值DRin。切換部157可對應邏輯值保持部151所保持之邏輯值，將理想電壓源152與純電阻153串聯連接在一起者，或理想電壓源154與純電阻155串聯連接在一起者，或輸入純電二 156之任一，選擇性地連接在〇(：參數測試執行部148。具体上是，當邏輯值保持部151所保持之邏輯值為高位準時，切換部157將理想電壓源152與純電阻153串聯連接在一起者連接至DC參數測試執行部148。當邏輯值保持部丨5丨所保持之邏輯值為低位準時，切換部157將理想電壓源154與純電阻155串聯連接在一起者連接至0(：：參數測試執行部148。當邏輯值保持部151所保持之邏輯值為高阻抗時，切換部157 將輸入純電阻156連接至DC參數測試執行部148。再者，當邏輯值保持部151所保持之邏輯值為未定時，切換部157則選擇上述之任一，或什麼都不選擇而輪出信息。本紙張尺度適用中國國家標準（CNS) A4規格（210X297公董） 18 484056 A7 B7 五、發明説明（16 ) " 第4圖係表示對第3圖之虛擬元件150進行DC參數測試之信號插腳測量時，從虛擬元件15 0輸出之測量值之具体例子之圖。第4圖係表示施加電壓下測量電流之測試時及施加電流下測量電壓之測試時之兩種情形。施加電流下測量電壓時，DC參數測試執行部148對虛擬元件150供應電流值 Is(模擬流通於待測半導體裝置250之被測量插腳之電流之值）。因此，當邏輯值保持部151之邏輯值為高位準（H)時，因理想電壓源152與純電阻153連接至DC參數測試執行部 148，故，DC參數測試執行部148之測量值（電壓值），係理想電壓源152之電壓值DVoH與純電阻153之端子電壓值（電阻值DRoH與電流值Is之積：DRoHxIs)之合計值。當邏輯值為低位準（L)時，因理想電壓源154與純電阻155連接至DC 參數測試執行部148，故，DC參數測試執行部148之測量值 (電壓值），係理想電壓源154之電壓值DVoL與純電阻155之端子電壓值（電阻值DRoL與電流值Is之積：DRoLxIs)之合計值。當邏輯值為高阻抗（Z)時，因輸入純電阻156連接至 DC參數測試執行部148，故，DC參數測試執行部148之測量值（電壓值），係輸入純電阻156之端子電壓值（電阻值 DRin與電流值Is之積：DRinxIs)。施加電壓下測量電流時，DC參數測試執行部148對虛擬元件150供應輸出之電壓值Vs(模擬施加於待測半導體裝置250之被測量插腳之電壓之值）。因此，當邏輯值保持部 151之邏輯值為高位準（H)時，因理想電壓源152與純電阻 153連接至DC參數測試執行部148，故，DC參數測試執行 19 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 484056 A7 ____B7 _ 五、發明説明（17 ) 部148之測量值（電流值），係從理想電壓源152之電壓值 DVoH減掉施加電壓值Vs之值再除以純電阻153之電阻值 DRoH之值（DVoH-Vs)/DRoH。當邏輯值為低位準（L)時，因理想電壓源154與純電阻155連接至DC參數測試執行部 148，故，DC參數測試執行部148之測量值（電流值），係從理想電壓源154之電壓值DVoL減掉施加電壓值Vs之值再除以純電阻I55之電阻值DRoL之值（DVoL-Vs)/DRoL。當邏輯值為局阻抗（Z)時’因輸入純電阻156連接至DC參數測試執行部14 8，故’ D C參數測試執行部14 8之測量值（電流值），係輸入純電阻156之電阻值Drin除施加電壓值Vs之值 Vs/DRin 〇如以上所述，依據本實施形態之虛擬元件丨5〇時，變更設定理想電壓源152、154，純電阻153、155，輸入純電阻 156之各值，便可以輸出對應於施加電流。或施加電壓％之值之測量值，且可以進行接近於實際之待測半導體裝置 250之DC參數測試。也可以考慮後述之第8圖所示之負荷條件設定部171。苐5圖係以等效電路，表示，虛擬測試執行部146在執行 DC參數測試中之電源插腳測量時，欲實現之虛擬元件^ % 之内容之圖。這時之虛擬元件150係由純電阻158所構成。純電阻158具有對應待測半導體裝置25〇之被測量插腳（電源插腳）之電阻之電阻值Vsi*。因此，進行電源插腳測量時，電阻值Vsr之純電阻158被連接到DC參數測試執行部148。 DC參數測試執行部148係在連接該純電阻158之狀態下，進本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） 20 ----------¾…： (請先閲讀背面之注意事項再填寫本頁) 、一吓| 484056 A7 __ —___B7_ 五、發明説明（18 ) 行施加電壓下測量電流之測試或施加電流下測量電壓之測試。第6圖係表示對第5圖之虛擬元件J 5 〇進行D c參數測試之電源插腳測量時，從虛擬元件15〇輸出之測量值之具体例子。DC參數測試執行部148對虛擬元件工5〇輸出之信號之電壓值為Vs(模擬施加在待測半導體裝置25〇之被測量插腳之電壓之值）時，施加電壓下測量電流時之測量值（電流值）成為以純電阻158之電阻值Vsr除施加電壓值Vs之值Vs/Vsr ; 施加電流下測量電壓時之測量值（電壓值）係施加電壓值 Vs 〇接著再參照附圖，說明第i圖之除錯裝置1〇〇之動作。第7圖係表示執行DC參數測試用之元件測試程式112時之除錯裝置100之動作程序之流程圖。依據該流程圖之處理，係由使用者所指示元件測試程式112之除錯動作開始。首先，在步驟100，執行成為除錯對象之元件測試程式112。接著在步驟101，由模擬器控制部i i 0之語言解析執行部i i 6 解析元件測试程式112之構文。利用語言解析執行部丨丨6完成構文解析後，在步驟102，測試器庫118將元件測試程式 112之命令變換成暫存器級之命令，而依此命令作成除錯裝置100之動作所需要之資料，並將該等資料儲存在測試器模擬部140内之虛擬暫存器142。完成在虛擬暫存器142儲存資料後，在步驟103，由模擬器控制部11〇對測試器模擬部14〇指示測量動作。從模擬器控制部110接到測量動作之指示之測試器模本紙張尺度適用中國國家標準（CNS) A4規格（210X297公I) (請先閲讀背面之注意事項再填寫本頁)

五、發明説明（l9 ) «Μ40,便回應模擬器控制部11〇内之測試器庫ιΐ8之動作扣不，對虛擬兀件150進行模擬〇(：：參數測試。在步驟1〇4，回應模擬H控制部1_之測試_118之動作指示，虛擬測試執行部146内之DC參數測試執行部148，則向虛擬元件 150輸出，依據儲存在虛擬暫存器142之資料之一定之信號。好驟H)5，虛擬元件15〇便進行施加電流下測量· 之測試或施加電壓下測量電流之測試，並輸出其測量值。此時，因虛擬元件150有如上述考慮對應於待測半導體元件之被測量插腳之電阻值，因此該測量值是有考慮此電阻值之值。從虛擬元件150輸出測量值後，在步驟1〇6, DC參數測試執行部148，則以此測量值作為虛擬測試結果資料，儲存在虛擬暫存器142或虛擬記憶器144。儲存在虛擬暫存器 142或虛擬圮憶器144之虛擬測試結果資料則在步驟丨〇7，輸出到模擬器控制部110内之測試器庫118，由測試器庫ιΐ8 進行對應該虛擬測試結果資料之一定之處理。再者，元件測試程式112記述有對應各種測試結果應進打之動作，因此如果對應虛擬測試結果資料由測試器庫ιΐ8 所作之處理，疋私式製作者所意圖者，則可驗證元件測試程式112之該處並無錯誤。反之，對應虛擬測試結果資料由測試器庫118所作之處理，並非程式製作者所意圖者，則可驗證元件測試程式112之該處有錯誤。如此進行元件測試程式Π2之除錯動作。如此，虛擬元件150係如第3圖或第5圖所示，有考慮實際之待測半導體裝置250内部之電阻，因此，如第4圖或第6 五、發明説明（2〇 ) 圖之測量值所示，可以進行模擬，使利臟參數測試執行部148所獲得之測量值成為，含有對應於待測半導體裝置 250之被測量插腳之電阻之值。因此，除錯裝置⑽由:備有虛擬7G件15G ’即使不使用待測半導體裝置25q，仍可正確杈擬半導體測試裝置200在進行DC參數測試時之動作，因此可以提高元件測試程式112之除錯精確度。例如判定信號之邏輯值時，必須考慮待測半導體裝置250之内部電阻使電壓產生變化之因素，將高位準之門檻值與低位準之門檻值没定在適當之值，但本實施例之除錯裝置1〇〇因有考慮待測半導體裝置250之内部電阻使電壓產生變化之因素，因此可以判定設定在元件測試程式之門檻值是否是適當值。上述實施例，係說明虛擬元件！ 5〇模擬半導體測試裝置 200之DC參數測試時之動作，同樣地，也可以模擬功能測试時之動作。第8圖係以等效電路表示，虛擬測試執行部丨46 之功能測試執行部147進行功能測試時，欲實現之功能測試執行部147，及虛擬元件15〇之内容之圖。再者，這時之虛擬元件150係與進行如第3圖所示之DC參數測試中之信號插腳測量時欲實現之虛擬元件150之内容相同，因此說明從略0 連接在虛擬元件150之虛擬測試執行部146之功能測試執行部147，係用以判定虛擬元件1 50所輸出之信號之邏輯值’由負荷條件設定部171及比較部172所構成。負荷條件設定部171包含有：理想電壓源181、理想電流源1 82、理想電流源183、終端電阻184(例如電阻值50Ω)、及電橋電路 23 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） A7 ---— ________B7 五、發明説明（21 ) ~~-— 185。負荷條件設定部171平常叫做可程式化負荷，用以比較待測半導體裝置250之輸出電壓與門檀值電壓（理想電壓源181之電壓值）Vt，自動選擇連接成為負荷電流源之理想電机源182或理想電流源183。理想電壓源⑻儲存半導體測式$置2GG内之K驅動器（未圖示）之理想電流源之電壓值Vt。理想電流源182用以儲存測試驅動器之邏輯值在低位準時之測試驅動器之理想電流源所供應之電流值ILL。理想電流源18 3用以儲存測試驅動器之邏輯值在高位準時之測試驅動器之理想電流源所供應之電流值JLH。電橋電路 185包含有4個二極体186〜189。比較部172包含有，高位準比較部191、低位準比較部192。高位準比較部191係用以判定虛擬元件150所輸出之信號是否是高位準，並比較虛擬元件150所輸出之信號之電壓值是否在基準電壓v〇H以上。低位準比較部192係用以判定虛擬元件150所輸出之信號是否疋低位準，並比較虛擬元件丨50所輸出之信號之電壓值是否在基準電壓VoL以下。第9圖〜第11圖係表示虛擬元件15〇所輸出之信號之邏輯輸出值與比較部172之電壓值之圖。第9圖係表示負荷條件设定部171未連接在虛擬元件150時，在比較部172所觀測之虛擬元件150之邏輯輸出值之圖。當虛擬元件15〇之邏輯輸出值為高位準（H)時，因理想電壓源1 52與純電阻153連接至比較部172，因此，在比較部172可觀測到理想電壓源152 之電壓值DV〇H。比較部172則依據該電壓值DvoH比較判定虛擬元件150之邏輯輸出值是高位準或低位準。當虛擬元件本紙張尺度適用中國國家標準（哪）A4規格（21〇x297公爱） (請先閲讀背面之注意事項再填寫本頁) 訂丨 484056 A7 B7 五、發明説明（22 ) 150之邏輯輸出值是低位準（L)時，因理想電壓源154與純電阻155連接至比較部172,因此，在比較部172可觀測到理想電壓源154之電壓DVoL。比較部172則依據該電壓值DVoL 比較判定是高位準或低位準。當，虛擬元件150之邏輯值是高阻抗（Z)時，因僅輸入純電阻156連接至比較部172，因此，比較部172之電壓值則大致上是0之狀態。這時，比較部172將判定為低位準。第10圖係表示，負荷條件設定部171之理想電壓源 181(測試驅動器之理想電壓源）與終端電阻184連接至虛擬元件150之場合，比較部172所觀測之虛擬元件150之邏輯輸出值之圖。這時，假設理想電流源182、理想電流源183、電橋電路185不存在。當虛擬元件150之邏輯值在高位準（H) 時，因理想電壓源152與純電阻153連接至理想電壓源181 與終端電阻184，因此，比較部172之電壓值成為 ((DV〇H-Vt)x50)/(50+DR〇H)+Vt。此電壓值係終端電阻184 之端子電壓值（(DV〇H-Vt)x50)/(50+DR〇H)與理想電壓源 181之電壓值Vt之合計值。當虛擬元件150之邏輯值在低位準（L)時，因理想電壓源154與純電阻155連接至理想電壓源 181與終端電阻184，因此，比較部172之電壓值成為 ((DV〇L-Vt)x50)/(50+DR〇L)+Vt。該電壓值係終端電阻184 之端子電壓值（(DV〇L-Vt)x50)/(50+DR〇L)與理想電壓源 181之電壓值Vt之合計值。當虛擬元件150之邏輯值在高阻抗（Z)時，因輸入純電阻156連接至理想電壓源1 81與終端電阻184,因此，比較部172之電壓值成為終端電阻184之端子 25 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 484056 A7

五、發明説明（23 ) (請先閲讀背面之注意事項再填寫本頁) 電壓’但這時因輸入純電阻丨56之電壓值Drin較終端電阻 184大很多’因此不會有電流流通，比較部ι72之電壓值成為理想電壓源181之電壓值Vt。第11圖係表示連接有可當作可程式化負荷動作之負荷條件設定部171時，在比較部ία觀測之虛擬元件15〇之邏輯輪出值之圖。當虛擬元件15〇之邏輯值在高位準（H)，且理想電壓源181之電壓值Vt較理想電壓源152之電壓值dv〇H 為小（Vt<DVoH)時，因理想電壓源152與純電阻153連接至理想電流源183，因此，在比較部172之電壓值成為 DVoH+DRoHxILH。虛擬元件15〇之邏輯值在高位準（H) 時，若理想電壓源181之電壓值vt較理想電壓源152之電壓值DVoH為大（Vt>DVoH)時，理想電壓源152與純電阻153連接在理想電流源182，因此，比較部172之電壓值成為 DVoH+DRoHxILL。當虛擬元件150之邏輯值為低位準（L)時，且理想電壓源181之電壓值Vt較理想電壓源154之電壓值DVoL為大 (Vt〉DVoL)時，理想電壓源154與純電阻155連接至理想電流源183，比較部172之電壓值成為DVoL+DRoLxILH。當虛擬元件150之邏輯值為低位準（L)，且理想電壓源181之電壓值Vt較理想電壓源154之電壓值DVoL為小（Vt<DVoL) 時，因理想電壓源154與純電阻155連接在理想電流源182，故比較部172之電壓值成為DVoL+DRoLxILL。當虛擬元件150之邏輯值為高阻抗（Z)時，比較部172 之電壓值係依存於理想電壓源181之電壓值而成為下述之本紙張尺度適用中國國家標準（CNS) M规格（210X297公釐） _ 20 _ 484056 A7 B7 五、發明説明（24 (請先閲讀背面之注意事項再填寫本頁) •訂| 值。理想電壓源181之電壓值Vt是輸入純電阻156之兩端電壓以下之正值時，亦即，DRinxILL>=Vt>=〇時，比較部172 之電壓值為理想電壓源181之電壓值vt。當理想電壓源181 之電壓值Vt較輸入純電阻ι56之兩端電壓為大之正值時，亦即，DRinxILL<Vt>=〇時，比較部172之電壓值為輸入純電阻156之兩端電壓值DRinxlLL。當理想電壓源181之電壓值 Vt為輸入純電阻156之兩端電壓以上之負值時，亦即， DRmxILL<=Vt<0時，比較部172之電壓值為理想電壓源181 之電壓值Vt。當理想電壓源181之電壓值％為較輸入純電阻 156之兩端電壓為小之負值時，亦即，DRinXlLL>vt<〇時，比較部172之電壓值為輸入純電阻156之兩端電壓值 DRinxILH。再者，在第9圖〜第u圖中，當虛擬元件15〇之邏輯值為不定時，其邏輯值輸出也不定。如在第9圖〜第11圖所示，比較部172之電壓值係包含對應於待測半導體元件250之被測量插腳之電阻值之值。亦即，第8圖所示之虛擬元件150係考慮第2圖所示之待測半導體裝置250内部之電阻者。因此，若使用第8圖所示之虛擬元件150,除錯裝置1〇〇便能夠不使用待測半導體裝置25〇，而能夠正確模擬半導體測試裝置2〇〇之功能測試時之動作’因此，可以提高元件測試程式112之除錯準確度。上述實施形態係就進行待測半導體裝置250之測試之元件測試程式之除錯裝置1 〇〇進行說明，但待測半導體元件可以是：半導體記憶器，各種處理器，邏輯用之1€等多種。再者’上述實施形態係表示，切換高位準或低位準之

五、發明説明（25 理想電壓源與純電阻分別串聯連接者，與輸入純電阻，以等效方式模擬虛擬元件之例子，但不限定如此，也可以模擬理想電壓源之電麼值或電阻值會依測量條件而變化之做複雜動作之元件。同時，以上係就能藉運算獲得其輸出之情形進行㈣，但也可以藉表格變換而取得。圖式之簡單說明第1圖係表示本實施形態之除錯裝置之整体架構之圖。第2圖係表示半導體測試裝置之整体架構之圖。第3圖係以等效電路表示在DC參數測試測量信號插腳時之虛擬元件之圖。 - 第4圖係表示在DC參數測試測量信號插腳時之測量之圖。第5圖係以等效電路表示在DC參數測試測量電源插腳時之虛擬元件之圖。第6圖係表示在DC參數測試測量電源插腳時之測量值之圖。第7圖係表示執行Dc參數測試用之元件測試程式時之除錯裝置之動作程序之流程圖。第8圖係以等效電路表示虛擬測試執行部之功能測試執行部進行功能測試時應實現之功能測試執行部及虛擬元件之内容之圖。比第9圖係表示未連接負荷條件設定部（無負荷）時，在較部所觀測之虛擬元件之邏輯輸出值之圖。想第10圖係表示在虛擬元件連接負荷條件設定部之理本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐) 484056 A7 _B7_ 五、發明説明（26 ) 電壓源（測試驅動器之理想電壓源）與終端電阻時，在比較部所觀測之虛擬元件之邏輯輸出值之圖。第11圖係表示連接有可當可程式化負荷動作之負荷條件設定部時，在比較部所觀測之虛擬元件之邏輯輸出值之圖0 29 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 484056 A7 B7 五、發明説明（27 ) " 元件標號對照 100···半導體測試用程式除錯 153、155、158…純電阻裝置 156…輸入純電阻 110···模擬器控制部 159…參數設定部 112、212…元件測試程式 171…負荷條件設定部 114、214…應用程式 172…比較部 116、216…語言解析執行部 182、183…理想電流源 118、218…測試器庫 184…終端電阻 120···測試器匯流排模擬器 185…電橋電路 130、230…虛擬測試器匯流排 191…高位準比較部 140···測試器模擬部 192…低位準比較部 142···虛擬暫存器 200…半導體測試裝置 144···虛擬記憶器 210…測試器控制部 146···虛擬測試執行部 220…測試器匯流排驅動器 147、247…功能測試執行部 240…測試器本体 148、248…DC參數測試執行部 242…暫存器 150···虛擬元件 244…記憶器 151···邏輯值保持部 246…測試執行部 152、154、181…理想電壓源 250…待測半導體元件 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 30

Claims

A8 B8 C8

Α8 Β8 C8 D8 壓號、申請專利範園該模擬構件，係依據上述第1至第5之參數及上述測試信 5虎’模擬上述信號插腳之施加電壓下測量電流時之電流值。 •如申請專利範圍第1項之半導體元件模擬裝其中，利用上述參數設定構件所設定之上述各種參含有 •表示上述待測半導體元件之電源插腳之電阻值之第6 參數；及’表示加在上述電源插腳之電流值或電壓值之第7參數。 \ ν':二 \ •如申請專利範圍第5項之半導體元件模擬裝置中，该模擬構件，係依據上述第6及第7參數以及上\_$試信就’模擬上述電源插腳之施加電流下測量電壓時之電 .值。卜薛、 •如申請專利範圍第5項之半導體元件模擬裝置丨箕中模擬構件，係依據上述第6及第7參數以及上信— ’模擬上述電源插腳之施加電壓下測量電流時流值 8·如申請專利範圍第！項之半導體元件模擬裝其中，利用上述參數設定構件所設定之各種參數包备:有:}表示上述待測半導體元件之信號插腳是高位準時之^壓值及電阻值之第1參數、表示上述信號插腳是低位準時之電壓值及電阻值之第2參數、表示上述信號插腳是高阻抗時之電阻值之第3參數，及，表示上述信號插腳是在高位準、低位準、高阻抗之任一種狀態之第4參數；且由上述輸入構件所輸入之測試信號，表示連接至本紙張尺度翻中國®家鮮（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

32 484056 A8 B8 C8 D8 六、申請專利範圍信號插腳之負荷條件。 9. 一種半導體測試用程式除錯裝置，包含有： (請先閲讀背面之注意事項再填寫本頁) 可設定用以測量依存待測半導體元件之内部電阻而變化之電流值或電壓值之各種參數，且依據半導體測試用程式模擬產生，施加在被檢查用半導體元件之測試信號，而模擬半導體測試裝置之動作之測試器模擬構件輸入上述參數及測試信號，回應該等參數及測試信號，模擬依存上述待測半導體元件之内部電阻而變化之電流值或電壓值，而輸出之元件模擬構件；以及，依據上述元件模擬構件之輸出，進行半導體測試用程式之除錯之除錯構件。本紙張尺度適用中國國家標準（CNS) A4規格（210 X 297公釐） 33