DE3719497A1 - System zur pruefung von digitalen schaltungen - Google Patents

Description

Die Erfindung geht aus von einem System zur Prüfung von digitalen Schaltungen nach der Gattung des Hauptanspruchs.

Es ist bekannt, digitale Schaltungen mit Logikanalysatoren zu prüfen, welche die Signalverläufe an Testpunkten der Schaltungen darstellen können. Bei modernen Testgeräten ist es möglich, ein Testmuster, welches von einer funktionierenden Testgruppe abgeleitet worden ist, mit der gerade getesteten zu vergleichen und nur die jeweiligen Differenzen darzustellen, um Funktionsstörungen festzustellen. Bei diesen bekannten Verfahren ist allerdings ein manuelles Anlegen von Prüfklemmen an Testpunkte erforderlich. Es ist ferner bekannt, daß bei größeren Funktionseinheiten mehr verschiedene Testmuster als bei kleineren Funktionseinheiten erforderlich sind. Letztere können isoliert geprüft werden, so daß im allgemeinen das Prüfpersonal diese Funktionseinheiten ebenfalls manuell trennt - beispielsweise durch Herausziehen von Steckern und Leiterplatten. Außerdem ist das Anlegen geeigneter Testmuster an die Eingänge der zu prüfenden Funktionseinheiten erforderlich. Das erfindungsgemäße System mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß ein automatischer Testablauf möglich ist.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Erfindung möglich.

Ausführungsbeispiele der Erfindung sind in der Zeichnung an Hand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels,

Fig. 2 ein Blockschaltbild eines Testknotens und

Fig. 3 ein Blockschaltbild eines weiteren Ausführungsbeispiels.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen.

Bei der Anordnung nach Fig. 1 sind mehrere signalverarbeitende Baugruppen 1, 2, 3 hintereinandergeschaltet. Die Baugruppen 1, 2, 3 können beispielsweise Teile eines digitalen Videobandgerätes oder einer Kamera oder eines Filmabtasters sein. Ferner können die Baugruppen auch Teile von anderen Geräten außerhalb der Videotechnik sein. Zwischen den Baugruppen 1, 2, 3 sind Testknoten 4, 5 vorgesehen. Außerdem ist ein weiterer Testknoten 6 zwischen dem Eingang 7 des Gerätes und der ersten Baugruppe 1 und ein weiterer Testknoten 8 zwischen dem Ausgang der letzten Baugruppe 3 und dem Ausgang 9 des Gerätes vorgesehen. Zwei Leitungsgruppen 10, 11 bilden einen Testbus und sind jeweils mit den Testknoten verbunden.

Außerdem ist die Leitungsgruppe 11 mit dem Ausgang eines Testmustergenerators 12 verbunden, während die Leitungsgruppe 10 an den Eingang eines Testmusterauswerters 13 angeschlossen ist. Die Leitungsgruppen können beispielsweise je acht parallele Leitungen umfassen. Testmustergeneratoren und Testmusterauswerter sind als solche an sich bekannt und brauchen im Rahmen der Erfindung nicht näher erläutert zu werden. Für die Steuerung des Testmustergenerators 12, des Testmusterauswerters 13 und der Testknoten 1, 2, 3 sorgt ein Testcomputer 14. Mit dem in Fig. 1 dargestellten Ausführungsbeispiel ist es unter anderem möglich, über den Testknoten 6 ein vom Testmustergenerator 12 erzeugtes Testmuster anstelle des Eingangssignals der ersten Baugruppe 1 zuzuführen. Durch entsprechende Schaltung der Testknoten 4, 5, 8 können die durch die Eingabe des Testmusters an den Ausgängen der Baugruppen 1, 2, 3 anstehenden Signale nacheinander im Testmusterauswerter ausgewertet werden. Somit ist eine einfache Lokalisierung eines möglichen Fehlers möglich.

Weitere Einzelheiten der Erfindung werden im folgenden anhand von Fig. 2 näher erläutert. Zunächst wird jedoch auf den mechanischen Aufbau des erfindungsgemäßen Systems eingegangen. An sich können sowohl die Baugruppen als auch die Testknoten jeweils eine Baueinheit darstellen, also beispielsweise auf je einer Leiterplatte angeordnet sein. Die zu testende Baugruppe ist jedoch im allgemeinen wesentlich umfangreicher als der zugehörige Testknoten. Außerdem werden zwischen der Baugruppe und dem Testknoten relativ viele Verbindungen benötigt, was insbesondere für das Beispiel gemäß Fig. 3 gilt. Es wird daher in vielen Fällen zweckmäßig sein, den Testknoten in die zugehörige Baugruppe zu integrieren. Dieses kann dadurch erfolgen, daß der Testknoten auf einer gemeinsamen Leiterplatte mit der Baugruppe angeordnet ist oder daß für den Testknoten eine sogenannte Huckepack-Platine vorgesehen ist.

Fig. 2 zeigt einen der Testknoten in etwas detaillierterer Darstellung. Der Testknoten umfaßt im wesentlichen drei unidirektionale Bustreiber 21, 22, 23. Der Bustreiber 21 verbindet den Eingang 24 mit dem Ausgang 25 und damit den Ausgang der vorangegangenen Baugruppe mit dem Eingang der auf den Testknoten folgenden Baugruppe. Beim normalen Betrieb des zu prüfenden Gerätes ist dieser Bustreiber leitend, wozu über den Eingang 26 ein entsprechendes Signal zugeführt wird.

Der Bustreiber 22 ist zwischen den Eingang 24 und den Testbus A geschaltet. Die Ausgangssignale des vorangegangenen Moduls können somit durch Zuführen eines entsprechenden Signals über den Eingang 27 auf den Testbus A gegeben werden.

Schließlich dient der Bustreiber 23 dazu, vom Testbus B Signale auf den Eingang der folgenden Baugruppe zu leiten, wozu ein Steuereingang des Bustreibers 23 mit einem weiteren Eingang 28 verbunden ist.

Mit den entsprechend Fig. 2 ausgeführten Testknoten 4, 5, 6, 8 (Fig. 1) ist es daher möglich, vor bzw. nach einzelnen Baugruppen den Signalfluß zu unterbrechen, Testmuster einzuspeisen und die verarbeiteten Testmuster nach einer oder mehreren Baugruppen dem Testmusterauswerter 13 zuzuführen. Um die Ausgangssignale einer der Baugruppen einer anderen Baugruppe als der folgenden zuzuführen, ist bei dem Ausführungsbeispiel nach Fig. 2 zwischen dem Testbus B und dem Testbus A ein weiterer Bustreiber 29 als Schalteinrichtung vorgesehen.

Bei dem in Fig. 3 dargestellten Ausführungsbeispiel ist der Testbus in einen Datenbus 31 und einen Adreßbus 32 aufgeteilt. Der Testknoten 33 ist einer Baugruppe 34 zugeordnet, deren Ausgang 35 mit dem Eingang des Testknotens 36 verbunden ist. Um anzudeuten, daß die beschriebenen Schaltungen auf der Baugruppe 34 nur einen Teil einer möglicherweise recht umfangreichen Baugruppe darstellen, ist als Baugruppe nur ein Teil einer Leiterplatte dargestellt.

Zur Erläuterung der Funktion des Testknotens nach Fig. 3 sei beispielhaft angenommen, daß die Baugruppe 34 unter anderem eine irgendwie geartete Signalverarbeitungsschaltung 37, eine Fehlererkennungsschaltung 38 sowie als Exklusiv-Oder-Schaltung ausgebildet eine Fehlerkorrekturschaltung 39 umfaßt. Die fehlerkorrigierten Signale werden vom Ausgang 35 der Baugruppe 34 zur weiteren Verarbeitung abgenommen.

Ein Bussystem 40 des Testknotens 33 kann über einen bidirektionalen Bustreiber 41 mit dem Datenbus 31 verbunden werden. Der bidirektionale Bustreiber wird von einem Adressen-Decoder 42 angesteuert, der vom Testcomputer 14 mit der dafür vorgesehenen Adresse angesteuert wird, wenn der Datenbus 31 mit dem Bussystem 40 über den bidirektionalen Bustreiber 41 verbunden werden soll, wenn also der Testknoten 33 an den Testbus angeschlossen werden soll.

Wie bei dem Testknoten nach Fig. 2 können beim Testknoten 33 die dem Eingang 36 zugeführten Signale dem Testsystem zugeführt werden. Dazu wird außer dem bidirektionalen Bustreiber 41 der Bustreiber 43 durchgeschaltet. Bei verschiedenen Anwendungsfällen des erfindungsgemäßen Testsystems werden von den Baugruppen Signale mit sehr hohen Datenraten verarbeitet. Es kann daher zweckmäßig sein, die zu prüfenden Signale während kurzer Zeitabschnitte zunächst in einen Speicher einzuschreiben und dann mit verminderter Geschwindigkeit mit Hilfe des Testcomputers zu prüfen. Dazu ist bei dem Ausführungsbeispiel nach Fig. 3 an den Datenbus 31 über einen Bustreiber 44 ein Schreib-Lese-Speicher (RAM) 45 angeschlossen. Der Bustreiber 44 wird gleichzeitig mit den Bustreibern 41, 43 durchgeschaltet, so daß der vorgegebene Zeitabschnitt der zu prüfenden Signale in den Schreib-Lese-Speicher 45 eingeschrieben wird. Darauf kann der Testcomputer mit verminderter Geschwindigkeit auf die im Schreib-Lese-Speicher 45 gespeicherten Daten zugreifen und diese überprüfen.

Das erfindungsgemäße Testsystem ist sowohl zur Überprüfung von digitalen Schaltungen während des Betriebes als auch während einer besonderen Testbetriebsart geeignet. Zur betriebsmäßigen Überwachung sind in der Baugruppe 34 zwei Sensoren 46, 47 vorgesehen, welche ein Signal abgeben, wenn entweder die Betriebsspannung außerhalb eines vorgesehenen Toleranzbereichs gerät oder wenn der Takt CLK ausfällt. Diese Sensoren sind mit Eingängen eines Statusregisters 48 verbunden, an das noch weitere Sensoren angeschlossen sein können. Im Falle einer Fehlermeldung wird ein den Fehler kennzeichnendes Datenwort in das Statusregister 48 geschrieben. Ferner wird über die Leitung 49 eine Interrupt-Meldung zum Testcomputer gegeben, worauf der Testcomputer die Statusregister der angeschlossenen Testknoten abfragt und somit den Fehler nach Ort und Art feststellt.

Ein weiteres Register 50 ist mit seinen Eingängen an das Bussystem 40 angeschlossen, wozu es ein Steuersignal vom Adressen-Decoder 42 erhält. In das Register 50 können vom Testcomputer 14 Schaltsignale eingeschrieben werden, die in der Baugruppe 34 verschiedene Veränderungen zur Folge haben. So kann die Baugruppe von einem Normalbetrieb in einen Testbetrieb umgeschaltet werden. Bei dem Ausführungsbeispiel nach Fig. 3 wird beispielsweise für den Testbetrieb die Ausgabe von Korrektursignalen aus der Fehlererkennungsschaltung 38 zur Fehlerkorrekturschaltung 39 durch ein über die Leitung 51 geführtes Schaltsignal unterbunden, so daß im Testbetrieb die Ausgangssignale der Signalverarbeitungsschaltung 37 ohne korrigierte Fehler überprüft werden können.

Um eine Überprüfung der Baugruppe 34 nach dem an sich bekannten Signaturanalyseverfahren zu unterstützen, sind ein EPROM 52 und ein Register 53 vorgesehen. Im EPROM 52 sind Sollsignaturen verschiedener Testpunkte der Baugruppe 34 abgelegt. Zur Überprüfung wird an den Eingang der Baugruppe ein Testmuster angelegt. Mit Hilfe eines Tastkopfes und des Signaturanalysesystems werden aus den Signalen an den Testpunkten die Signaturen ermittelt. Dabei werden dem Prüfer vom Signaturanalysesystem die jeweiligen Testpunkte vorgegeben - beispielsweise durch Anzeige auf einem Bildschirm -, aus dem EPROM 52 die entsprechenden Sollsignaturen abgerufen und mit den ermittelten Signaturen verglichen. Die Speicherung der Sollsignaturen im Testknoten hat den Vorteil, daß bei Ersatz der Baugruppe der Testknoten ebenfalls ausgetauscht wird. Somit ist gewährleistet, daß die gespeicherten Sollsignaturen stets dem Entwicklungsstand der Baugruppe entsprechen.

Für die Bustreiber und Register stehen handelsübliche Bausteine zur Verfügung. Das Statusregister 48 und der Adressen-Decoder lassen sich in einfacher Weise mit programmierbaren Logikschaltungen (PAL) verwirklichen.

Claims (15)

1. System zur Prüfung von digitalen Schaltungen, insbesondere in Videogeräten und/oder -anlagen, wobei mehrere signalverarbeitende Baugruppen (1, 2, 3, 34) vorgesehen sind, dadurch gekennzeichnet, daß einzelnen Baugruppen (1, 2, 3, 34) jeweils ein Testknoten (4, 5, 6, 8, 33) zugeordnet ist und daß die Testknoten (4, 5, 6, 8, 33) über ein Bussystem (Testbus) (10, 11, 31, 32) mit einem Testcomputer (14) verbunden sind.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Testknoten (33) Register (48) enthalten, deren Inhalt vom Testcomputer (14) über das Bussystem (31) abrufbar ist.

3. System nach Anspruch 2, dadurch gekennzeichnet, daß innerhalb der Baugruppen (34) Detektoren (46, 47) angeordnet sind, die mit Eingängen der Register (48) des Testknotens (33) verbunden sind.

4. System nach Anspruch 3, dadurch gekennzeichnet, daß mindestens einer der Detektoren (47) ein Ausgangssignal in Abhängigkeit vom Vorhandensein eines Taktsignals abgibt.

5. System nach Anspruch 3, dadurch gekennzeichnet, daß mindestens einer der Detektoren (46) eine Ausgangsspannung in Abhängigkeit davon abgibt, ob eine Betriebsspannung innerhalb eines vorgegebenen Toleranzbereichs liegt.

6. System nach Anspruch 1, dadurch gekennzeichnet, daß auf dem Testknoten (33) mindestens ein weiteres Register (50) vorhanden ist, in welches Daten vom Testbus (31) einschreibbar sind und dessen Ausgänge mit Steuereingängen der zugehörigen Baugruppe (34) verbunden sind, mit deren Hilfe die Baugruppe (34) in eine für die Prüfung vorgesehene Betriebsart umschaltbar ist.

7. System nach Anspruch 1, dadurch gekennzeichnet, daß Ausgänge der Baugruppe (34) über eine dem Testknoten (33) zugeordnete Schalteinrichtung (43) und über den Testbus (31) mit einem dem Testcomputer (14) zugeordneten Speicher (45) verbindbar sind.

8. System nach Anspruch 1, dadurch gekennzeichnet, daß im Testcomputer (14) erzeugte Testsignale über den Testbus und eine dem Testknoten zugeordnete Schalteinrichtung (23) dem Eingang der zugehörigen oder der folgenden Baugruppe zuführbar sind.

9. System nach Anspruch 1, dadurch gekennzeichnet, daß in mindestens einem Testknoten jeweils eine erste Schalteinrichtung (21) von den Ausgängen der Baugruppe zu den Eingängen der folgenden Baugruppe, eine zweite Schalteinrichtung (22) von den Ausgängen der Baugruppe zum Testbus und eine dritte Schalteinrichtung (23) vom Testbus zu den Eingängen der folgenden Baugruppe vorgesehen sind.

10. System nach Anspruch 9, dadurch gekennzeichnet, daß der Testbus über zwei parallel geführte Gruppen von Leitungen (10, 11) verfügt, von denen eine Gruppe (10) an Ausgänge der Testknoten und an einen Eingang eines Testmusterauswerters (13) und die andere Gruppe (11) an Eingänge der Testknoten und an Ausgänge eines Testmustergenerators (12) angeschlossen ist.

11. System nach Anspruch 2, dadurch gekennzeichnet, daß die Leitungen der einen Gruppe (10) mit den Leitungen der anderen Gruppe (11) über eine Schalteinrichtung (29) verbindbar sind.

12. System nach Anspruch 1, dadurch gekennzeichnet, daß in mindestens einem Testknoten (33) ein Speicher (52) vorgesehen ist, in dem Sollsignaturen für Testpunkte der zugeordneten Baugruppe (34) abgelegt sind, welche bei Durchführung einer Signaturanalyse abrufbar sind.

13. System nach Anspruch 3, dadurch gekennzeichnet, daß bei einer Fehlermeldung durch einen Detektor (46, 47) eine Programmunterbrechung (Interrupt) beim Testcomputer (14) ausgelöst und die Register (48) vom Testcomputer (14) nacheinander abgefragt werden.

14. System nach Anspruch 1, bei welchem mehrere Baugruppen (1, 2, 3) in Reihe geschaltet sind, dadurch gekennzeichnet, daß in einer Selbsttest-Betriebsart dem Eingang der ersten Baugruppe (1) ein Prüfsignal zuführbar ist und daß vom Testcomputer (14) über die Testknoten (4, 5, 8) die Ausgangssignale der einzelnen Baugruppen (1, 2, 3) sequentiell abfragbar sind und mit vorgegebenen Signalen verglichen werden.

15. System nach Anspruch 14, dadurch gekennzeichnet, daß die Ausgangssignale über den Testbus (31) in einen dem Testcomputer (14) zugeordneten Zwischenspeicher (45) eingeschrieben werden.