DE2646163C3

DE2646163C3 - Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers

Info

Publication number: DE2646163C3
Application number: DE2646163A
Authority: DE
Inventors: Charles Hamman Thornton Divine; John Christian Broomfield Moran
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1975-10-16
Filing date: 1976-10-13
Publication date: 1980-08-14
Also published as: IT1073062B; SE8000179L; CA1062377A; FR2328263B1; JPS5248937A; US4028684A; DE2646163B2; JPS5543133B2; SE420448B; SE7610997L; NL7611436A; GB1531528A; FR2328263A1; DE2646163A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers durch richtige Informationen aus einem Hilfsspeicher, mit Adresseneingabeleitern, die mit dem nicht veränderbaren Speicher und mit einem Adreßumsetzer verbunden sind, dessen Adressenausgabeleiter an den Hilfsspeicher angeschlossen sind und der den Hilfsspeicher veranlaßt, für bestimmte Adressenwörter richtige Informationen anstelle der fehlerhaften Informationen des nicht veränderbaren Speichers auszulesen.

Bekanntlich werden in Prozessoren, Computern und bei anderen derartigen Anwendungen, bei denen die Speicherung dauerhafter Information erforderlich ist, nicht veränderliche Festwertspeicher (ROM's) verwendet. Obwohl ROM's, insbesondere Halbleiter-ROM's effiziente nicht veränderbare !nformationsspeicher-Vorrichtungen sind, bringt ihre Anwendung Probleme immer dann mit sich, wenn es erforderlich wird, die gespeicherte Information zu ändern. Beispielsweise kann ein G^rät mit einem ROM hergestellt, getestet, ausgeliefert, in Dienst gestellt werden und für eine lange Zeitdauer zufriedenstellend arbeiten. Danach kann ein Gerätefehlverhalten aufgrund einer fehlerhaften Information vom ROM auftreten. Diese fehlerhafte Information kann entweder auf einem kleinen Fehler in dem ursprünglich geschriebenen Programm beruhen, oder sie kann von einem nachträglich entstandenen Fehler innerhalb der ROM-Vorrichtung herrühren.

Demgemäß ist es ein allgemeines Problem, Fehler im ROM zu entdecken, und ein Problem für den Besitzer des Geräts, die vom ROM stammenden Fehler unverzüglich zu korrigieren.

Dieses Problem könnte leicht gelöst werden, wenn man die Realitäten der Halbleiter-ROM-Technologie und -Wirtschaftlichkeit nicht zu betrachten brauchte. Es ist denkbar, das Problem dadurch zu lösen, daß man den fehlerhaften ROM durch einen neuen ROM ersetzt, der mit der richtigen Information programmiert ist. Diese Lösung ist jedoch weder durchführbar, noch wirtschaftlich. Vor allem kann der typische Halbleiter-ROM nur in der Fabrik programmiert werden, wobei das Programmieren einen Teil des Herstellungspro/csses ausmacht.

Folglich kann ein Gerätebesitzer nicht unverzüglich einen neuartig programmierten ROM erhalten.

Statt dessen muß er sich mit dem ROM-Hersteller in Verbindung setzen, diesem die richtige Programminformation geben und dann warten, bis der Hersteller den neuen ROM herstellt und liefert Da das ROM-Programmieren vom Hersteller auf einer kundenbezogenen Basis durchgeführt wird, kann ein Hersteller auch nicht wirtschaftlich ein oder zwei neue ROM's für einen einzigen Kunden produzieren. ROM's sind nur wirtschaftlich, wenn sie in vernünftig großen Mengen hergestellt werden. Aus diesen Gründen kann die Unterbrechungszeit eines Gerätes durch Ersetzen eines fehlerhaften ROM durch einen neuen ROM mit korrigierter Information normalerweise nicht klein gehalten werden.

Am Einsatzort programmierbare ROM's (PROM's) sind im Handel sofort erhältlich. Es ist denkbar, ein aufgestelltes Gerät mit einem fehlerhaften ROM dadurch wieder betriebsbereit zu machen, daß ein PROM mit richtiger Information programmiert und dann der fehlerhafte ROM durch den neu programmierten PROM ersetzt wird. Dies wäre technisch möglich, wirtschaftlich jedoch für die meisten Anwendungen nicht zufriedenstellend. Der Grund dafür besteht darin, daß PROM's etwa lOmal so teuer wie vergleichbare ROM's sind. Ein solcher Ersatz kann daher gerechtfertigt sein bei Anlagen, bei den die Kosten des PROM niedrig sind im Vergleich zu den Kosten, die dem Besitzer durch den Abschaltzustand des Gerätes entstehen. Bei vielen Anlagen sind jedoch die Kosten nicht tragbar. Beispielsweise kann es sich eine Fernsprechgesellschaft oder ein Computerhersteller mit Tausenden von in BetrieD befindlichen Geräten im allgemeinen nicht leisten, fehlerhafte ROM's in großen Mengen durch die viel teuereren PROM's zu ersetzen.

In bekannter Weise ist versucht worden, das Problem fehlerhafter Informationen in nicht veränderbaren Speichern zu lösen. Die meisten bekannten Lösungen machen die Verwendung komplizierter und teurer Einrichtungen erforderlich, wie das Vorsehen eines vollständig doppelten Speichersystems. Eine bekannte Anordnung besitzt einen Decodierer, der den Empfang eines jeden Speicheradressenwortes, das einen fehlerhaften ROM-Platz spezifiziert, feststellt, ein Steuersignal erzeugt, um den Ausgang des fehlerhaften ROM zu sperren, und einen veränderbaren Hilfsspeicher aktiviert, der dann gültige Information liefert.

Bei diesem bekannten System wird eine Dioden-Matrixanordnung als Hilfsspeicher verwendet. Dieser Speicher kann am Einsatzort durch Einsetzen von Dioden in Fassungen der Matrix-Kreuzungspunkte programmiert werden, die zur Erzeugung der neuen Programminformation benötigt werden. Dieses System mag geeignet sein bei Anwendungen, bei denen der Platzbedarf keine Rolle spielt und der ROM-Speicher begrenzte Kapazität aufweist. Es ist jedoch ungeeignet für Systeme des derzeitigen Standes der Technik, für die integrierte Schaltungen einschließlich ROM's und andere solche Vorrichtungen mit Briefmarkengröße verwendet werden und bei Jo^r?n der Platzbedarf eine große Rolle spielt. Die bekannte Anordnung wäre bei Verwendung zusammen mit einem ROM großer Kapazität außerdem kostspielig, da der Hilfsspeicher dieselbe Bit-Kapazität wie der fehlerhafte oder defekte ROM haben müßte. In diesem Fall würde das Gerät lediglich eine andere Doppelspeicheranordnung aufwei-Es ist auch bereits eine Schaltungsanordnung bekannt (IBM Technical Disclosure Bulletin, November 1964, Band 7, Nr. 6, Seiten 436,437), bei der ein Hauptspeicher zusammen mit einem Hüfsspeicher betrieben wird. Der Hilfsspeicher enthält sowohl diejenigen Adressen, unter we'chen im Hauptspeicher ein fehlerhaftes Wort gespeichert ist, als auch die jeweils richtigen Wörter. Beim Lesen der Speicher wird die jeweilige Adresse neben dem Hauptspeicher einem Adreßumsetzer zugeführt, der die Adresse in eine für den Hilfsspeicher geeignete Adresse umwandelt Die aus dem Hilfsspeicher ausgelesenen Informationen einschließlich der jeweiligen Adresse des Hauptspeichers gelangen in ein Register. Die Adresse wird dann mit der jeweils dem Hauptspeicher und dem Adreßumsetzer zugeführten Adresse verglichen und bei einer Obereinstimmung wird die richtige Information aus dem Hilfsspeicher-Register ausgelesen. Im anderen Fall bleibt dieses Register gesperrt und die ebenfalls in einem Register zwischengespeicherte Information aus dem Hauptspeicher wird ausgegeben. Auch bei dieser bekannten Anordnung muß der Hilfsspeicher große Kapazität besitzen, da er für jedes fehlerhafte Wort im Hauptspeicher neben dem richtigen Wort zusätzlich die vollständige Adresse des Worts im Hauptspeicher enthalten muß. Gerade die Adressenwortlänge wird aber mit zunehmender Speicherkapazität größer.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art derart zu verbessern, daß man mit einem Hilfsspeicher mit verkleinerter Wortlänge auskommt und darüber hinaus fehlerhafte Informationen nicht nur einmal mit Hilfe von im Hilfsspeicher abgelegten Informationen ersetzt werden können, sondern nach einer solchen Ersetzung erneut durch andere Informationen ersetzt werden können.

Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art durch die im Kennzeichen des Anspruchs 1 genannten Merkmale gelöst.

Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Erfindungsgemäß wird also eine ROM-ersetzende Einrichtung vorgesehen, die es erlaubt, irgendeinen fehlerhafte Information enthaltenden ROM-Adressenplatz zu ersetzen. Neue und auf den richtigen Stand gebrachte Information wird dem System durch die ersetzende Einrichtung beim Feststellen eines jeden zu ersetzenden Adressenwortes geliefert. Die Erfindung mach ferner eine Einrichtung verfügbar, mit der eine ROM-Adresse, die bereits ersetzt worden ist. einmal oder mehrmals erneut ersetzbar ist. Beim Feststellen einer jeden solchen Adresse wird diejenige Information, welche der letzten Ersetzung zugeordnet ist, ausgelesen.

Bei einem Ausführungsbeispiel werden mehrere untereinander verbundene Ersatzschaltungen vorgesehen. )ede Ersatzschaltung umfaßt einen PROM-Decodierer, einen Prioritätscodierer und einen Hilfsspeicher. Jeder Prioritätscodierer empfängt defekte ROM-Adressen repräsentierende l-aus-8-Decodierer-Ausgangssignale und codiert jedes empfangene Signal in ein 3-Bit-Binäradressenwort, das dem Hilfsspeicher zugeführt wird. Die erfindungsgemäßen Prioritätscodierer arbeiten immer auf diese Weise, wenn sie Signale der A-I l-aus-8 empfangen. Sie weisen jedoch noch die zusätzliche Fähigkeit auf, daß sie gleichlaufend eine Vielzahl von Eingangssignalen empfangen können, nur auf eines der Signale ansprechen und nur dieses in Binärform für die Verwenduns durch den HilfssDeicher

codieren.

Die Eingangsanschlüsse eines jeden Prioritätscodierers sind mit 0 bis 7 numeriert. Dies setzt natürlich die Verwendung von PROM-Decodierern voraus, die Wörter mit einer Länge von 8 Bit speichern. Die interne Verschaltung eines jeden Codierers bringt die Eingangsanschlüsse funktonell in eine Hierarchie, bei der Anschluß 0 die r drigste und Anschluß 7 die höchste Priorität hat. Der Codierer reagiert auf ein Signal an einem bestimmten Eingangsanschluß nur dann, wenn nicht gleichlaufend von einem Anschluß mit höherer Numerierung ein Signal empfangen wird. Umgekehrt verhindert ein Eingangssignal an einem Anschluß mit höherer Nummer, daß der Codierer zu dieser Zeit auf irgendein Signal reagiert, das gleichlaufend an irgendeinem Eingangsanschluß mit niedrigerer Nummer empfangen worden ist.

Die Verwendung eines Pt ioritätscodierers ermöglicht es einer einzigen Ersatzschaltung, eine gegebene ROM-Adresse mehrmals zu ersetzen. Beispielsweise kann eine ROM-Adresse anfangs dadurch ersetzt werden, daß die Decodierer-PROM's derart programmiert werden, daß sie bei Feststellung dieser Adresse ein Signal an den Ausgangsleiter 0 des Decodierers geben. Wenn diese Adresse nachfolgend festgestellt wird, wird eine 0 in der Form l-aus-8 auf den Codierer gegeben, in Binärform codiert und als Adresseninformation auf den Hilfsspeicher übertragen, der dann die richtige Programminformation ausgibt, die das System dann benötigt.

Anschließend kann diese selbe ROM-Adresse dadurch erneut ersetzt werden, daß dieselben Decodierer PROM's derart programmiert werden, daß sie bei Feststellung dieser ROM-Adresse ein Signal auf die Ausgangsleiier 7 geben. Wann immer diese ROM-Adresse empfangen wird, geben von da an die Decodierer-PROM's Signale auf ihre beiden Ausgangsleiter 0 und 7 und diese beiden Signale werden gleichlaufend auf die Eingänge 0 und 7 des Prioritätscodierers gegeben. Der Prioritätscodierer übergeht das ihm auf Eingangsanschluß 0 zugeführte Signal und reagiert lediglich auf das an seinem Eingangsanschluß 7 empfangene Signal. Er codiert diese 7 in Binärform und führt diese auf den Hilfsspeicher. der dann die auf den neuesten Stand gebrachte Information abgibt, die das System zu dieser Zeit als Ersatz sowohl für die durch das erste Ersetzen vorgesehene Information als auch die im defekten ROM-Platz vorhandene Information benötigt.

Das Vorsehen einer Vielzahl von Ersatzschaltungen erlaubt es. zusätzliche ROM-Plätze zu ersetzen oder wiederholt zu ersetzen. Die Prioritätscodierer aller Ersat/schaltungen sind in einer Hierarchie angeordnet.

'· t-, A . .- A ,-» ψ- C nA'tnr-nwill OC Γ VJ V ι ν <iVJi\ ι V ι

i_n η inrlri ,tr »π Jiv iihui i^hi

Priorität und die Codierer der höher numerierten Ersatzschaltungen entsprechend höhere Priorität aufweisen. Es sei angenommen, daß 8 Ersatzschaltungen vorgesehen sind, die von O bis 7 numeriert sind. Die Prioritätscodierer sind so zwischen den Ersatzschaltungen verbunden, daß der Empfang eines Decodierer-Signals durch den Codierer einer mittleren Ersatzschaltung das Arbeiten der Codierer aller niedriger numerierten Schaltungen sperrt, wenn immer einer von diesen gleichzeitig ein Signal von seinen Decodierer-PROM's empfängt. Es sei angenommen, daß der Prioritätscodierer für Schaltung 7 ein Signal von seinen Decodierer-PROM's zur gleichen Zeit empfängt, wie der Codierer für Schaltung O ein Signal von seinem Decodierer erhält. De^r Empfang des Decodierer-Signals durch den Codierer der Schallung 7 erzeugt dii erforderlichen Binäradressensignale, so daß dessei Hilfsspeicher eine richtige Programminformation zu rück zum System geben kann, und zwar anstell· derjenigen, die sich im zu ersetzenden defektei ROM-Platz befindet. Dieser Prioritätscodierer erzeug auch ein Sperrsignal, das den Codierern aller niedrige; numerierter Ersatzschaltungen zugeführt wird, um dies» daran zu hindern, auf irgendwelche Signale zi

ίο reagieren, die sie gleichlaufend von ihren Decodierer PROM's erhalten können. Dies sperrt den Codierer ilci Schaltung 0 und hindert ihn und seinen Hilfsspeichei daran, zu dieser Zeit eine Programminformation an da; System zurück zu übertragen.

Das Vorsehen der Vielzahl Gruppen von Ersatzein richtungen ergibt das, was eine Einrichtung ode Möglichkeit zu zweistufigem wiederholten Erset/ei genannt werden kann. Zu allererst kann eine gegebeni ROM-Adresse einmal oder mehrmals durch di< Decodierer-PROM's und den Prioritätscodierer eine; einzigen Ersatzschaltung ersetzt werden; zweitens kam diese selbe ROM-Adresse dann durch die Decodierer PROM's und die Prioritätscodierer höher numerierte Ersatzschaltungen zusätzliche Male erneut ersetz werden. Die zuletzt durchgeführte Ersetzung is diejenige, die gilt, solange jede nachfolgende erneuti Ersetzung durch einen Decodierer-PROM-Platz mi einer höheren Priorität als irgendeine zuvor durchge führte Ersetzung oder erneute Ersetzung derselbei ROM-Adresse ausgeführt wird.

Im folgenden wird die Erfindung anhand voi Ausführungsformen näher erläutert. In den Zeichnun gen zeigt

F i g. 1 eine mögliche erfindungsgemäße Ausfüh rungsform, die Möglichkeilen für 64 Ersetzungei vorsieht.

F i g. 2 Einzelheiten der PROM-Decodierer de F i g. 1.

Fig. 3 bis 5 eine mögliche Art. in welcher ein< Gruppe der Decodierer-PROM's der Fig. 1 program miert werden kann.

Ein erfindungsgemäßes Speichersystem ist in Fig. gezeigt und umfaßt eine Speicheradressensammcllei tung 118. einen ROM 101, der den Hauptspeicher de:

Systems bildet und von dem angenommen wird, daß e die zu ersetzenden defekten Plätze aufweist, einei Puffer 117, der die Ausgangssignale vom RON empfängt, und eine Ausgangssammelleitung 113, welchi die ROM-Ausgangssignale über den Puffer 117 erhäl und diese an eine Verbraucherschaltung 110 gibt. Dii Verbraucherschaltung 110 kann den Rest der System elemente einschließlich eines Prozessors umfassen, dii dem Speichersystem der Fig.! zugeordnet sirx und/oder durch dieses gesteuert werden.

Im Normalbetrieb liefert die Verbraucherschaltun; 110 Adressenwortinformation über die Speicheradres sensammelleitung 118 an den ROM und empfang ihrerseits den Inhalt eines jeden aus dem RON ausgelesenen Wortes. Diese Information wird von ROM über einen Weg 116, den Puffer 117, einen Wej 113/4 und die Datenausgangssammelleitung 113 emp fangen. Der Puffer 117 ist normalerweise durch ein F (hohes Potential) auf seinem Steuerleiter 102 freigege ben. Während solcher Zeiten verbindet der Puffe effektiv die Wege 116 und 113/4 signalmäßig miteinan der.

Die in F i g. 1 gezeigte erfindungsgemäße Ausfüh rungsform umfaßt ferner eine Vielzahl von Ersatzschal

iungen 125-0 bis 125-7. Jede Ersatzschaltung umfaßt einen PROM-Decodiercr 103, einen Prioriiätscodicrcr 105 mit einem Inverter 109, einen Hilfsspeichcr 107. einen Puffer 112 und einen Inverter 115. Die Eingänge eines jeden PROM-Decodierers sind mit den Leitern der Adressensammelleitung 118 verbunden und die Schaltungselemente innerhalb einer jeden Ersatzschaltung 125 dienen dazu, das Erscheinen eines jeden zu ersetzenden ROM-Adressenwortes auf der Sammelleitung 118 festzustellen und auf die Sammelleitung 113 die gültige Information zu geben, die das System als Ersatz für die ungültige Information benötigt, die in dem defekten, zu ersetzenden ROM-Platz gespeichert ist.

Fig. 2 zeigt die Einzelheiten einer möglichen Ausführungsform eines einzigen PROM-Decodierers 103 der Fig. 1. Jeder solche Decodierer umfaßt drei 16x8-PROM's 103Λ, 1035 und 103C. Jeder PROM weist vier Adresseneingänge auf, wobei die Eingänge des PROM A mit Adressenleitern A 0 bis A 3, die Eingänge des PROM B mit Adressenleilern A 4 bis A 7 und die Adresseneingänge des PROM C mit Adressenleitern AB bis /4 11 verbunden sind. Jeder PROM speichert 8-Bit-Wörter, jeder PROM hat acht mit 0 bis 7 bezeichnete Ausgangsleiter, die entsprechenden Ausgangsleiter der drei PROM's sind parallel miteinander verbunden und sie führen über den Inverter 109 auf einen unterschiedlichen Eingang des Codierers 105. Jeder PROM-Ausgangsleiter ist einzig und allein einem einzigen Bit-Rang innerhalb seines PROM zugeordnet. Beispielsweise sind die PROM-Ausgangsleiter 0 dem am weitesten rechts liegenden, niedrigsten Bit-Rang zugeordnet, so daß, wenn irgendein PROM-Wort ausgelesen wird, die Inhalte des am weitesten rechts liegenden Bits des ausgelesenen Wortes auf den Ausgangsleiter 0 gegeben werden.

Wie nachfolgend in Verbindung mit den F i g. 3.4 und 5 erläutert wird, sind die drei PROM's der F i g. 2 zusammen so programmiert, daß sie acht verschiedene ROM-Adressenwörter auf der Sammelleitung 118 feststellen. Jeder Satz parallelgeschalteter Ausgangsleiter der PROM's ist funktionell einem derjenigen Adressenwörter auf Sammelleitung 118 zugeordnet, welche ersetzt werden können. Somit ist Ausgangsleiter 0 funktionell der Adresse des ersten zu ersetzenden Wortes zugeordnet, und es wird eine binäre 1 in das am weitesten rechts liegende Bit des Wortplatzes in jedem PROM geschrieben, zu dem Zugriff genommen wird, wenn das erste ersetzte Adressenwort auf Sammelleitung 118 erscheint. Folglich wird immer beim Empfang dieses Wortes eine binäre 1 aus dem am weitesten rechts liegenden Bit eines jeden PROM ausgelesen und auf die parallelen Ausgangsleiter ö gegeben.

Die entsprechenden Ausgangsleiter der drei PROM's eines Satzes sind parallel verdrahtet und die innere Verschaltung der PROM's ist derart, daß ein Satz paralleler Ausgangsleiter nur dann auf H gehen kann, wenn jeder PROM seinen Ausgangsleiter auf H bringt, und zwar in Abhängigkeit von der Speicherung einer binären 1 im zugeordneten Bit-Rang des ausgelesenen Wortes. Eine binäre 0 (ein L, d. h. niedriges Potential), die auf einem Ausgangsleiter eines PROM ausgelesen worden ist, hält die entsprechenden Ausgangsleiter der anderen beiden PROM's auf L, selbst wenn diese anderen beiden PROM's gleichlaufend eine 1 auslesen.

Auf diese Weise ist der Ausgangsleiter 0 eines jeden der drei PROM's der Fig.2 einem zu ersetzenden ersten ROM-Wort zugeordnet. Die anderen sieben PROM-Ausgangsleiter können bis zu 7 anderen zu ersetzenden ROM-Wörtern zugeordnet sein. Die Ersetzungskapazitäl dieser Anordnung ist deshalb auf acht ROM-Adresscnwörtcr begrenzt, da jeder PROM acht Ausgangsleiter aufweist.

Aus dem Vorausgehenden kann man ersehen, daß ein Satz von drei PROM's l-aus-8-lnformation erzeugt. wenn eine ersetzte Adresse empfangen wird. Jedes l-aus-8-Signal repräsentiert eine der ersetzten Adres sen, die durch die PROM's festgestellt werden können.

ίο Der zugeordnete Codierer 105 empfängt jedes Deco· dierer-Ausgangssignal. codiert dieses in Binärform und führt die binäre Information als drei Adressen-Bits auf den Hilfsspeicher 107, bei dem es sich um einen PROM handeln kann. Diese drei Adressen-Bits identifizieren eindeutig die erste Adresse und sie adressieren das Wort im Speicher 107, das die gültige Programminformation enthält, die zu diesem Zeitpunkt als Ersatz für diejenige Infoimation verwendet werden soll, die im gleichlaufend adressierten defekten ROM-Platz vorhanden ist.

Die drei PROM's, die gemäß Fig. 2 einen einzigen Decodierer bilden, können so programmiert werden, daß sie bis zu acht zu ersetzende ROM-Adresseiiwörter feststellen. In solchen Fällen stellen die PROM's die ersetzte Adresse fest und geben auf ihre parallelgeschalteten Ausgangsleiter ein die ersetzte Adresse eindeutig identifizierendes l-aus-8-Signal als Ersatzsignal.

Andererseits kann ein Satz PROM's. der einen einzigen Decodierer der in F i g. 2 gezeigten Art bildet, programmiert werden, um dieselbe ROM-Adresse einmal oder mehrmals zu ersetzen und dann erneut zu ersetzen. So können die PROM's anfangs programmiert werden, um eine gegebene ROM-Adresse mit ihrer am weitesten rechts liegenden Bit-Position festzustellen und demgemäß ein l-aus-8-Signal auf den Ausgangslciter 0 zu geben, wenn immer diese Adresse festgestellt wird. Sechs andere ROM-Adressen können dann nachfolgend ersetzt werden durch Programmieren der PROM's derart, daß sie ein Signal auf einen der Leiter I bis 6 geben, wenn immer irgendeine dieser anderen sechs Adressen festgestellt wird. Danach kann es erwünscht sein, den ersten Ersatz erneut zu ersetzen, nämlich den dem Ausgangsleiter 0 zugeordneten Ersatz. In diesem Fall werden die PROM's programmiert mit einer 1 in der am weitesten links liegenden Bit-Posiiion des Wortes in jeden PROM, zu dem durch die entsprechenden Bits der defekten ROM-Adresse Zugriff genommen wird. Nachdem dieser Ersatz durchgeführt ist. bewirkt die Feststellung dieser Adresse durch die drei PROM's. daß ein Ausgangssignal auf beide Leiter 0 und 7 gegeben wird. Diese beiden Signale werden gleichlaufend auf die Eingänge 0 und 7 des zugeordneten Prioritätscodierers gegeben. Die Eingangsschaltungsanordnung des Prioritätscodicrcrs bewirkt, daß der Codierer nur auf das Signal auf dem am meisten bevorzugten Eingangsanschluß anspricht. Der Codierer reagiert somit nur auf das Signal auf Anschluß 7. codiert dieses Signal in eine binäre 7 und führt diese auf den Hilfsspeicher. Der Hilfsspeicher führt nun dem System die gültige Programminformation zu. die dieses als Ersatz benötigt sowohl für die Information! im defekten ROM-Platz als auch für die Information in demjenigen Platz des Hilfsspeichers. der dem Ersatz 0 zugeordnet ist, der nun durch Ersatz 7 ersetzt worden ist.

jeder Codierer 105 weist einen GS-Ausgangsanschluß auf, der normalerweise H ist, der jedoch jedesmal auf L geht, wenn der Codierer ein H von seinen Decodierer-PROM's an irgendeinem seiner Eingänge 0

bis 7 empfängt. Das L am GW-Anschluß wird über einen Leiter 114 auf einen Inverter 115 gegeben, der ein 11 auf einen Puffer 112 führt, um diesen freizugeben. Dies bewirkt, daß die Hiifsspeichcr-Ausgangssignale auf einem Weg Ul durch den Puffer 112 zur Datenausgangssammelleiuing 113 geschickt werden. Kin Anschluß £i> eines Codierers ist normalerweise L, geht jedoch auf H, wenn ein Esatzsignal vom Codierer empfangen worden ist. Dieses H wird durch ein Element 120 invertiert und als L auf einen Puffer 117 gegeben. Dieses sperrt den Puffer und verhindert, daß die fehlerhafte Information im ersetzten ROM-Platz über Sammelleitung 113 an das System geliefert wird.

Unter Bezugnahme auf das Vorausgehende sei angenommen, daß das erste Wort, das durch die Ersatzschaltung !25-0 ersetzt werden kann, auf die Adressen-Sammelleitung 118 gegeben worden ist. Die Bits dieses Wortes spezifizieren den Platz in jedem der PROM's des Dccodierers 103-0, in dessen am weitesten rechts liegendem Bit eine binäre 1 gespeichert ist. Jeder PROM des Decodierers 103-0 liest nun eine binäre I aus, um seinen Ausgangsleiter 0 auf H zu bringen. Dieses H wird auf den Eingang 0 des Prioritäls-Codierers 105-0 geführt. Der Codierer codiert dieses Signal in eine binäre 0, die über Leiter 106-0 an den Hilfsspeieher 107-0 geliefert wird. Dies bringt Zugriff zu dem Platz im Hilfsspeieher, der die richtige Information speichert, die v:jn der Vcrbraucherschahung 110 zu diesem Zeitpunkt anstelle der Information im defekten Platz des ROM 101 benötigt wird. Das L am Anschluß GS des Codierers 105-0 wird durch Schaltung 115-0 invertiert, die ein H auf den Puffer 112-0 gibt, um diesen freizugeben, so daß die zu diesem Zeitpunkt aus dem Hilfsspeieher ausgelesene gültige Programminformalion auf die Datenausgangssammelleitung 113 gegeben werden kann. Der Fo-Anschluß des Codierers 105-0 geht von L nach H, wenn der Codierer ein Signal vom Decodierer empfängt. Dieses H wird durch Element 120 invertiert, das ein L an den Puffer 117 liefert, um diesen zu sperren und zu verhindern, daß die fehlerhafte Programminformation im ROM auf die Sammelleitung 113 gegeben wird.

Vorausgehend ist beschrieben worden, wie die Ersatzschaltung 125-0 eine zu ersetzende ROM-Adresse feststellt und wie sie auf die Feststellung des Ersatzes hin gültige Information erzeugt und an das System gibt. Die restlichen Ersatzschaltungcn arbeiten in gleicher Weise auf die Feststellung anderer zu ersetzender ROM-Adressen hin. Beispielsweise sei angenommen, daß die letzte Ersatzschaltung, nämlich Schaltung 125-7, eine zu ersetzende ROM-Adresse feststellt. Die Elemente innerhalb dieser Ersatzschaltung μ r^'^i'^n in genau der gleichen Weise wie die erste Ersatzschaltung. Die einzige Ausnahme besteht darin, daß das Ii am Anschluß Fo des Prioritäts-Codierers 105-7 durch die Prioritätscodicrcr der anderen Ersatzschaltungen nach unten befördert wird, bis es als H an den Anschlüssen Fi und Fo des Codierers 105-0 erscheint. Dieses H wird dann durch Element 120 invertiert und als L auf den Puffer 117 gegeben, um diesen zu sperren und zu verhindern, daß das Ausgangssignal des ROM auf die Datenausgangssammelleitung 113 gegeben wird.

Die vorausgehende Beschreibung der F i g. 1 hat erläutert, wie eine ROM-Adresse, die nur einmal ersetzt worden ist, durch eine einzige Ersatzschaltung festgestellt werden kann, und wie diese Ersatzschaltung ihrerseits gültige Information in Abhängigkeit von der Feststellung der ersetzten Adresse erzeugt Jede Ersatzschaltung arbeilet in analoger Weise für den Fall, daß ihre Decodierer-PROM's programmiert worden sind, um eine einzige ROM-Adresse anfangs zu ersetzen und dann erneut zu ersetzen. In diesem Fall bewirkt die Feststellung der erneut ersetzten ROM-Adresse, daß der zugeordnete PROM-Decodierer Ausgangssignale auf zwei seiner Ausgangsleiter gibt (unter der Annahme, daß die Adresse nur einmal erneut ersetzt worden ist), wobei diese beiden Signale auf die Eingänge des

ίο Prioritätscodierers gegeben werden. Der Prioritätscodicrer erkennt nur dasjenige Signal an, welches seinem höchst numerierten Eingangsanschluß zugeführt wird. Er codiert nur dieses Signal in Binärform und führt dieses dem Hilfsspeieher zu, der dann in der bereits beschriebenen Weise arbeitet.

Es sei als nächstes angenommen, daß eine gegebene ROM-Adresse anfangs durch eine erste Ersatzschaltung, wie Schaltung 125-0, ersetzt worden ist und dann nachfolgend durch geeignetes Programmieren der PROM's einer anderen Ersatzschaltung, angenommen Schaltung 125-7, erneut ersetzt worden ist. Die anschließende Feststellung dieser ROM-Adresse durch die Schaltungsanordnung der F i g. 1 bewirkt, daß von beiden PROM-Decodierern 103-0 und 103-7 ein Ausgangssignal erzeugt wird. Beide Decodierer geben ein Signal auf den entsprechenden Eingang des ihnen zugeordneten Prioritätscodierers, und jeder Codierer codiert wiederum dieses Signal in Binärform und führt diese auf seinen Hilfsspeieher. Somit erhalten beide Hilfsspeieher 107-0 und 107-7 zu diesem Zeitpunkt Adresseninformation von ihrem Prioritätscodierer, und beide Hilfsspeieher geben Programminformation an ihren zugeordneten Puffer 112 ab. Der Puffer 112-0 empfängt diejenige Programminformation, die dem zuerst durchgeführten Ersatz für diese ROM-Adresse zugeordnet ist. Der Puffer 112-7 empfängt diejenige Programminformation, welche dem in jüngster Zeit durchgeführten erneuten Ersatz, dieser selben Adresse zugeordnet ist. Es sei angenommen, daß die vom Puffer 112-0 empfangene Information entweder nicht mehr auf neuestem Stand oder ungültig ist und daß es deshalb erwünscht ist. daß das System nur die dem Puffer 112-7 zugeführte Programminformation erhält.

Anschluß Fo des Prioritätscodierers 105-7 geht auf H, wenn er ein Ersatzsignal von seinem Decodierer empfängt. Dieses H wird durch die anderen Prioritätscodierer nach unten geschleust und auf den F|-Ai7schluß des Prioritätscodierers 105-5 gegeben. Dieses H am Anschluß Fi treibt den Anschluß F₀ des Codierers auf H und bringt gleichzeitig Anschluß GS des Codierers auf H. Dieses H hindert den GS-Anschluß daran, auf L zu gehen, wns dieser sonst tun würde, wenn er an seinem Fi-Anschluß nicht ein H erhalten würde. Dieses H wird durch Element 115-0 invertiert und als L auf den Puffer

■S3 112-Ogeführt. Dies sperrt den Pufferund verhindert, daß die nun aus dem Hilfsspeieher 107-0 ausgelesene Programminformation auf die Datensammelleitung 113 gegeben wird.

Der Empfang des Ersatzsignals durch den Prioritätscodierer 105-7 bringt dessen GS-Anschluß auf L, da Anschluß E] des Codierers auf L liegt. Dieses L am Anschluß GS wird durch Element 115-7 in ein H invertiert und dieses wird auf den Puffer 112-7 gegeben. Dies aktiviert den Puffer und erlaubt es, daß die nun aus dem Hilfsspeieher' 107-7 ausgelesene Programminformation auf _xdie Datenausgangssammelleitung 113 gegeben und damit an die Verbraucherschaltung 110 geliefert wird.

Die Feststellung derselben ROM-Adresse durch beide Ersatzschaltungen bewirkt also, daß deren beide Hilfsspeicher Information erzeugen und diese an ihre zugeordneten Puffer 112 geben. Es wird jedoch nur der Puffer der Ersatzschaltung 125-7 aktiviert, und deshalb wird nur die aus dem Hilfsspeicher dieser Ersatzschaltung ausgelesene Information an das System gegeben. Die aus dem Hilfsspeicher der Ersatzschaltung 125-0 ausgelesene Information wird nicht an das System geliefert, da das am Anschluß E₀ des Prioritätscodierers 105-0 erscheinende H effektiv alle restlichen Ersatzschaltungen dadurch sperrt, daß es ihre Prioritätscodierer sperrt. Das Sperren des Prioritätscodierers 105-0 bewirkt, daß auf dessen CS-Anschluß ein H gehalten wird, das in ein L invertiert wird, um dessen Speicher 112-0 zu sperren, so daß die aus dem Hilfsspeicher 107-0 ausgelesene Programminformation nicht über die Sammelleitung 113 an das System geliefert werden kann.

Zusammengefaßt macht die Schaltungsanordnung der Fig. 1 Einrichtungen zum Ersetzen und zum erneuten Ersetzen auf zwei Ebenen verfügbar. Erstens kann eine einzige ROM-Adresse durch die Decodierer PROM's einer einzigen Ersatzschaltung ersetzt und erneut ersetzt werden und die vorgesehene Schaltungsanordnung arbeitet so, daß dem System lediglich diejenige Information zugeführt wird, die dem in jüngster Zeit durchgeführten Ersatz zugeordnet ist. Zweitens erlaubt die Vielzahl der Ersatzschaltungen gemäß Fig.1, daß eine einzige ROM-Adresse durch eine einzelne Ersatzschaltung ersetzt und dann nachfolgend durch eine oder mehrere der übrigen Ersatzschaltungen einmal oder mehrmals erneut ersetzt wird. Das System der Fig. 1 arbeitet solchermaßen, daß lediglich diejenige Information der Datensammelleitung züge- ν, führt und an das System geliefert wird, welche dem in jüngster Zeit durchgeführten Ersatz zugeordnet ist.

Die Fig. 3, 4 und 5 zeigen zusammen die Art und Weise, in welcher ein Satz von drei PROM's 103-4. -S, -C, die einen einzigen Decodierer 103 bilden, programmiert werden kann, um sieben verschiedene Ersetzungen und eine erneute Ersetzung vorzusehen. Die linke Spalte einer jeden Figur gibt die Ersatznummer an. die mittlere Spalte zeigt die Adressensammelleitungs-Bits. die von jedem PROM für jeden Ersatz empfangen worden sind und die rechte Spalte zeigt die Weise, in welcher die PROM's programmiert sind, um die Ersatzsignale zu erzeugen.

Anhand der Fig.3, die das Programmieren für den PROM A zeigt, kann man sehen, daß zu dem dem Ersatz 0 zugeordneten Platz des PROM A bei Empfang der binären Bits 000? Zugriff genommen wird. Aus der rechten Spalte der Fig. 3 kann man ersehen, daß eine binäre 1 in das am weitesten rechts stehende Bit dieses Wortes geschrieben wird Aus Fig.4 ersieht man, daß zu dem dem Ersatz 0 zugeordneten Platz des PROM B durch die binären Bits 0010 Zugriff genommen wird und daß eine binäre 1 in der am weitesten rechts liegenden Bit-Position dieses Wortes gespeichert wird. Fig.5 zeigt, daß zu dem dem Ersatz 0 zugeordneten Wort des PROM C durch die Adressen-Bits 0100 Zugriff genommen wird und daß eine binäre 1 in dem am weitesten rechts liegenden Bit dieses Wortes gespeichert wird. Von jedem Prom wird eine binäre 1 auf seinen Ausgangsleiter 0 gegeben, wenn die Adressen-Bits für Ersatz 0 von den drei PROM's empfangen werden. Dies treibt die parallelen Ausgangsleitungen 0 auf H und dieses H gelangt auf den Eingangsleiter 0 des Prioritätscodierers, wo es in Binärform codiert und nachfolgend vom Hilfsspeicher 107 als Adresseninformation benutzt wird.

Die restlichen Zeilen der F i g. 3,4 und 5 erläutern die Art, in welcher die PROM's programmiert sind, um Ersatzinformation für andere defekte ROM-Adressenplätzezu erzeugen.

Ein PROM-Platz kann so programmiert werden, daß er eine binäre 1 in mehreren Bit-Positionen aufweist, wenn die Adressen-Bits, die Zugriff zu diesem Prom-Wort geben, mehreren zu ersetzenden ROM-Adressen zugeordnet sind. Dies ist in Fig.3 für die Ersetzungen 2 und 3 erläutert. Die vom PROM A empfangenen Adressen-Bits für beide diese Ersetzungen sind 0010, und es wird eine binäre 1 in die Bit-Positionen 2 und 3 desjenigen PROM-Platzes geschrieben, zu dem durch die Bits 0010 Zugriff genommen wird. Die den PROM's Sund Czugeführten Adressen-Bits sind für die Ersetzungen 2 und 3 verschieden, und deshalb werden verschiedene ROM-Wortplätze ersetzt, obwohl dieselben vier Bits (A 0— A 3) dem PROM A für diese beiden Ersetzungen zugeführt werden.

Die F i g. 3. 4 und 5 erläutern anhand der Ersetzungen 4 und 7, wie eine gegebene ROM-Adresse anfangs ersetzt und danach erneut ersetzt werden kann. Man kann diesen drei Figuren entnehmen, daß jeder der 3 PROM's für beide Ersetzungen 4 und 7 identische Adresseninformation erhält. Man kann ferner aus der rechten Spalte einer jeden dieser Figuren ersehen, daß eine 1 sowohl in die 4. als auch die 7. Bit-Stelle des PROM-Wortes in jedem PROM, zu dem durch die den Ersetzungen 4 und 7 zugeordnete Adresseninformaiion Zugriff besteht, programmiert ist. Es ist erforderlich, daß die Ersetzungen in den PROM's zeitlich nacheinander so durchgeführt werden, daß mit Ersatz 0 begonnen und mit aufsteigender Numerierung fortgefahren wird. 1st dies der Fall, können die drei PROM's zu einem ersten gegebenen Zeitpunkt so programmiert werden, daß sie sieben mit 0 bis 6 numerierte Ersetzungen erzeugen. Was Ersatz 4 betrifft, so wird dieser Ersatz anfangs durchgeführt durch Einsetzen einer 1 in die Bilsiellc 4 des Wortplatzes in jeden PROM, zu dem durch die jeden PROM zugeiuhrten Adressen-Bits Zugriff genommen wird, wie es in den F i g. 3,4 und 5 für Ersatz 4 gezeigt wird. Von da an bewirkt die anschließende Feststellung des Ersatz-4-Adressenwortes. daß jeder der drei PROM's eine 1 an seinen Ausgangsleiter 4 gibt, und dies bewirkt wiederum, daß eine I in l-aus-8-Forni auf den Eingangsanschluß 4 des zugeordneten Prioritätscodierers gegeben wird.

Danach kann die durch den Hüfsspeicher für Frsai/ 4 erzeugte Programminformation fehlerhaft sein, oder die der Information des Ersatzes 4 zugeordneten .Systemerfordernisse können sich ändern.

Zu diesem Zeitpunkt kann die Information des Ersatzes 4 erneut ersetzt werden, und zwar durch Verwendung der Ersatzmöglichkeit 7 eines jeden PROM durch Einsetzen einer 1 in die Bit-Stelle 7 eines jeden durch die Adressen-Bits des Ersatzes 4 adressierten PROM-Platzes. Von da an bewirkt die Feststellung des zuvor ausschließlich dem Ersatz 4 zugeordnete!; ROM-Adressenwortes, daß die PROM's Einsen auf ihre beiden Ausgangsleiter 4 und 7 geben. Der zugeordnete Prioritätscodierer empfängt dann gleichlaufend eine 1 auf seinen Eingangsanschlüssen 4 und 7. Der Prioritätscodierer reagiert jedoch nur auf dasjenige Signal, das er an seinem höchst numerierten Eingangsanschhalj emp-

fängt, und codiert nur d'eses in Binärform zur Verwendung durch den Hüfsspeicher. Der Wortplatz im Hüfsspeicher. zu der? durch die vom Codierer erhaltene binäre 7 Zugriff genommen worden ist, ist zwischenzeitlich so programmiert worden, daß er die gültige Programminformation erzeugt, die das System zu dieser Zeit benötigt anstelle sowohl derjenigen Information, die sich im zu ersetzenden defekten ROM-Platz befindet, als auch derjenigen Information, die sich in dem Wortplatz befindet, der dem Ersatz 4 im Speicher 107 zugeordnet ist.

Die PROM-Programmierung gemäß Fig. 3 bis 5 dient lediglich als Beispiel für die Möglichkeiten der erfindungsgemäßen Ausführungsform nach Fig. 1. Insbesondere zeigt sie die typische Programmierung für einen Satz Decodierer-PROM's. Andere Sätze könnten in irgendeiner gewünschten Weise programmier werden. Man beachte, daß die PROM's irgendeine Satzes in irgendeiner gewünschten Weise programmier werden können, um die erforderlichen Einrichtungei zum Ersetzen und zum erneuten Ersetzen zu schaffen.

Die PROM's geben ein hohes Potential (H) auf ihn Ausgangsleiter, um einen Aktivzustand anzuzeigen; dii Codierer sprechen auf ein L als aktives Signal an. Un die PROM's und die Codierer kompatibel zu machen, is

ίο der Inverter 109 gezeigt, und seine einzige Funktioi besteht darin, die H's, die aktive Ausgangs-PROM-Si gnale repräsentieren, in die vom Codierer benötigten L' zu invertieren. Dieser Inverter ist als Teil des Codierer gezeigt, da er für die vorliegende Erfindung kein andere Bedeutung hat, als die, die PROM-Ausgangssi gnale mi; dem Codierer kompatibel zu machen.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers durch richtige Informationen aus einem Hilfsspeicher,

mit Adresseneingabeleitern, die mit dem nicht veränderbaren Speicher und mit einem Adreßumsetzer verbunden sind, dessen Adressenausgabeleiter an den Hilfsspeicher angeschlossen sind und der den Hilfsspeicher veranlaßt, für bestimmte Adressenwörter richtige Informationen anstelle der fehlerhaften Informationen des nicht veränderbaren Speichers auszulesen,

dadurch gekennzeichnet,
daß der Adreßumsetzer als programmierbarer Nur-Lese-Speicher (PROM) (103) ausgebildet ist, dessen Verbindung zum Hilfsspeicher (107) unter Zwischenschaltung eines Prioritätscodierers (105) verwirklicht ist,

daß der Prioritätscodierer (105) Eingangsanschlüsse besitzt, die je mit einem der Ausgangsleiter (0 bis 7) des PROM (103) verbunden sind,
daß der PROM (103) beim Empfang eines einen fehlerhaften Speicherplatz des nicht veränderbaren Speichers (101) entsprechenden Adressenwortes je nach gegenwärtiger Programmierung auf einen oder mehrere Ausgangsleiter (0 bis 7) ein Ersetzungssignal gibt,

daß der Prioritätscodierer (105) seinen einzelnen Eingangsanschlüssen unterschiedliche Prioritäten zuordnet und beim gleichzeitigen Anliegen je eines Ersetzungssignals an verschiedenen seiner Eingangsanschlüsse nur das Ersetzungssignal am Eingangsanschluß mit der höchsten Priorität in codierte Adresseninformation für den Hilfsspeicher (107) umsetzt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Adressenumsetzer mehrere PROM's (F i g. 2: 1034 bis 103Q aufweist, deren Eingangsanschlüssen je das Bit für eine andere Bitposition des dem nicht veränderbaren Speicher gelieferten Adressenwortes zugeführt wird, und deren Ausgangsanschlüsse (0 bis 7) je einer anderen Bitposition innerhalb eines PROM zugeordnet sind, daß die sich entsprechenden Ausgangsanschlüsse (z. B. 7) der PROM's je parallel zu Ausgangsanschlußgruppen verbunden sind, die entsprechende Bitpositionen für jeden der PROM's darstellen und die einen der Adreßumsetzer-Ausgangsanschlüsse (0 bis 7) bilden,

und daß die PROM's (1034 bis 103Qgemeinsam auf den Empfang eines jeden, einen fehlerhaften Speicherplatz im nicht veränderbaren Speicher bestimmenden Adressenwortes ansprechen, um ein Ersetzungssignal an jeder fehlerhaften Ausgangsanschlußgruppe abzugeben, die dem bestimmten Speicherplatz zugeordnet ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, mit einer Sammelleitung, die vom nicht veränderbaren Speicher Informationen entsprechend dem jeweiligen Adressenwort übernimmt, dadurch gekennzeichnet, daß ein an den Prioritätscodierer (105) geliefertes Ersetzungssignal einen ersten Sehaliungsteil (GS, 114, 115, 112) öffnet, der die vom Hilfsspeicher (107) gelieferte richtige Information zur Summelleitung (113) durchläßt, und einen zweiten Schaltungsteil (E₀, 120, 102, 117) sperrt, der den Durchlaß der vom nicht veränderbaren Speicher (101) gelieferten Information zur Sammelleitung (113) sperrt.

4. Schaltungsanordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet daß der Adreßumsetzer mehrere, an die Adresseneingabeleiter (A 0 bis A 11) angeschaltete Abschnitte (125-0,125-1,125-7) mit je einem PROM (103-0,103-1,103-7), einem Prioritätscodierer(109-0,109-1,109-7) und einen Hilfsspeicher (107-0, 107-1, 107-7) aufweist, die je beim Empfang eines Adressenwortes, das einen fehlerhaften Speicherplatz im nicht veränderbaren Speicher (101) angibt, unterschiedliche Ersatzinformationen liefern, daß die Prioritätscodierer (105-0, 105-1, 105-7) der einzelnen Abschnitte (125-0, 125-1, 125-7) in einer vorbestimmten Bevorzugungsreihenfolge untereinander verbunden sind, und daß der auf das Adressenwort ansprechende, meist bevorzugte Prioritätscodierer die von ihm erzeugte Ersatzinformation als richtige Information ausgibt.