JP3810805B2

JP3810805B2 - 情報修正システム

Info

Publication number: JP3810805B2
Application number: JP27494392A
Authority: JP
Inventors: 巌山本; 素直古居
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-09-19
Filing date: 1992-09-19
Publication date: 2006-08-16
Anticipated expiration: 2021-08-16
Also published as: KR940007701A; KR100280590B1; JPH06318260A; US5619678A

Description

【０００１】
【産業上の利用分野】
本発明は、電子機器を制御するための装置として、該電子機器に搭載して使用するのに好適な１チップマイクロコンピュータのような電子装置に関する。
【０００２】
【従来の技術】
従来、民生用のカメラ一体型ＶＴＲや小型ビデオデッキ等の電子機器においては、該電子機器の全体または一部を制御するための電子装置として、記憶手段へのアクセス制御及び演算処理等を行う中央処理手段（ＣＰＵ）と、情報を固定的に記憶するリードオンリメモリ（ＲＯＭ）及び情報の書込みと読出しが可能なランダムアクセスメモリ（ＲＡＭ）等の記憶手段と、入出力ポート等の周辺回路等とを１チップに集積した１チップマイクロコンピュータを、前記の電子機器本体に搭載して使用することが行われてきた。
【０００３】
そして、このような１チップに集積された電子装置は、量産による大幅な価格低減効果を期待できるという特長を持っているが、その他にも、特に最近の半導体の集積技術の発達によってＲＯＭに記憶されるプログラムの量を飛躍的に増大させることができるようになったため、このＲＯＭに記憶されているプログラムに従って実行される制御も、多種多様で複雑な内容のものが可能になってきている。
【０００４】
【発明が解決しようとする課題】
以上のように、最近の電子装置では、大量のプログラムをＲＯＭに記憶しておくことにより、多種多様で複雑な制御が可能になったわけであるが、反面、ＲＯＭに記憶されるプログラムの増大は、そのプログラムに少なからずバグが発生するという問題を惹起することとなった。
特に、バグが量産後に発見された場合には、従来は、バグを修正したマイクロコンピュータを再度量産して電子機器に搭載されているものと交換するか、あるいは、バグを修正するための外付部品を電子機器に付設するという対応策が採られてきたが、いずれも多大の費用がかかるものであった。更に、カメラ一体型ＶＴＲのような部品の実装密度の高い電子機器では、外付部品を付設するという対応策は、殆ど実施できないという問題も生じていた。
本発明は、かかる問題点を解決するためになされたものである。
【０００５】
【課題を解決するための手段】
本発明は、１チップマイクロコンピュータのような電子装置のアーキテクチャをあらかじめ量産バグに対応できるものとすることにより、万一、量産バグが発見された場合でも、従来のように、内部部品の交換あるいは外付部品の付設等の処理をしなくとも、外部から修正情報を一度与えるだけで自動的にバグの回避が可能となる電子装置の情報修正システムを提案するものである。
【０００６】
前記目的を達成するために、本発明にかかる情報修正システムは、記憶手段へのアクセス制御及び演算処理等を行う中央処理手段と、ソフトジャンパー起動処理プログラムを含む情報を固定的に記憶する固定記憶手段と、該固定記憶手段に記憶された特定部分の情報を修正するための修正情報を入力する入力手段と、該入力手段より入力され、前記個々の特定部分の情報に対応したソフトジャンパー及び該ソフトジャンパーの位置情報を含む修正情報が記憶される修正情報記憶手段と、前記中央処理手段によるアクセスを、前記固定記憶手段における前記特定部分の情報から、該特定部分に対応する前記ソフトジャンパーへ切り換えるオペランドを持たない１バイトのテーブルコール命令のうち最初に実行するソフトジャンパーに対応するテーブルコール命令を前記入力手段により起動時に格納し、前記中央処理手段による前記特定部分の情報に代わるソフトジャンパー実行時に、次に実行するソフトジャンパーに対応するテーブルコール命令を格納する修正データ記憶手段と、前記固定記憶手段に記憶された情報における前記特定部分の修正アドレスのうち最初に使用するアドレスが前記入力手段により起動時に格納され、前記中央処理手段による前記特定部分の情報に代わるソフトジャンパー実行時に、次に使用するアドレスが格納される修正アドレス記憶手段と、前記修正アドレスと実行アドレスとを比較する比較手段と、前記比較手段による前記修正アドレスと前記実行アドレスとの一致信号を受けて、前記固定記憶手段中の前記特定部分の情報が記憶されている領域への前記中央処理手段によるアクセスを、前記固定記憶手段から前記修正データ記憶手段に記憶されたテーブルコール命令へ切り換える切換手段と、が一体に集積されてなる電子装置と、前記入力手段により、前記修正情報記憶手段、前記修正データ記憶手段、並びに前記修正アドレス記憶手段に入力される前記修正情報が記憶される修正情報記憶領域を有する外部修正情報記憶手段と、
を有し、上記中央処理手段は、上記テーブルコール命令を受け付けることにより、該テーブルコール命令が指示するアドレスに記憶された前記固定記憶手段のソフトジャンパー起動処理プログラムを実行し、前記テーブルコール命令を判別して、前記修正情報記憶手段に格納された該テーブルコール命令に対応した前記ソフトジャンパーの前記位置情報を参照することにより該ソフトジャンパーを実行することを特徴とするものである。
【０００７】
なお、修正情報記憶手段におけるパッチ修正データの記憶位置を算出する操作は、修正情報を修正情報記憶手段へ記憶する操作を実行する際に同時に行うようにするのが望ましい。
そして、中央処理手段によるアクセスを固定記憶手段から修正情報記憶手段へ切り換えるための操作を開始させる指令として、コールされたテーブルに記憶されている番地へのサブルーチンコール動作を実行するテーブルコール命令を使用することとし、また、中央処理手段によるアクセスを修正情報記憶手段から固定記憶手段へ戻す操作は、ジャンプ命令により実行するようにする。
【０００８】
以上のように、本発明の電子装置の情報修正システムでは、ジャンプ命令によって中央処理手段によるアクセスが修正情報記憶手段から固定記憶手段へ戻されるので、これにより不要となるテーブルコール命令発生時にスタックに格納された戻り番地データを、上記のジャンプ命令によって固定記憶手段へ戻る以前に廃棄する手段を設けておく。
【０００９】
更に、前記のテーブルコール命令が発生した時には、直ちに電子装置内のレジスタの値及びプログラム状態語の値のうちの必要なものを保存し、パッチ修正開始直前にこの保存された値を復帰させるようにする。
【００１０】
【作用】
上記のように、修正情報の中に存在するパラメータによって修正情報記憶手段内におけるパッチ修正データの記憶位置を算出するので、修正情報記憶手段内におけるパッチ修正データの記憶位置は固定したものとする必要がなく、個々のパッチ修正データを修正情報記憶手段内のパッチ修正データ記憶領域に先頭から順番に稠密に記憶することができるから、該記憶領域を大幅に節約することができる。
【００１１】
また、修正情報を修正情報記憶手段へ記憶する際に、修正情報記憶手段におけるパッチ修正データの記憶位置を算出しておくので、個々のパッチ修正を実行するときに実行対象となるパッチ修正データの記憶位置を一々算出する必要がなく、パッチ修正プログラムがそれだけ簡潔になる。
パッチ修正のための修正情報記憶手段へのアクセス切換がテーブルコール命令の発生に基づいて開始されると共に、固定記憶手段への復帰動作がジャンプ命令により実行されるので、パッチ修正プログラムは任意のサイズのものを採用することが可能であり、固定記憶手段上の任意のバグに対して高い修正能力を持たせることができる。
【００１２】
また、テーブルコール命令の発生時にスタックに格納された不要な戻り番地データは、修正動作中に廃棄されるからスタックの中に累積していくことがなく、スタック領域外のデータが破壊されない。さらに、テーブルコール命令の発生時のレジスタの値及びプログラム状態語の値が直ちに保存され、これらの値がパッチ修正開始直前に復帰させられるので、本発明の電子装置の情報修正システムは、テーブルコール命令の発生からパッチ修正開始までの間の電子装置の内部状態の変化にかかわりなく、テーブルコール命令の発生により直ちにパッチ修正を開始したように動作する。
【００１３】
【実施例】
以下、本発明の実施例について図面を参照しながら詳細に説明する。
図１は本発明の実施例の基本構成を示すブロック図である。
本発明の電子装置１は、図に示されるように、従来のＣＰＵ１４、ＲＡＭ２６、ＲＯＭ１５、データバス１３、アドレスバス１６等から成る１チップマイクロコンピュータの内部に、更に、修正アドレスレジスタ３１と、修正データレジスタ３２と、コンパレータ２２と、スイッチ３３と、入力手段１２とを設けた構造を有している。
【００１４】
また、電子装置１の外部には外部記憶装置としてのＥＥＰＲＯＭ２７が設けられている。
この電子装置１を使用してバグの修正された電子機器制御を行う場合には、ＲＯＭ１５の中に発生したバグの内容に応じて、そのバグを修正するために必要な情報をあらかじめ外部からＥＥＰＲＯＭ２７に記憶させておくようにする。
【００１５】
ここで、上記のバグを修正するために必要な情報について説明すると、この修正情報は、ＲＯＭ１５におけるプログラム中の量産後に発見されたバグの存在により変更を要する部分の先頭アドレス（以下、これを修正アドレスという）、バグ修正プログラムの中で前記のＲＯＭ１５の変更を要する部分のプログラムに代えて実行されるＲＡＭ２６へ転写される修正情報であるプログラム（以下、これをソフトジャンパーといい、このソフトジャンパーは、原則的にはＲＯＭ１５の中に存在する個々のバグに対応してバグと等しい個数用意される。そして、本発明においては、ＲＯＭ１５のバグが存在する変更すべき部分を対応するソフトジャンパーに置き換えて実行する、いわゆるパッチ修正によりバグの修正が行われる。）、バグ修正プログラムを終了した後に復帰するＲＯＭ１５上のアドレス、即ち、ＲＯＭ１５上の変更を要する部分の直後のアドレス等から構成される。
【００１６】
次に、この電子装置１を用いて電子機器を制御する場合の全体的なフローを、図２（ａ）及び図２（ｂ）のフローチャートを参照しながら説明する。電源をオンにして電子装置１を起動すると、前記のＥＥＰＲＯＭ２７に記憶されている修正情報を入力手段１２を介して電子装置１へ取り込むためのプログラムが実行開始され、修正情報をＲＡＭ２６へ転写する操作、修正アドレスを修正アドレスレジスタへ格納する操作、修正データを修正データレジスタへ格納する操作、ソフトジャンパー先頭番地の算出及び算出した先頭番地をＲＡＭ２６内のＲＡＭテーブルへ格納する操作等が行われる（図２（ａ）のＳＴ１１）。
【００１７】
ここで、ＥＥＰＲＯＭ２７からＲＡＭ２６へ転写される修正情報部分の構造を、図３を用いて詳細に説明する。上記の修正情報は、主に、ＲＯＭ１５上に発生した個々のバグにそれぞれ対応するソフトジャンパーから構成されているが、ここで、各々のソフトジャンパー１、２、・・・は、図３に示されるように、ＥＥＰＲＯＭ２７の修正情報記憶領域の中で先頭のソフトジャンパーから順番に稠密に記憶されている。このような記憶形態を採ることにより、ＥＥＰＲＯＭ２７及び転写先のＲＡＭ２６のパッチデータ記憶領域を大幅に節約することができる。
【００１８】
そして、このような記憶形態においては、各々のソフトジャンパーの先頭番地は、先行するソフトジャンパーの長さに応じて変化し、一定にはならないので、この先頭番地を知るための方法として、図３に示されるように、オフセットデータも修正情報の中に含ませておく。
ここで、オフセットデータは、図のＥＥＰＲＯＭ２７上の修正情報記憶領域の先頭番地と各ソフトジャンパーを記憶している領域の先頭番地との差を表しており、例えば、オフセットデータ１は、前記の修正情報記憶領域の先頭番地とソフトジャンパー１を記憶している領域の先頭番地との差を表している。
【００１９】
そして、図２（ａ）のＳＴ１１において、ＲＡＭ２６上における各々のソフトジャンパーの先頭番地が、対応するオフセットデータの値とＲＡＭ２６上の修正情報記憶領域の先頭番地とを加算することにより算出され、これらの算出された先頭番地は、ＲＡＭ２６内のＲＡＭテーブルに格納される。また、本発明で用いられるテーブルコール命令（以下、単にテーブルと記載したものはＲＯＭテーブルを指す）は１バイトで構成されていて、あらかじめ個々のバグに対応したテーブルコール命令が用意されており、バグ修正を実行する度に次に実行すべきバグ修正に対応したテーブルコール命令が修正データレジスタに格納される（テーブルコール命令の果たす機能については後で詳述する）。
【００２０】
なお、修正アドレスレジスタに格納される修正アドレスも、同様に、バグ修正を実行する度に次に実行すべきバグ修正に対応した修正アドレスに書き換えられる。
以上に説明したＳＴ１１の操作が終了すると、電子装置１は、目的とする電子機器の制御を開始する。
【００２１】
電子機器制御の実行中は、図２（ｂ）に示されるように、図１のコンパレータ２２において、修正アドレスレジスタ３１に格納されている修正アドレスとアドレスバス１６から供給されるＣＰＵ１４の実行アドレスとの比較が行われ（ＳＴ１２）、ＣＰＵ１４の実行アドレスが、ＲＯＭ１５内に格納されている電子機器制御のための通常プログラム中のバグが存在する変更すべき部分に到達する以前、即ち修正アドレスに到達する以前は、コンパレータ２２から出力される信号によりスイッチ３３の可動端子がＲＯＭ１５側の固定端子に接続された状態が維持されて、ＲＯＭ１５の通常プログラムが逐次読み出されて実行される（ＳＴ１３及び１４）。
【００２２】
そして、ＣＰＵ１４によるプログラム実行が進行して、その実行アドレスが修正アドレスに到達すると、コンパレータ２２の出力側には一致信号５が発生し、この一致信号５がスイッチ３３へ供給されることにより、スイッチ３３の可動端子ａが修正データレジスタ３２側の固定端子へ切り換え接続される（ＳＴ１５）。
【００２３】
この切り換え動作によって、ＣＰＵ１４はＲＯＭ１５の通常プログラムに代えて修正データレジスタ３２に格納されている修正データであるテーブルコール命令を受け付けるようになり、コールされたテーブルに記憶されている番地へのサブルーチンコール動作が実行される。そして、このコール先の番地以降には、バグを修正するためのプログラムが格納されており、バグ修正が実行されることになる（ＳＴ１６及び１７）。
【００２４】
バグ修正プログラムの最後のステップでは、ＲＯＭ１５上の修正部分の直後のアドレスへ戻るためのジャンプ動作が実行され、ＲＯＭ１５上の通常プログラムの実行が再開される。
本発明においては、以上に説明したように、テーブルコール命令を利用してＲＯＭ１５に格納されている通常プログラムからバグ修正プログラムへ移行し、また、バグ修正プログラムの実行を終了すると、ジャンプ命令によってバグ修正プログラムから通常プログラムへ戻るようにしているから、通常プログラムにおけるどのような長さの修正部分に対してもバグ修正用プログラムを手当てすることができ、しかも、このプログラムの長さも必要に応じて任意のものを採用できるから、通常プログラムにおける任意のバグに対して高い修正能力を発揮することができる。特に、パッチ修正として１バイトのすげ替えしかできないようなマイクロコンピュータで、１バイト命令として任意のアドレスにジャンプする命令を持たないものであっても、本発明のように１バイトのテーブルコール命令と、ジャンプ命令を採用することにより、任意のサイズのパッチ修正プログラムを組むことができる。
【００２５】
次に、本発明におけるバグ修正プログラムのフローを詳細に説明する。
バグ修正プログラムを実行するに際しては、まず最初に、ＲＡＭ２６に記憶された個々のソフトジャンパーを実行するに先立って必要とされる共通な前処理操作、即ちソフトジャンパー起動処理を行う必要があり、本発明におけるバグ修正プログラムは、ソフトジャンパー起動処理プログラムとソフトジャンパーとから構成される。
【００２６】
そこで、まず、ソフトジャンパー処理プログラムを図４により説明する。本発明の電子装置１では、ソフトジャンパー起動処理プログラムはあらかじめＲＯＭ１５の特定領域に格納された構造になっており、また、修正データレジスタ３２に記憶されているテーブルコール命令が指示するテーブルに記憶されているソフトジャンパー起動処理プログラムのアドレスには、上記のソフトジャンパー起動処理プログラムを格納しているＲＯＭ１５の特定領域の先頭番地が記憶されているので、電子装置１のＣＰＵ１４は、上記テーブルコール命令を受け付けることにより、上記のソフトジャンパー起動処理プログラムの実行を開始する。
【００２７】
ソフトジャンパー起動処理が開始されると、まず直ちに電子装置１のプログラム状態語ＰＳＷの値及び各レジスタの値がＲＡＭに保存される（ＳＴ１８）。これらの保存された値は、ＲＡＭ２６上の実行すべきソフトジャンパーの先頭アドレスへジャンプする直前に復帰させられる（ＳＴ２１）。
この保存・復帰操作により、電子装置１は、ソフトジャンパー起動処理中の内部状態の変化にかかわりなく、見かけ上、テーブルコール命令発生時点で直ちにソフトジャンパーの実行を開始したのと同じようにすることができる。
【００２８】
上記ＳＴ１８の保存操作の次に、現在のソフトジャンパー起動処理を開始する契機となった修正データレジスタ３２に格納されている修正データである１バイトのテーブルコール命令を判別することにより、実行すべきソフトジャンパーが何番目のものであるかを判断する。そして、この判断結果に基づいて、この実行すべきソフトジャンパーの先頭番地を、前述した図２（ａ）のＳＴ１１において各ソフトジャンパーの先頭番地を格納したＲＡＭ２６のＲＡＭテーブルの中から、読み出す（ＳＴ１９）。
【００２９】
次に、テーブルコール命令の発生に伴ってＲＡＭのスタックに格納された戻り番地を廃棄する（ＳＴ２０）。これは、次の理由による。
即ち、本発明では、テーブルコール命令によってバグ修正プログラムへ分岐すると共に、このプログラムを実行した後は、ジャンプ命令によって通常プログラムへ復帰するようにしているので、テーブルコール命令発生時にスタックにプッシュされた戻り番地は不要なものとなる。
【００３０】
従って、上記の廃棄処理（ポップ）を行わない場合には、バグ修正プログラムが実行される度にスタックへのプッシュ動作のみが行われることになるためスタックの記憶データ量が増大し続け、最終的にはＲＡＭのスタック領域外に記憶されている他のデータを破壊する恐れがある。これを防止するために上記の廃棄処理を行う。
【００３１】
次に前述のとおり保存しておいた値を復帰させ（ＳＴ２１）た後、ＳＴ１９で読み出したソフトジャンパーの先頭番地へジャンプし（ＳＴ２２）、ソフトジャンパーの実行を開始する。
次に、ソフトジャンパーの具体的ステップを図５により説明する。
ソフトジャンパーにおいては、まず、ＲＯＭ１５上の修正部分に代わる正しい作業プログラムを実行する（ＳＴ２３）。
【００３２】
この作業を終了したのち、修正アドレスレジスタに次の修正部分の修正アドレスを格納する（ＳＴ２４）と共に、修正データレジスタに次に実行すべきソフトジャンパーに対応したテーブルコール命令を格納し（ＳＴ２５）て、次に実行すべきバグ修正のための準備をする。
但し、これらの修正アドレスレジスタ、修正データレジスタのデータ書き換え処理は、修正アドレスが一箇所しかない場合は省略できる。
そして、最後に、ＲＯＭ１５の戻り番地へジャンプ（ＳＴ２６）して、通常プログラムを再開する。
【００３３】
以上に説明したバグ修正プログラムの進行の様子を、ＲＯＭ１５及びＲＡＭ２６のアドレスマップと共に示すと、図６のようになる。この図では、通常プログラムの実行アドレスが修正アドレスＸ_Nに到達してから、バグ修正プログラムの実行へジャンプし、その後、再びＲＯＭ１５上の通常プログラムへ復帰する様子を示している。図におけるプロセスの進行は（１）、（２）、（３）、（４）の順に進む。
【００３４】
本発明は、以上に説明した如くパッチ修正を行うことができるようにした電子装置に関するものであるが、勿論、本発明は、このような実施例の構成に限定されるものではなく、様々な構成的変更が可能であり、例えば、次の▲１▼〜▲３▼に示すように構成を変更してもよい。
▲１▼ 図１に示される構成のように、外部記憶装置を電子装置１の外部に設ける代わりに、電子装置１の内部に設ける。
【００３５】
▲２▼ ソフトジャンパー先頭番地の算出を、ソフトジャンパー起動処理プログラムの中で行うようにする。即ち、個々のバグ修正が実行される度に実行すべきソフトジャンパーの先頭番地をソフトジャンパー起動処理プログラムの中で算出してＲＡＭ等に記憶しておき、ソフトジャンパー起動処理の最後のステップにおいて、このＲＡＭ等に記憶された先頭番地を見てジャンプするようにする。
【００３６】
▲３▼ テーブルコール命令の発生に伴ってスタックにプッシュされた戻り番地の廃棄処理を、ソフトジャンパーの中で行うようにする。
【００３７】
【発明の効果】
以上、詳細に説明したように、本発明によれば、量産後にバグが発見されたり、あるいは部分的変更の必要性が生じた場合、従来のような外付け回路の付加や、電子装置そのものの再度の量産等という多大な費用がかかる対応方法に代え、単に、外部から修正情報を与えるのみで迅速かつ容易に対応できる電子装置が提供される。
更に、電子装置内の修正情報記憶手段の記憶領域を充分確保できない場合であっても、その記憶領域を節約できる記憶方法を採用することにより、充分な修正機能が発揮される。
【図面の簡単な説明】
【図１】本発明の実施例の基本構成を示すブロック図である。
【図２】同実施例の動作を示すフローチャートである。
【図３】同実施例における修正情報の構造を示す図である。
【図４】同実施例におけるソフトジャンパー起動処理のフローチャートである。
【図５】同実施例におけるソフトジャンパーのフローチャートである。
【図６】同実施例におけるアドレスマップ上のフローを示す図である。
【符号の説明】
１…電子装置、５…一致信号、１２…入力手段、１３…データバス、１４…ＣＰＵ、１５…ＲＯＭ、１６…アドレスバス、２６…ＲＡＭ、２７…ＥＥＰＲＯＭ、３２…修正データレジスタ、３３…スイッチ、２２…コンパレータ、３１…修正アドレスレジスタ

Claims

記憶手段へのアクセス制御及び演算処理等を行う中央処理手段と、
ソフトジャンパー起動処理プログラムを含む情報を固定的に記憶する固定記憶手段と、
該固定記憶手段に記憶された特定部分の情報を修正するための修正情報を入力する入力手段と、
該入力手段より入力され、前記個々の特定部分の情報に対応したソフトジャンパー及び該ソフトジャンパーの位置情報を含む修正情報が記憶される修正情報記憶手段と、
前記中央処理手段によるアクセスを、前記固定記憶手段における前記特定部分の情報から、該特定部分に対応する前記ソフトジャンパーへ切り換えるオペランドを持たない１バイトのテーブルコール命令のうち最初に実行するソフトジャンパーに対応するテーブルコール命令を前記入力手段により起動時に格納し、前記中央処理手段による前記特定部分の情報に代わるソフトジャンパー実行時に、次に実行するソフトジャンパーに対応するテーブルコール命令を格納する修正データ記憶手段と、
前記固定記憶手段に記憶された情報における前記特定部分の修正アドレスのうち最初に使用するアドレスが前記入力手段により起動時に格納され、前記中央処理手段による前記特定部分の情報に代わるソフトジャンパー実行時に、次に使用するアドレスが格納される修正アドレス記憶手段と、
前記修正アドレスと実行アドレスとを比較する比較手段と、
前記比較手段による前記修正アドレスと前記実行アドレスとの一致信号を受けて、前記固定記憶手段中の前記特定部分の情報が記憶されている領域への前記中央処理手段によるアクセスを、前記固定記憶手段から前記修正データ記憶手段に記憶されたテーブルコール命令へ切り換える切換手段と、
が一体に集積されてなる電子装置と、
前記入力手段により、前記修正情報記憶手段、前記修正データ記憶手段、並びに前記修正アドレス記憶手段に入力される前記修正情報が記憶される修正情報記憶領域を有する外部修正情報記憶手段と、
を有し、
上記中央処理手段は、上記テーブルコール命令を受け付けることにより、該テーブルコール命令が指示するアドレスに記憶された前記固定記憶手段のソフトジャンパー起動処理プログラムを実行し、前記テーブルコール命令を判別して、前記修正情報記憶手段に格納された該テーブルコール命令に対応した前記ソフトジャンパーの前記位置情報を参照することにより該ソフトジャンパーを実行することを特徴とする情報修正システム。
前記修正情報を修正情報記憶手段へ記憶する操作の実行時に、該修正情報記憶手段における前記ソフトジャンパーの記憶位置を算出する手段を備えていることを特徴とする請求項１記載の情報修正システム。
中央処理手段によるアクセスを固定記憶手段から修正情報記憶手段へ切り換えるための操作を、テーブルコール命令の発生に基づいて開始する手段と、中央処理手段によるアクセスを前記修正情報記憶手段から前記固定記憶手段へ戻す操作を、ジャンプ命令により実行する手段とを備えていることを特徴とする請求項１又は２記載の情報修正システム。
テーブルコール命令の発生に基づいてスタックに格納された戻り番地データを、中央処理手段によるアクセスが修正情報記憶手段から固定記憶手段へ戻る以前に廃棄する手段を備えていることを特徴とする請求項３記載の情報修正システム。
テーブルコール命令の発生時に電子装置内のレジスタの値及びプログラム状態語の値のうちの少なくとも一方を保存する手段と、該保存手段により保存された値をソフトジャンパー実行直前に復帰させる手段とを備えていることを特徴とする請求項３又は４記載の情報修正システム。
前記ソフトジャンパーの位置情報は、修正情報記憶領域の先頭位置と該ソフトジャンパーの記憶位置との差分情報を示すパラメータであることを特徴とする請求項１記載の情報修正システム。