JPS62249231A - マイクロプログラム制御処理方式 - Google Patents
マイクロプログラム制御処理方式Info
- Publication number
- JPS62249231A JPS62249231A JP9382286A JP9382286A JPS62249231A JP S62249231 A JPS62249231 A JP S62249231A JP 9382286 A JP9382286 A JP 9382286A JP 9382286 A JP9382286 A JP 9382286A JP S62249231 A JPS62249231 A JP S62249231A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- stored
- adapter
- rom
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 4
- 101150065817 ROM2 gene Proteins 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/66—Updates of program code stored in read-only memory [ROM]
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
この発明は、マイクロプログラムをＲＯＭから読み出し
てＲＡＭに格納し、このＲＡＭに格納したマイクロプロ
グラムを用いて制御を行うマイクロプログラム制御処理
方式を提供し、ＲＯＭ中にマイクロプログラム、リセッ
トプログラム、およびローダプログラムを少なくとも格
納し、このＲＯＭ中に格納されているリセットプログラ
ムを用いて当該ＲＯＭから読み出したマイクロプログラ
ムをＲＡＭに書き込み、必要に応じてＲＯＭに格納され
ているローダプログラムを用いて外部から読み込んだマ
イクロプログラムをＲＡＭ中に修正する態様で書き込み
、この修正したマイクロプログラムを用いて制御を行う
ようにしている。
てＲＡＭに格納し、このＲＡＭに格納したマイクロプロ
グラムを用いて制御を行うマイクロプログラム制御処理
方式を提供し、ＲＯＭ中にマイクロプログラム、リセッ
トプログラム、およびローダプログラムを少なくとも格
納し、このＲＯＭ中に格納されているリセットプログラ
ムを用いて当該ＲＯＭから読み出したマイクロプログラ
ムをＲＡＭに書き込み、必要に応じてＲＯＭに格納され
ているローダプログラムを用いて外部から読み込んだマ
イクロプログラムをＲＡＭ中に修正する態様で書き込み
、この修正したマイクロプログラムを用いて制御を行う
ようにしている。
本発明は、マイクロプログラムをＲＯＭから読み出して
ＲＡＭに格納し、このＲＡＭに格納したマイクロプログ
ラムを必要に応じて修正して制御を行うマイクロプログ
ラム制御処理方式に関するものである。
ＲＡＭに格納し、このＲＡＭに格納したマイクロプログ
ラムを必要に応じて修正して制御を行うマイクロプログ
ラム制御処理方式に関するものである。
従来、ＣＰＵに対してバスを介して接続されたアダプタ
は、一般にマイクロプログラムを用いて各種デバイスの
制御例えば回線制御、ファイル制御を行っている。この
アダプタにおいては、第６図に示すようにマイクロプロ
グラムをＲＯＭ２２に格納して制御を行うものや、修正
変更に対する融通性をもたせるためにマイクロプログラ
ムを起動の毎に外部からＲＡＭ２３に格納するものがあ
る。
は、一般にマイクロプログラムを用いて各種デバイスの
制御例えば回線制御、ファイル制御を行っている。この
アダプタにおいては、第６図に示すようにマイクロプロ
グラムをＲＯＭ２２に格納して制御を行うものや、修正
変更に対する融通性をもたせるためにマイクロプログラ
ムを起動の毎に外部からＲＡＭ２３に格納するものがあ
る。
第６図に示すようにマイクロプログラムを予めＲＯＭ２
２に格納し、このＲＯＭ２２に格納したマイクロプログ
ラムを用いて各種制御を行ったのでは、例えばマイクロ
プログラムにバグがあることが後に判明した場合、この
ＲＯＭ２２を交換あるいは内容を書き替える必要が生じ
てしまい、取り扱いが煩雑となってしまうという問題点
があった。
２に格納し、このＲＯＭ２２に格納したマイクロプログ
ラムを用いて各種制御を行ったのでは、例えばマイクロ
プログラムにバグがあることが後に判明した場合、この
ＲＯＭ２２を交換あるいは内容を書き替える必要が生じ
てしまい、取り扱いが煩雑となってしまうという問題点
があった。
また、バグが後に発見された場合に対応するために、マ
イクロプログラムをＲＯＭ２２に格納することなく、Ｒ
ＯＭ２２中には外部からＲＡＭ２３中にマイクロプログ
ラムを格納するローダプログラムのみを格納しておき、
起動時に当該ローダプログラムを用いて外部からＲＡＭ
２３にマイクロプログラムを書き込んで制御を行う方式
がある。
イクロプログラムをＲＯＭ２２に格納することなく、Ｒ
ＯＭ２２中には外部からＲＡＭ２３中にマイクロプログ
ラムを格納するローダプログラムのみを格納しておき、
起動時に当該ローダプログラムを用いて外部からＲＡＭ
２３にマイクロプログラムを書き込んで制御を行う方式
がある。
しかし、この方式では、外部のＣＰＵが動作していない
状態では、アダプタ２）に対してマイクロプログラムを
ロードさせることができないので、システムが立ち上が
る以前に、アダプタ２）単体でデバイスインタフェース
を制御することが不可能となってしまい、特にシステム
プログラムをローディングするようなアダプタや、ＣＰ
Ｕの動作とは独立にデバイスインタフェースの制御を行
う必要のあるアダプタには、使用できないという問題点
があった。更に、マイクロプログラムをローディングす
るローダプログラムと、ローディングされるマイクロプ
ログラムとを個別に作成しなければならず、手間がかか
るという問題点があった。
状態では、アダプタ２）に対してマイクロプログラムを
ロードさせることができないので、システムが立ち上が
る以前に、アダプタ２）単体でデバイスインタフェース
を制御することが不可能となってしまい、特にシステム
プログラムをローディングするようなアダプタや、ＣＰ
Ｕの動作とは独立にデバイスインタフェースの制御を行
う必要のあるアダプタには、使用できないという問題点
があった。更に、マイクロプログラムをローディングす
るローダプログラムと、ローディングされるマイクロプ
ログラムとを個別に作成しなければならず、手間がかか
るという問題点があった。
本発明は、前記問題点を解決するために、ＲＯＭ中にマ
イクロプログラム、リセットプログラム、およびローダ
プログラムを少なくとも格納し、このＲＯＭ中に格納さ
れているリセットプログラムを用いて当該ＲＯＭから読
み出したマイクロプログラムをＲＡＭに書き込み、必要
に応じてＲＯＭに格納されているローダプログラムを用
いて外部からマイクロプログラムを読み込みＲＡＭ中に
修正する態様で書き込み、この修正したマイクロプログ
ラムを用いて制御を行うようにしている。
イクロプログラム、リセットプログラム、およびローダ
プログラムを少なくとも格納し、このＲＯＭ中に格納さ
れているリセットプログラムを用いて当該ＲＯＭから読
み出したマイクロプログラムをＲＡＭに書き込み、必要
に応じてＲＯＭに格納されているローダプログラムを用
いて外部からマイクロプログラムを読み込みＲＡＭ中に
修正する態様で書き込み、この修正したマイクロプログ
ラムを用いて制御を行うようにしている。
第１図を用いて問題点を解決するための手段を説明する
。
。
第１図において、アダプタｌは、ＣＰＵとシステム・バ
ス８を介して接続されたものであって、デバイスインタ
フェースに対して各種制御例えば回ｖＡｌ！ＩＪ御、フ
ァイル書き込み／読み出し制御を行うものである。この
アダプタ１は、２ないし７から構成されている。
ス８を介して接続されたものであって、デバイスインタ
フェースに対して各種制御例えば回ｖＡｌ！ＩＪ御、フ
ァイル書き込み／読み出し制御を行うものである。この
アダプタ１は、２ないし７から構成されている。
ＲＯＭ２は、マイクロプログラム、リセットプログラム
、およびローダプログラムを少なくとも予め格納したも
のである。
、およびローダプログラムを少なくとも予め格納したも
のである。
ＲＡＭ３は、ＲＯＭ２から読み出したマイクロプログラ
ムなどを格納するものである。この格納したマイクロプ
ログラムは、必要に応じてＲＯＭｚ中に格納したローダ
プログラムによって外部がら読み込んだマイクロプログ
ラムによって書き替えられるものである。
ムなどを格納するものである。この格納したマイクロプ
ログラムは、必要に応じてＲＯＭｚ中に格納したローダ
プログラムによって外部がら読み込んだマイクロプログ
ラムによって書き替えられるものである。
ＭＰＵ４は、ＲＯＭ２およびＲＡＭ３に格納されたプロ
グラムに基づいて各種制御を行うものである。
グラムに基づいて各種制御を行うものである。
アダプタ・リセット・フラグ５は、システム全体をリセ
ットする場合と、ＣＰＵから当該アダブタ１に対して指
示する場合とを区別するために用いるものである。
ットする場合と、ＣＰＵから当該アダブタ１に対して指
示する場合とを区別するために用いるものである。
（作用）
第１図を用いて説明した構成を採用し、アダプタｌに対
して電源が投入されると、アダプタ１内のＭＰＵ４は、
ＲＯＭ２に格納されているリセットプログラムによって
当該ＲＯＭＺ中に格納されているマイクロプログラムを
ＲＡＭａ中に格納し、このＲＡＭ３中に格納したマイク
ロプログラムに基づいて起動される。そして、ＲＡＭａ
中に格納したマイクロプログラムを修正する必要がある
場合には、ＣＰＵが当該アダプタ１に対して所定のコマ
ンドを発行することにより、ＲＯＭＺ中に格納されてい
るローダプログラムが起動され、外部のメモリに予め格
納したマイクロプログラムがアダプタｌ内のＲＡＭ３中
に書き込まれる。これにより、ＲＯＭ２からＲＡＭ３に
書き込んだマイクロプログラムが修正され、この修正し
たマイクロプログラムに基づいて各種制御が実行される
こととなる。
して電源が投入されると、アダプタ１内のＭＰＵ４は、
ＲＯＭ２に格納されているリセットプログラムによって
当該ＲＯＭＺ中に格納されているマイクロプログラムを
ＲＡＭａ中に格納し、このＲＡＭ３中に格納したマイク
ロプログラムに基づいて起動される。そして、ＲＡＭａ
中に格納したマイクロプログラムを修正する必要がある
場合には、ＣＰＵが当該アダプタ１に対して所定のコマ
ンドを発行することにより、ＲＯＭＺ中に格納されてい
るローダプログラムが起動され、外部のメモリに予め格
納したマイクロプログラムがアダプタｌ内のＲＡＭ３中
に書き込まれる。これにより、ＲＯＭ２からＲＡＭ３に
書き込んだマイクロプログラムが修正され、この修正し
たマイクロプログラムに基づいて各種制御が実行される
こととなる。
次に、第１図ないし第５図を用いて本発明の１実施例構
成および動作を順次詳細に説明する。
成および動作を順次詳細に説明する。
第１図において、ＲＯＭ２は、後述する第３図に示すよ
うに、メイン・ルーチンくマイクロプログラム）、リセ
ット・ルーチン（リセットプログラム）、ローダルーチ
ン（ローダプログラム）などを格納するものである。
うに、メイン・ルーチンくマイクロプログラム）、リセ
ット・ルーチン（リセットプログラム）、ローダルーチ
ン（ローダプログラム）などを格納するものである。
ＲＡＭ３は、ＲＯＭ２から読み出したマイクロプログラ
ムを格納したり、あるいは外部から読み込んだマイクロ
プログラムを用いて修正したａ様のマイクロプログラム
を格納するものである。このマイクロプログラム（メイ
ン・ルーチン）などが格納された態様を第３図に示す。
ムを格納したり、あるいは外部から読み込んだマイクロ
プログラムを用いて修正したａ様のマイクロプログラム
を格納するものである。このマイクロプログラム（メイ
ン・ルーチン）などが格納された態様を第３図に示す。
ＭＰＵ４は、ＲＯＭ２およびＲＡＭ３に格納されたプロ
グラムに基づいて各種制御を行うものである。
グラムに基づいて各種制御を行うものである。
アダプタ・リセット・フラグ５は、システム全体をリセ
ットする場合と、ＣＰＵから当該アダプタ１に対して指
示する場合とを区別するために用いるものである。
ットする場合と、ＣＰＵから当該アダプタ１に対して指
示する場合とを区別するために用いるものである。
システム・バス制御回路６は、システム・バス８を介し
てＣＰＵとデータ伝送などを行うものである。
てＣＰＵとデータ伝送などを行うものである。
デバイス制御回路７は、デバイス・インタフェースを介
して各種制御を行うものである。
して各種制御を行うものである。
システム・バス８は、アダプタｌとＣＰＵなどとを接続
するバスである。
するバスである。
次に、第１図図示アダプタ１を第２図に示すシステム構
成に適用した場合の動作を簡単に説明する。
成に適用した場合の動作を簡単に説明する。
第２図において、アダプタ１に電源が投入されると、Ｍ
ＰＵ４は、ＲＯＭＺ中に格納された第３図図示リセット
・ルーチンを実行し、ＲＯＭＺ内に格納されたメイン・
ルーチンをＲＡＭ３中に：１ピーし、当８亥ＲＡＭ３と
リンクするためのテーフ゛ルを書き直した後、コピーし
たＲＡＭａ中のメイン・ルーチンにジャンプする。以降
ＲＡＭａ上のメイン・ルーチンを実行することとなる０
割り込みが発生すると、一旦ＲＯＭＺ内に格納したＲＡ
Ｍジャンパーヘジャンブし、リンクテーブル内のＲＡＭ
Ｊ上のルーチンの先頭アドレスヘジャンプする。
ＰＵ４は、ＲＯＭＺ中に格納された第３図図示リセット
・ルーチンを実行し、ＲＯＭＺ内に格納されたメイン・
ルーチンをＲＡＭ３中に：１ピーし、当８亥ＲＡＭ３と
リンクするためのテーフ゛ルを書き直した後、コピーし
たＲＡＭａ中のメイン・ルーチンにジャンプする。以降
ＲＡＭａ上のメイン・ルーチンを実行することとなる０
割り込みが発生すると、一旦ＲＯＭＺ内に格納したＲＡ
Ｍジャンパーヘジャンブし、リンクテーブル内のＲＡＭ
Ｊ上のルーチンの先頭アドレスヘジャンプする。
また、ＲＯＭ２から読み出してＲＡＭ３にコピーしたマ
イクロプログラムを修正する場合には、ＣＰＵ９がアダ
プタｌに対してコマンドを発行すると、ＲＯＭＺ上のロ
ーダルーチンを実行し、ＣＰＵ９例の外部メモリ１０の
内容（マイクロプログラム）をＲＡＭ３に転送して書き
込んだ後、ローディングされたＲＡＭａ上のマイクロプ
ログラムを実行する。この際、外部メモリ１０に格納す
る修正した態様のマイクロプログラムは、ファイル１１
−１からファイル・アダプタ１１を介して読み出された
ものが予め格納される。
イクロプログラムを修正する場合には、ＣＰＵ９がアダ
プタｌに対してコマンドを発行すると、ＲＯＭＺ上のロ
ーダルーチンを実行し、ＣＰＵ９例の外部メモリ１０の
内容（マイクロプログラム）をＲＡＭ３に転送して書き
込んだ後、ローディングされたＲＡＭａ上のマイクロプ
ログラムを実行する。この際、外部メモリ１０に格納す
る修正した態様のマイクロプログラムは、ファイル１１
−１からファイル・アダプタ１１を介して読み出された
ものが予め格納される。
第４図はテーブル領域例を示す、これは、ＲＡＭ３上の
処理ルーチンの先頭アドレスが格納されているテーブル
領域を示し、割り込みが発生したときには、このテーブ
ル領域のアドレスヘジャンブするものである。
処理ルーチンの先頭アドレスが格納されているテーブル
領域を示し、割り込みが発生したときには、このテーブ
ル領域のアドレスヘジャンブするものである。
次に、第５図を用いて第１図図示構成の動作を説明する
。
。
第５図において、図中■は、リセット・ルーチンを実行
する状態を示す、これは、システムに電源が投入される
と、アダプタｌ内のＭＰＵ４が、リセット・ルーチン（
第３図図示）を実行することを意味している。
する状態を示す、これは、システムに電源が投入される
と、アダプタｌ内のＭＰＵ４が、リセット・ルーチン（
第３図図示）を実行することを意味している。
図中■は、初期診断（１１を実行する状態を示す。
図中■は、アダプタ・リセット・フラグ５がセットされ
ているか否かを判別する状態を示す、ＹＥＳの場合には
、図中■を実行する。ＮＯの場合には、アダプタ・リセ
ット・フラグ５がセットされていないので、図中０でＲ
ＡＭ３のイニシャライズを行った後、図中■でＲＯＭ２
に格納されているマイクロプログラム（メイン・ルーチ
ン）をＲＡＭ３中にコピーする。そして、図中■を実行
する。
ているか否かを判別する状態を示す、ＹＥＳの場合には
、図中■を実行する。ＮＯの場合には、アダプタ・リセ
ット・フラグ５がセットされていないので、図中０でＲ
ＡＭ３のイニシャライズを行った後、図中■でＲＯＭ２
に格納されているマイクロプログラム（メイン・ルーチ
ン）をＲＡＭ３中にコピーする。そして、図中■を実行
する。
図中■は、初期診断（２）を実行する状態を示す。
図中■は、ディスパッチを行う状態を示す、これは、実
行可能なルーチンに制御を渡す状態を示す。実行可能な
ルーチンがない場合には、図中■でアイドル・ルーチン
に制御を渡す。
行可能なルーチンに制御を渡す状態を示す。実行可能な
ルーチンがない場合には、図中■でアイドル・ルーチン
に制御を渡す。
また、ＲＡＭ３に格納したマイクロプログラムを修正し
ようとする場合には、既述したように、ＣＰＵ９からの
指令に基づき、アダプタ１は、外部メモリ１０に格納さ
れているマイクロプログラムをＲＡＭａ中に格納し、こ
の格納したマイクロプログラムを用いて制御を行う。
ようとする場合には、既述したように、ＣＰＵ９からの
指令に基づき、アダプタ１は、外部メモリ１０に格納さ
れているマイクロプログラムをＲＡＭａ中に格納し、こ
の格納したマイクロプログラムを用いて制御を行う。
以上のように、ＲＯＭ２から読み出したマイクロプログ
ラムをＲＡＭ３に格納し、必要に応じて外部メモリＩＯ
に格納した修正したマイクロプログラムを当該ＲＡＭａ
中に格納して各種制御を実行することにより、ＲＯＭ２
に格納したマイクロプログラムのバグに対して容易に対
処することが可能となる。
ラムをＲＡＭ３に格納し、必要に応じて外部メモリＩＯ
に格納した修正したマイクロプログラムを当該ＲＡＭａ
中に格納して各種制御を実行することにより、ＲＯＭ２
に格納したマイクロプログラムのバグに対して容易に対
処することが可能となる。
以上説明したように、本発明によれば、ＲＯＭ中にマイ
クロプログラム、リセットプログラム、およびローダプ
ログラムを少なくとも格納し、このＲＯＭ中に格納され
ているリセットプログラムを用いて当該ＲＯＭから読み
出したマイクロプログラムをＲＡＭに書き込み、必要に
応じてＲＯＭに格納されているローダプログラムを用い
て外部からマイクロプログラムを読み込みＲＡＭ中に修
正する態様で書き込み、この修正したマイクロプログラ
ムを用いて制御を行うているため、ＣＰＵの動作に対し
て独立にデバイスインタフェースの制御を行う必要のあ
るアダプタに対しても、容易にマイクロプログラムの書
き替えを行うことができる。しかも、マイクロプログラ
ムのバグの修正を行う場合、ＲＯＭを交換する必要がな
く、かつ修正した態様のマイクロプログラムをＲＡＭに
格納するローダルーチンと、マイクロプログラムとを別
個に作る必要がなく、マイクロプログラムの修正および
作成を容易に行うことができる。
クロプログラム、リセットプログラム、およびローダプ
ログラムを少なくとも格納し、このＲＯＭ中に格納され
ているリセットプログラムを用いて当該ＲＯＭから読み
出したマイクロプログラムをＲＡＭに書き込み、必要に
応じてＲＯＭに格納されているローダプログラムを用い
て外部からマイクロプログラムを読み込みＲＡＭ中に修
正する態様で書き込み、この修正したマイクロプログラ
ムを用いて制御を行うているため、ＣＰＵの動作に対し
て独立にデバイスインタフェースの制御を行う必要のあ
るアダプタに対しても、容易にマイクロプログラムの書
き替えを行うことができる。しかも、マイクロプログラ
ムのバグの修正を行う場合、ＲＯＭを交換する必要がな
く、かつ修正した態様のマイクロプログラムをＲＡＭに
格納するローダルーチンと、マイクロプログラムとを別
個に作る必要がなく、マイクロプログラムの修正および
作成を容易に行うことができる。
第１図は本発明の１実施例構成図、第２図は本発明のシ
ステム構成図、第３図はメモリレイアウト例、第４図は
テーブル領域例、第５図は本発明の動作フローチャート
、第６図は従来のマイクロプログラム制御処理方式の構
成図を示す。 図中、１はアダプタ、２はＲＯＭ、３はＲＡＭ。 ４はＭＰＵ、５はアダプタ・リセット・フラグ、６はシ
ステム・バス制御回路、７はデバイス制御回路、８はシ
ステム・バスを表す。 特許出願人 パナファコム株式会社 代理人弁理士 森１）寛（外１名） 捗ｑｂＢ月の動作フローチャート 華 ５ 図 猪口（１）マイクロ１０り”ラム柳ｊ燵甲夕＆埋ガく４
劣陶成） ６ 頁Ｊ
ステム構成図、第３図はメモリレイアウト例、第４図は
テーブル領域例、第５図は本発明の動作フローチャート
、第６図は従来のマイクロプログラム制御処理方式の構
成図を示す。 図中、１はアダプタ、２はＲＯＭ、３はＲＡＭ。 ４はＭＰＵ、５はアダプタ・リセット・フラグ、６はシ
ステム・バス制御回路、７はデバイス制御回路、８はシ
ステム・バスを表す。 特許出願人 パナファコム株式会社 代理人弁理士 森１）寛（外１名） 捗ｑｂＢ月の動作フローチャート 華 ５ 図 猪口（１）マイクロ１０り”ラム柳ｊ燵甲夕＆埋ガく４
劣陶成） ６ 頁Ｊ
Claims (1)
- 【特許請求の範囲】 マイクロプログラムをＲＯＭから読み出してＲＡＭに格
納し、このＲＡＭに格納したマイクロプログラムを用い
て制御を行うマイクロプログラム制御処理方式において
、 マイクロプログラム、リセットプログラム、およびロー
ダプログラムを少なくとも格納したＲＯＭ（２）と、 このＲＯＭ（２）に格納されているリセットプログラム
を用いて当該ＲＯＭ（２）から読み出したマイクロプロ
グラムを格納するＲＡＭ（３）とを備え、必要に応じて
ＲＯＭ（２）に格納されているローダプログラムを用い
て外部から読み込んだマイクロプログラムをＲＡＭ（３
）中に修正する態様で書き込み、この修正したマイクロ
プログラムを用いて制御を行うよう構成したことを特徴
とするマイクロプログラム制御処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9382286A JPS62249231A (ja) | 1986-04-23 | 1986-04-23 | マイクロプログラム制御処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9382286A JPS62249231A (ja) | 1986-04-23 | 1986-04-23 | マイクロプログラム制御処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62249231A true JPS62249231A (ja) | 1987-10-30 |
Family
ID=14093090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9382286A Pending JPS62249231A (ja) | 1986-04-23 | 1986-04-23 | マイクロプログラム制御処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62249231A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0472433A2 (en) * | 1990-08-23 | 1992-02-26 | Fujitsu Limited | Firmware modification system wherein older version can be retrieved |
| US5454100A (en) * | 1992-09-18 | 1995-09-26 | Sony Corporation | Electronic apparatus |
| KR960024922A (ko) * | 1994-12-29 | 1996-07-20 | 김광호 | 프로그램로더를 갖는 마이크로프로세서 시스템 |
| US5619678A (en) * | 1992-09-19 | 1997-04-08 | Sony Corporation | Electronic device for correction of ROM data with a parameter for calculation of position of correction data |
| US5623665A (en) * | 1992-01-13 | 1997-04-22 | Sony Corporation | Electronic apparatus for patching a read-only memory |
| US5731972A (en) * | 1992-09-19 | 1998-03-24 | Sony Corporation | Electronic apparatus which inhibits control of certain objects during initialization processing |
| US6128751A (en) * | 1992-01-24 | 2000-10-03 | Sony Corporation | Electronic apparatus and method for patching a fixed information |
| US6237120B1 (en) | 1991-05-23 | 2001-05-22 | Sony Corporation | Program patching of a ROM |
-
1986
- 1986-04-23 JP JP9382286A patent/JPS62249231A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0472433A2 (en) * | 1990-08-23 | 1992-02-26 | Fujitsu Limited | Firmware modification system wherein older version can be retrieved |
| US6237120B1 (en) | 1991-05-23 | 2001-05-22 | Sony Corporation | Program patching of a ROM |
| US5623665A (en) * | 1992-01-13 | 1997-04-22 | Sony Corporation | Electronic apparatus for patching a read-only memory |
| US6128751A (en) * | 1992-01-24 | 2000-10-03 | Sony Corporation | Electronic apparatus and method for patching a fixed information |
| US5454100A (en) * | 1992-09-18 | 1995-09-26 | Sony Corporation | Electronic apparatus |
| US5619678A (en) * | 1992-09-19 | 1997-04-08 | Sony Corporation | Electronic device for correction of ROM data with a parameter for calculation of position of correction data |
| US5731972A (en) * | 1992-09-19 | 1998-03-24 | Sony Corporation | Electronic apparatus which inhibits control of certain objects during initialization processing |
| KR960024922A (ko) * | 1994-12-29 | 1996-07-20 | 김광호 | 프로그램로더를 갖는 마이크로프로세서 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5835761A (en) | Information processing system capable of updating a BIOS programme without interrupting or stopping the operational of a system | |
| US20180032349A1 (en) | Optimized UEFI Reboot Process | |
| JP3838840B2 (ja) | コンピュータ | |
| US6233681B1 (en) | Computer system and a control method of the same for in-system reprogramming of a fixed flash ROM when access to the fixed flash ROM is not possible | |
| JPH03278126A (ja) | 計算機システム立上げ方式 | |
| KR100381416B1 (ko) | 컴퓨터 시스템 및 그 컴퓨터 시스템의 프로덕트 키 저장방법 | |
| JPS62249231A (ja) | マイクロプログラム制御処理方式 | |
| CN108196868B (zh) | Bios升级方法和电子设备 | |
| JP2005515524A (ja) | ネットワーク環境で用いられるデバイス | |
| JPH07281986A (ja) | 拡張ボード及び該ボードを用いた情報処理装置とその周辺装置の制御方法 | |
| JP2906958B2 (ja) | ユーザプログラムロード方式 | |
| KR970006024B1 (ko) | 디버깅장치 및 방법 | |
| JPH09258962A (ja) | 電子計算機システムにおける保守モード立ち上げ方法 | |
| JPH11161484A (ja) | 情報処理装置 | |
| JPH0229883A (ja) | ハンディターミナル | |
| JP2020004448A (ja) | 自動車用電子制御装置 | |
| KR100436003B1 (ko) | 디바이스드라이버적재방법 | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| KR100937411B1 (ko) | 데이터 실행 장치 | |
| JPH08194622A (ja) | メモリカードを用いたプログラム起動方法 | |
| JPH113221A (ja) | ディバグ方式 | |
| JPH01191238A (ja) | メモリダンプ方式 | |
| JPH01253031A (ja) | 情報処理装置 | |
| JPH01217650A (ja) | ソフトウェアシミュレータにおける試験実行方式 | |
| JPH04114236A (ja) | 情報処理装置 |