JP3284614B2 - 電子装置 - Google Patents

電子装置

Info

Publication number
JP3284614B2
JP3284614B2 JP27494492A JP27494492A JP3284614B2 JP 3284614 B2 JP3284614 B2 JP 3284614B2 JP 27494492 A JP27494492 A JP 27494492A JP 27494492 A JP27494492 A JP 27494492A JP 3284614 B2 JP3284614 B2 JP 3284614B2
Authority
JP
Japan
Prior art keywords
address
execution
correction
microcomputer
execution address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27494492A
Other languages
English (en)
Other versions
JPH06342370A (ja
Inventor
巌 山本
素直 古居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27494492A priority Critical patent/JP3284614B2/ja
Priority to KR1019930018332A priority patent/KR100281155B1/ko
Publication of JPH06342370A publication Critical patent/JPH06342370A/ja
Priority to US08/650,212 priority patent/US5731972A/en
Application granted granted Critical
Publication of JP3284614B2 publication Critical patent/JP3284614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)
  • Studio Devices (AREA)
  • Control Of Electric Motors In General (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
を搭載して電子機器を制御する構成の電子装置に関す
る。
【０００２】
【従来の技術】従来、民生用のカメラ一体型ＶＴＲや小
型ビデオデッキ等の電子機器においては、該電子機器の
全体または一部を制御するために、記憶手段へのアクセ
ス制御及び演算処理等を行う中央処理手段（ＣＰＵ）
と、情報を固定的に記憶するリードオンリメモリ（ＲＯ
Ｍ）及び情報の書込みと読出しが可能なランダムアクセ
スメモリ（ＲＡＭ）等の記憶手段と、入出力ポート等の
周辺回路等とを１チップに集積した１チップマイクロコ
ンピュータを、前記の電子機器本体に搭載して使用する
ことが行われてきた。
【０００３】そして、このような１チップに集積された
マイクロコンピュータは、量産による大幅な価格低減効
果を期待できるという特長を持っているが、その外に
も、特に最近の半導体の集積技術の発達によってＲＯＭ
に記憶されるプログラムの量を飛躍的に増大させること
ができるようになったため、このＲＯＭに記憶されてい
るプログラムに従って実行される制御も、多種多様で複
雑な内容のものが可能になってきている。
【０００４】
【発明が解決しようとする課題】以上のように、１チッ
プマイクロコンピュータを搭載して電子機器の制御を行
うようにした最近の電子装置では、マイクロコンピュー
タのＲＯＭに大量のプログラムを記憶しておくことによ
り、多種多様で複雑な制御が可能になったわけである
が、反面、ＲＯＭに記憶されるプログラムの増大は、そ
のプログラムに少なからずバグが発生するという問題を
惹起することとなった。
【０００５】特に、バグが量産後に発見された場合に
は、従来は、バグを修正したマイクロコンピュータを再
度量産して電子機器に搭載されているものと交換する
か、あるいは、バグを修正するための外付部品を電子機
器に付設するという対応策が採られてきたが、いずれも
多大の費用がかかるものであった。更に、カメラ一体型
ＶＴＲのような部品の実装密度の高い電子機器では、外
付部品を付設するという対応策は、殆ど実施できないと
いう問題も生じていた。
【０００６】そこで、本発明は、パッチ修正の可能なマ
イクロコンピュータを制御装置として用いることによ
り、かかる問題点を解決するものであるが、このような
パッチ修正の可能なマイクロコンピュータを用いても、
一般にバグは、電源オン時等の遷移時に多く生ずる場合
が多いので、電源をオンしてまだパッチ修正のための初
期化処理をマイクロコンピュータが終了していない状態
においては、パッチ修正機能が働かないためにバグによ
り電子機器が誤動作して重大な支障を来たす場合があ
る。
【０００７】
【課題を解決するための手段】本発明は、パッチ修正手
段を備えたマイクロコンピュータと、該マイクロコンピ
ュータにより制御される複数の制御対象を備えた電子機
器とから構成される電子装置において、前記マイクロコ
ンピュータは、電源をオンして前記マイクロコンピュー
タを起動したときに、初めにマイクロコンピュータ自身
の第１の初期化処理を実行する初期化手段と、該初期化
手段による初期化処理の終了後、続いて実行されるべき
実行番地を設定する第１の設定手段と、実行番地の設定
後に、パッチ修正のための第２の初期化処理が終了して
いない場合は、該実行番地の内容が前記複数の制御対象
のうち特定の制御対象を制御する動作に関するものであ
るかどうかを判断する判断手段と、該判断手段の出力に
基づき前記判断手段で特定の制御対象を制御する動作に
関するものでないと判断された場合に前記実行番地の内
容を実行する実行手段と、該実行手段で前記実行番地の
内容が実行された場合には、前記実行番地の内容を実行
した後、また前記判断手段で特定の制御対象を制御する
動作に関するものであると判断された場合には、前記実
行番地の内容を実行することなく、前記判断手段で判断
された実行番地に変えて次の実行番地を設定し、前記判
断手段による次の実行番地の内容に関する判断を行うこ
とが出来るようにする第２の設定手段と、前記実行手段
の実行番地の内容実行後にパッチ修正のための第２の初
期化処理が終了したか否かを判定するパッチ終了判定手
段とを備えていることを特徴とする。
【０００８】
【０００９】
【００１０】
【作用】本発明の電子装置は、搭載されているマイクロ
コンピュータのアーキテクチャーがパッチ修正可能なも
のとされているので、万一、マイクロコンピュータに量
産バグが発見された場合でも、従来のように、内部部品
の交換、あるいは外付部品の付設等の処理をしなくと
も、バグに対応した修正情報を外部から一度与えるだけ
で自動的にバグの回避が可能である。
【００１１】また、上述のように、パッチ修正の可能な
マイクロコンピュータを搭載して電子機器の制御を行う
ようにした本発明の電子装置では、その電源をオンして
作動を開始したとき、パッチ修正のための初期化処理が
終了していない段階においては、電子機器を制御するた
めのプログラムを実行している最中にパッチ修正機能が
十全には働かないので、この段階において、マイクロコ
ンピュータにより制御されている制御対象がバグにより
誤動作してしまう可能性がある。
【００１２】そこで、本発明においては、これらの制御
対象のうちでも、特に誤動作により重大な支障を来たす
恐れがあるような制御対象、例えば、制御される電子機
器がカメラ一体型ＶＴＲである場合、そのテープ駆動系
に設けられているモーターの駆動回路、テープの記録、
消去等を行うヘッドの電流を駆動する回路、あるいは光
学系を駆動するためのモーターの駆動回路等について
は、パッチ修正のための初期化処理が終了しない期間
は、マイクロコンピュータによる制御動作を停止させて
おくようにしている。
【００１３】これにより、初期化処理が終了していない
段階においてバグにより誤動作が起き、重大な支障が発
生する（例えば、上の例では、テープの破損とか、テー
プの既記録部分の情報の破損及び誤消去、あるいは、光
学系を傷めるような作動等）ということがない。
【００１４】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。まず、本発明の電子装置に適用される
マイクロコンピュータについて、その１例を示す図１の
ブロック図に基づき説明する。
【００１５】図１のマイクロコンピュータ１は、そこに
示されるように、従来のＣＰＵ１４、ＲＡＭ２６、ＲＯ
Ｍ１５、データバス１３、アドレスバス１６等から成る
１チップマイクロコンピュータの内部に、更に、修正ア
ドレスレジスタ３１と、修正データレジスタ３２と、コ
ンパレータ２２と、スイッチ３３と、入力手段１２とを
設けた構造を有している。
【００１６】また、マイクロコンピュータ１の外部には
外部記憶装置としてのＥＥＰＲＯＭ２７が設けられてお
り、このＥＥＰＲＯＭには、ＲＯＭ１５内に発生したバ
グを修正するために必要な情報を、予め外部から記憶さ
せておくようにする。
【００１７】ここで、上記のバグを修正するための情報
について説明すると、この修正情報は、ＲＯＭ１５にお
けるプログラムの中のバグの存在により変更を要する部
分の先頭アドレス（以下、これを修正アドレスとい
う）、バグ修正プログラムの中で前記のＲＯＭ１５の変
更を要する部分のプログラムに代えて実行されるプログ
ラム（以下、これをソフトジャンパーといい、このソフ
トジャンパーは、原則的にはＲＯＭ１５の中に存在する
個々のバグに対応してバグと等しい個数用意される。そ
して、このマイクロコンピュータにおいては、ＲＯＭ１
５のバグが存在する変更すべき部分を対応するソフトジ
ャンパーに置き換えて実行する、いわゆるパッチ修正に
よりバグの修正が行われる。）、バグ修正プログラムを
終了した後に復帰するＲＯＭ１５上のアドレス、即ち、
ＲＯＭ１５上の変更を要する部分の直後のアドレス等か
ら構成される。
【００１８】次に、このマイクロコンピュータ１を用い
て電子機器を制御する場合の全体的なフローの１例を、
図２に示されるフローチャートを参照しながら説明す
る。
【００１９】電源をオンしてマイクロコンピュータ１を
起動すると、まず、マイクロコンピュータ自身の初期化
処理、即ち、ＲＡＭや各種レジスタの初期化、通信機能
及びポート等の初期化等が実行される（ＳＴ２７）。こ
の初期化処理が終了すると、これに続いて実行されるべ
き最初の実行番地が設定され（ＳＴ２２）、次に、パッ
チ修正のための初期化処理が終了したかどうかを判断す
るステップが実行される（ＳＴ２３）。
【００２０】なお、このパッチ修正のための初期化処理
とは、前記のＥＥＰＲＯＭ２７に記憶されている修正情
報を、入力手段１２を介してマイクロコンピュータ１へ
取り込む操作を指し、具体的には、前記の修正情報をＲ
ＡＭ２６へ転写する操作、ＲＡＭ２６へ転写された修正
情報の中に含まれている個々のソフトジャンパーの先頭
番地を算出すると共に、この算出した先頭番地をＲＡＭ
２６内のテーブルへ格納する操作、修正アドレスを修正
アドレスレジスタへ格納する操作、修正データを修正デ
ータレジスタへ格納する操作等から成っている。
【００２１】前記の判断ステップＳＴ２３において、パ
ッチ修正のための初期化処理が終了していないと判断さ
れた場合には、ＳＴ２２で設定した実行番地の内容が特
定の制御対象を制御する動作に関するものであるかどう
かが調べられる（ＳＴ２４）。
【００２２】ここで特定の制御対象とは、前述のよう
に、マイクロコンピュータにより制御される電子機器内
の制御対象のうち、特に誤動作により重大な支障を来た
す恐れがあるような制御対象を指し、例えば、制御され
る電子機器がカメラ一体型ＶＴＲである場合には、この
カメラ一体型ＶＴＲのテープ駆動系に設けられているモ
ーターの駆動回路、テープへの信号の記録及び消去等を
行うためのヘッドの電流を駆動する回路、あるいは光学
系を駆動するためのモーターの駆動回路等である。
【００２３】そして、前記の実行番地の内容が特定の制
御対象に関するものではないと判断された場合には、そ
の内容を実行（ＳＴ２５）した後、また、特定の制御対
象に関するものであると判断された場合には、その内容
を実行することなく、次のステップＳＴ２６へ進んで次
に実行すべき番地を設定した後、再び判断ステップＳＴ
２３へ戻る。
【００２４】このように、特定の制御対象に対する制御
動作が、パッチ修正のための初期化処理が終了するまで
は実行されないようになっているので、例えば、前述の
カメラ一体型ＶＴＲの場合には、カセットハーフ内にテ
ープを巻き取らないうちにカセット排出の誤動作が起き
てテープを傷めるとか、記録状態でないのに消去ヘッド
や記録ヘッドに電流が誤って流れて記録済のテープの情
報を損失するとか、あるいは、光学系のズーム、絞り、
フォーカス等の誤動作によるガタツキが不快感を与える
とかいった問題が生ずることがない。
【００２５】以上のようにして、パッチ修正のための初
期化処理が終了するまでは、ＳＴ２３〜２６で構成され
るループが繰り返される。なお、このループ内のＳＴ２
５において実行される内容は、具体的には、前述のパッ
チ修正のための初期化処理、電子機器内の種々のセンサ
ー、スイッチ等からの情報収集処理、電子機器内の種々
のメカニズム等へ印加する制御信号を導出するための計
算処理等であり、重大な支障を来たす恐れがある特定の
制御対象以外の制御対象については、マイクロコンピュ
ータ自身の初期化処理（ＳＴ２７）が終わり次第、直ち
に制御動作が開始されて、電子機器が早く立ち上げられ
る。
【００２６】そして、上記のループを繰り返し実行する
ことによりパッチ修正のための初期化処理が終了する
と、パッチ修正動作が可能となるＳＴ１２以降のプログ
ラムへ移行する。
【００２７】このプログラムにおいては、まず、図１の
コンパレータ２２において、修正アドレスレジスタ３１
に格納されている修正アドレスとアドレスバス１６から
供給されるＣＰＵ１４の実行番地との比較が行われ（図
２のＳＴ１２）、ＣＰＵ１４の実行番地が、ＲＯＭ１５
内に格納されている電子機器制御のための通常プログラ
ムの中のバグが存在する変更すべき部分に到達する以
前、即ち修正アドレスに到達する以前は、コンパレータ
２２から出力される信号によりスイッチ３３の可動端子
がＲＯＭ１５側の固定端子に接続された状態が保持され
て、実行番地の内容の実行、及び次の実行番地の設定が
行われる（ＳＴ２０及び２１）。
【００２８】そして、ＳＴ１２、１９、２０、２１によ
り構成されるループを繰り返すことによりプログラム実
行が進行して、その実行番地が修正アドレスに到達する
と、コンパレータ２２の出力側には一致信号５が発生
し、この一致信号５がスイッチ３３へ供給されることに
より、スイッチ３３の可動端子ａが修正データレジスタ
３２側の固定端子へ切り換え接続される（ＳＴ１５）。
【００２９】この切り換え動作によって、ＣＰＵ１４は
ＲＯＭ１５の通常プログラムに代えて、修正データレジ
スタ３２に格納されている修正データであるところの１
バイトのテーブルコール命令を受け付けるようになり、
コールされたテーブルに記憶されている番地へのサブル
ーチンコール動作が実行される。そして、このコール先
の番地以降には、バグを修正するためのプログラムが格
納されており、バグ修正が実行されることになる（ＳＴ
１６及び１７）。
【００３０】なお、この実施例においては、テーブルコ
ール命令は、予め個々のバグに対応したものが用意され
ており、バグ修正を実行する度に次に実行すべきバグ修
正に対応したテーブルコール命令が修正データレジスタ
に格納されるようになっている。また、修正アドレスレ
ジスタに格納される修正アドレスも、同様に、バグ修正
を実行する度に次に実行すべきバグ修正に対応した修正
アドレスに書換えられる。
【００３１】バグ修正の最後のステップでは、ＲＯＭ１
５上の修正部分の直後の番地へ戻るためのジャンプ動作
が実行され、ＲＯＭ１５上の通常プログラムの実行が再
開される。
【００３２】この実施例におけるパッチ修正では、以上
に説明したように、１バイトのテーブルコール命令を利
用してＲＯＭ１５に格納されている通常プログラムから
バグ修正プログラムへ移行し、また、バグ修正プログラ
ムの実行を終了すると、ジャンプ命令によってバグ修正
プログラムから通常プログラムへ戻るようにしているか
ら、通常プログラムにおけるどのような長さの修正部分
に対してもバグ修正用プログラムを手当てすることがで
き、しかも、このプログラムの長さも必要に応じて任意
のものを採用できるから、通常プログラムにおける任意
のバグに対して高い修正能力を発揮することができる。
【００３３】特に、パッチ修正として１バイトのすげ替
えしかできないようなマイクロコンピュータで、１バイ
ト命令として任意のアドレスにジャンプする命令を持た
ないものであっても、この実施例のように１バイトのテ
ーブルコール命令と、ジャンプ命令を採用することによ
り、任意のサイズのパッチ修正プログラムを組むことが
できる。
【００３４】次に、図２におけるバグ修正ＳＴ１７のフ
ローを詳細に説明する。バグ修正プログラムを実行する
に際しては、まず最初に、ＲＡＭ２６に記憶された個々
のソフトジャンパーを実行するに先立って必要とされる
共通な前処理操作、即ちソフトジャンパー起動処理を行
う必要があり、この実施例におけるバグ修正プログラム
は、ソフトジャンパー起動処理プログラムとソフトジャ
ンパーとから構成される。
【００３５】そこで、まず、ソフトジャンパー処理プロ
グラムを図３により説明する。この実施例のマイクロコ
ンピュータ１では、ソフトジャンパー起動処理プログラ
ムは予めＲＯＭ１５の特定領域に格納された構造になっ
ており、また、修正データレジスタ３２に記憶されてい
るテーブルコール命令が指示するテーブルのアドレスに
は、上記のソフトジャンパー起動処理プログラムを格納
している特定領域の先頭番地が記憶されているので、電
子装置１のＣＰＵ１４は、上記テーブルコール命令を受
け付けることにより、上記のソフトジャンパー起動処理
プログラムの実行を開始する。
【００３６】ソフトジャンパー起動処理が開始される
と、まず直ちにマイクロコンピュータ１のプログラム状
態語ＰＳＷの値及び各レジスタの値がＲＡＭに保存され
る（ＳＴ２８）。この保存された値は、ＲＡＭ２６上の
実行すべきソフトジャンパーの先頭アドレスへジャンプ
する直前に復帰させられる（ＳＴ３１）。
【００３７】この保存・復帰操作により、マイクロコン
ピュータ１は、ソフトジャンパー起動処理中の内部状態
の変化にかかわりなく、見かけ上、テーブルコール命令
発生時点で直ちにソフトジャンパーの実行を開始したの
と同じようにすることができる。
【００３８】上記のＳＴ２８の保存操作の次に、現在の
ソフトジャンパー起動処理を開始する契機となったテー
ブルコール命令を判別することにより、実行すべきソフ
トジャンパーが何番目のものであるかを判断する。そし
て、この判断結果に基づいて、この実行すべきソフトジ
ャンパーの先頭番地を、前述のパッチ修正のための初期
化処理において各ソフトジャンパーの先頭番地を格納し
たＲＡＭ２６のテーブルの中から、読み出す（ＳＴ２
９）。
【００３９】次に、テーブルコール命令の発生に伴って
ＲＡＭのスタックに格納された戻り番地を廃棄する（Ｓ
Ｔ３０）。これは、次の理由による。即ち、この実施例
では、テーブルコール命令によってバグ修正プログラム
分岐すると共に、このプログラムを実行した後は、ジャ
ンプ命令によって通常プログラムへ復帰するようにして
いるので、テーブルコール命令発生時にスタックにプッ
シュされた戻り番地は不要なものとなる。
【００４０】従って、上記の廃棄処理（ポップ）を行わ
ない場合には、バグ修正プログラムが実行される度にス
タックへのプッシュ動作のみが行われることになるため
スタックの記憶データ量が増大し続け、最終的にはＲＡ
Ｍのスタック領域外に記憶されている他のデータを破壊
する恐れがある。これを防止するために上記の廃棄処理
を行う。
【００４１】次に前述のとおり保存しておいた値を復帰
させ（ＳＴ３１）た後、ＳＴ２９で読み出したソフトジ
ャンパーの先頭番地へジャンプし（ＳＴ３２）、ソフト
ジャンパーの実行を開始する。
【００４２】次に、ソフトジャンパーの具体的ステップ
を図４により説明する。ソフトジャンパーにおいては、
まず、ＲＯＭ１５の修正部分に代わる正しい作業プログ
ラムを実行する（ＳＴ３３）。この作業を終了したの
ち、修正アドレスレジスタに次の修正部分の修正アドレ
スを格納する（ＳＴ３４）と共に、修正データレジスタ
に次に実行すべきソフトジャンパーに対応したテーブル
コール命令を格納し（ＳＴ３５）て、次に実行すべきバ
グ修正のための準備をする。
【００４３】但し、これらの修正アドレスレジスタ、修
正データレジスタのデータ書換え処理は、修正アドレス
が１か所しかない場合は、省略できる。そして、最後
に、ＲＯＭ１５の戻り番地へジャンプして、通常プログ
ラムを再開する（ＳＴ３６）。
【００４４】以上に説明したパッチ修正の進行の様子
を、ＲＯＭ１５及びＲＡＭ２６のアドレスマップと共に
示すと、図５のようになる。この図では、通常プログラ
ムの実行アドレスが修正アドレスＸN に到達してから、
バグ修正プログラムの実行へジャンプし、その後、再び
ＲＯＭ１５上の通常プログラムへ復帰する様子を示して
いる。図におけるプロセスの進行は（１）、（２）、
（３）、（４）の順に進む。
【００４５】最後に、ＥＥＰＲＯＭ２７からＲＡＭ２６
へ転写される修正情報について、図５を参照して補足説
明する。上記の修正情報の中の個々のソフトジャンパー
は、図５に示されるようにＲＡＭ２６の修正情報記憶領
域の中で、各々のソフトジャンパー１、２、・・・が先
頭のソフトジャンパーから順番に稠密に記憶されてい
る。このような記憶形態を採ることにより、ＥＥＰＲＯ
Ｍ２７及び転写先のＲＡＭ２６の記憶領域を大幅に節約
することができる。
【００４６】そして、このような記憶形態においては、
各々のソフトジャンパーの先頭番地は、先行するソフト
ジャンパーの長さに応じて変化し、一定とはならないの
で、この先頭番地を知るための方法として、図５に示さ
れるように、オフセットデータも修正情報の中に含ませ
ておく。
【００４７】ここで、オフセットデータは、図の修正情
報記憶領域の先頭番地と各ソフトジャンパーを記憶して
いる領域の先頭番地との差を表しており、例えば、オフ
セットデータ１は、前記の修正情報記憶領域の先頭番地
とソフトジャンパー１を記憶している領域の先頭番地と
の差を表している。
【００４８】そして、前述したパッチ修正のための初期
化処理において、ＲＡＭ２６上における各々のソフトジ
ャンパーの先頭番地が、対応するオフセットデータの値
とＲＡＭ２６上の修正情報記憶領域の先頭番地とを加算
することにより算出され、これらの算出された先頭番地
が、ＲＡＭ２６内のテーブルに格納される。
【００４９】以上の実施例において詳述したように、本
発明は、マイクロコンピュータを搭載して電子機器を制
御する構成の電子装置に関するものであるが、勿論、本
発明は、このような実施例の構成に限定されるものでは
なく、例えば、次の〜に示すように構成を変更して
もよい。
【００５０】 図１に示される構成のように、外部記
憶装置をマイクロコンピュータ１の外部に設ける代わり
に、マイクロコンピュータ１の内部に設ける。 ソフトジャンパー先頭番地の算出を、ソフトジャン
パー起動処理プログラムの中で行うようにする。即ち、
個々のバグ修正が実行される度に実行すべきソフトジャ
ンパーの先頭番地を算出してＲＡＭ等に記憶しておくよ
うにする。
【００５１】 テーブルコール命令の発生に伴ってス
タックにプッシュされた戻り番地の廃棄処理を、ソフト
ジャンパーの中で行うようにする。
【００５２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、量産後にバグが発見されたり、あるいは部分的
変更の必要性が生じた場合、従来のような外付け回路の
付加や、マイクロコンピュータの再度の量産等という多
大な費用がかかる対応方法に代え、単に、外部から修正
情報を与えるのみでパッチ修正の可能な電子装置が提供
される。
【００５３】そして、電源オン時等のバグが発生しやす
い遷移時においても、パッチ修正のための初期化処理が
終了していない間は、誤動作により重大な支障を生じや
すい特定の制御対象については制御動作が実行されない
構成を採ることにより、電子機器を遷移時のバグによる
誤動作から保護することができる。更に、マイクロコン
ピュータ内の修正情報記憶手段の記憶領域を充分確保で
きない場合であっても、その記憶領域を節約できる記憶
方法を採用することにより、充分な修正機能が発揮され
る。
【図面の簡単な説明】
【図１】本発明の実施例において用いるマイクロコンピ
ュータの１例を示すブロック図である。
【図２】同マイクロコンピュータの動作の１例を示すフ
ローチャートである。
【図３】同マイクロコンピュータにおけるソフトジャン
パー起動処理のフローチャートである。
【図４】同マイクロコンピュータにおけるソフトジャン
パーのフローチャートである。
【図５】同マイクロコンピュータにおけるアドレスマッ
プ上のフローを示す図である。
【符号の説明】
１…マイクロコンピュータ ５…一致信号 １２…入力手段 １３…データバス １４…ＣＰＵ １５…ＲＯＭ １６…アドレスバス ２６…ＲＡＭ ２７…ＥＥＰＲＯＭ ３２…修正データレジスタ ３３…スイッチ ２２…コンパレータ ３１…修正アドレスレジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−186927（ＪＰ，Ａ) 特開 昭63−108434（ＪＰ，Ａ) 特開 平４−156615（ＪＰ，Ａ) 特開 平４−165532（ＪＰ，Ａ) 特開 平４−259046（ＪＰ，Ａ) 特開 平１−286029（ＪＰ，Ａ) 特開 昭57−60406（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/00 G11B 5/02 G11B 15/02 H04N 5/238 H04N 5/765

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 パッチ修正手段を備えたマイクロコンピ
    ュータと、該マイクロコンピュータにより制御される複
    数の制御対象を備えた電子機器とから構成される電子装
    置において、 前記マイクロコンピュータは、 電源をオンして前記マイクロコンピュータを起動したと
    きに、初めにマイクロコンピュータ自身の第１の初期化
    処理を実行する初期化手段と、 該初期化手段による初期化処理の終了後、続いて実行さ
    れるべき実行番地を設定する第１の設定手段と、 実行番地の設定後に、パッチ修正のための第２の初期化
    処理が終了していない場合は、該実行番地の内容が前記
    複数の制御対象のうち特定の制御対象を制御する動作に
    関するものであるかどうかを判断する判断手段と、 該判断手段の出力に基づき前記判断手段で特定の制御対
    象を制御する動作に関するものでないと判断された場合
    に前記実行番地の内容を実行する実行手段と、 該実行手段で前記実行番地の内容が実行された場合に
    は、前記実行番地の内容を実行した後、また前記判断手
    段で特定の制御対象を制御する動作に関するものである
    と判断された場合には、前記実行番地の内容を実行する
    ことなく、前記判断手段で判断された実行番地に変えて
    次の実行番地を設定し、前記判断手段による次の実行番
    地の内容に関する判断を行うことが出来るようにする第
    ２の設定手段と、 前記実行手段の実行番地の内容実行後にパッチ修正のた
    めの第２の初期化処理が終了したか否かを判定するパッ
    チ終了判定手段と、 を備えていることを特徴とする電子装置。
  2. 【請求項２】 特定の制御対象の中に、テープ走行系を
    制御するモーターの駆動回路が含まれていることを特徴
    とする請求項１記載の電子装置。
  3. 【請求項３】 特定の制御対象の中に、テープ走行系に
    設けられているヘッドの電流を駆動する回路が含まれて
    いることを特徴とする請求項１又は請求項２記載の電子
    装置。
  4. 【請求項４】 特定の制御対象の中に、テレビカメラの
    光学系を駆動するモーターの駆動回路が含まれているこ
    とを特徴とする請求項１乃至請求項３記載の電子装置。
JP27494492A 1992-09-19 1992-09-19 電子装置 Expired - Fee Related JP3284614B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27494492A JP3284614B2 (ja) 1992-09-19 1992-09-19 電子装置
KR1019930018332A KR100281155B1 (ko) 1992-09-19 1993-09-13 전자 장치
US08/650,212 US5731972A (en) 1992-09-19 1996-05-20 Electronic apparatus which inhibits control of certain objects during initialization processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27494492A JP3284614B2 (ja) 1992-09-19 1992-09-19 電子装置

Publications (2)

Publication Number Publication Date
JPH06342370A JPH06342370A (ja) 1994-12-13
JP3284614B2 true JP3284614B2 (ja) 2002-05-20

Family

ID=17548734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27494492A Expired - Fee Related JP3284614B2 (ja) 1992-09-19 1992-09-19 電子装置

Country Status (3)

Country Link
US (1) US5731972A (ja)
JP (1) JP3284614B2 (ja)
KR (1) KR100281155B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230262B2 (ja) * 1992-01-24 2001-11-19 ソニー株式会社 電子装置及びその固定情報修正方法
US6651172B1 (en) * 1999-05-28 2003-11-18 Advanced Micro Devices, Inc. Multi-phase EEPROM reading for network interface initialization
US6744386B2 (en) * 2000-06-02 2004-06-01 Thomson Licensing, S.A. Prevention of incompatible keyboard selections from being entered during power initialization
KR100410557B1 (ko) * 2001-11-19 2003-12-18 주식회사 하이닉스반도체 프로그램 수정 가능한 마이크로컨트롤러 및 구동방법
US9348597B2 (en) * 2008-06-30 2016-05-24 Infineon Technologies Ag Device and method for bypassing a first program code portion with a replacement program code portion

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150428A (en) * 1974-11-18 1979-04-17 Northern Electric Company Limited Method for providing a substitute memory in a data processing system
JPS5721799B2 (ja) * 1975-02-01 1982-05-10
JPS5245232A (en) * 1975-10-08 1977-04-09 Hitachi Ltd Micro program modification circuit
US4028683A (en) * 1975-10-16 1977-06-07 Bell Telephone Laboratories, Incorporated Memory patching circuit with counter
US4028679A (en) * 1975-10-16 1977-06-07 Bell Telephone Laboratories, Incorporated Memory patching circuit with increased capability
US4028684A (en) * 1975-10-16 1977-06-07 Bell Telephone Laboratories, Incorporated Memory patching circuit with repatching capability
US4218757A (en) * 1978-06-29 1980-08-19 Burroughs Corporation Device for automatic modification of ROM contents by a system selected variable
US4291375A (en) * 1979-03-30 1981-09-22 Westinghouse Electric Corp. Portable programmer-reader unit for programmable time registering electric energy meters
US4296470A (en) * 1979-06-21 1981-10-20 International Business Machines Corp. Link register storage and restore system for use in an instruction pre-fetch micro-processor interrupt system
JPS56136054A (en) * 1980-03-26 1981-10-23 Hitachi Ltd Function assigning circuit
US4319343A (en) * 1980-07-16 1982-03-09 Honeywell Inc. Programmable digital memory circuit
US4456966A (en) * 1981-02-26 1984-06-26 International Business Machines Corporation Memory system with flexible replacement units
JPS57150019A (en) * 1981-03-13 1982-09-16 Hitachi Ltd Control system of terminal device
JPS57211651A (en) * 1981-06-23 1982-12-25 Toshiba Corp Patch system
US4490783A (en) * 1981-07-02 1984-12-25 Texas Instruments Incorporated Microcomputer with self-test of microcode
US4400798A (en) * 1981-07-13 1983-08-23 Tektronix, Inc. Memory patching system
JPS5816350A (ja) * 1981-07-22 1983-01-31 Toshiba Corp メモリ拡張代替方式
JPS5886648A (ja) * 1981-11-18 1983-05-24 Mitsubishi Electric Corp トレ−ス装置
US4542453A (en) * 1982-02-19 1985-09-17 Texas Instruments Incorporated Program patching in microcomputer
US4490812A (en) * 1982-09-30 1984-12-25 Mostek Corporation User reprogrammable programmed logic array
US4819154A (en) * 1982-12-09 1989-04-04 Sequoia Systems, Inc. Memory back up system with one cache memory and two physically separated main memories
US4769767A (en) * 1984-01-03 1988-09-06 Ncr Corporation Memory patching system
US4610000A (en) * 1984-10-23 1986-09-02 Thomson Components-Mostek Corporation ROM/RAM/ROM patch memory circuit
FR2573227B1 (fr) * 1984-11-09 1987-01-30 Palais Decouverte Dispositif de simulation et de securite pour clavier de saisie de donnees
US4745572A (en) * 1985-11-04 1988-05-17 Step Engineering Software editing instrument
JPS62249231A (ja) * 1986-04-23 1987-10-30 Pfu Ltd マイクロプログラム制御処理方式
JPH01503028A (ja) * 1986-06-09 1989-10-12 データコンサルト、イ、マルメ、アクチェボラーグ 暗号化及び解読装置
US4751703A (en) * 1986-09-16 1988-06-14 International Business Machines Corp. Method for storing the control code of a processor allowing effective code modification and addressing circuit therefor
US4831517A (en) * 1986-10-10 1989-05-16 International Business Machines Corporation Branch and return on address instruction and methods and apparatus for implementing same in a digital data processing system
US4797753A (en) * 1986-10-10 1989-01-10 Minnesota Mining And Manufacturing Company Monitor for visually indicating wear on record media
US4802119A (en) * 1987-03-17 1989-01-31 Motorola, Inc. Single chip microcomputer with patching and configuration controlled by on-board non-volatile memory
US4942541A (en) * 1988-01-22 1990-07-17 Oms, Inc. Patchification system
JPS6465633A (en) * 1987-09-07 1989-03-10 Hitachi Ltd Microprogram controller
JP3023425B2 (ja) * 1987-10-09 2000-03-21 株式会社日立製作所 データ処理装置
JPH0199129A (ja) * 1987-10-12 1989-04-18 Fujitsu Ltd マイクロプログラム修正方式
JPH01114941A (ja) * 1987-10-28 1989-05-08 Fujitsu Ltd プログラム修正方式
JPH01232447A (ja) * 1988-03-11 1989-09-18 Mitsubishi Electric Corp シングル・チップ・マイクロコンピュータ
JPH01286029A (ja) * 1988-05-13 1989-11-17 Nec Corp マイクロプログラムのパッチ方式
US4905200A (en) * 1988-08-29 1990-02-27 Ford Motor Company Apparatus and method for correcting microcomputer software errors
US5063499A (en) * 1989-01-09 1991-11-05 Connectix, Inc. Method for a correlating virtual memory systems by redirecting access for used stock instead of supervisor stock during normal supervisor mode processing
US5357627A (en) * 1989-03-28 1994-10-18 Olympus Optical Co., Ltd. Microcomputer having a program correction function
EP0393290B1 (en) * 1989-04-19 1995-08-16 International Business Machines Corporation Memory and peripheral chip select apparatus
US5077737A (en) * 1989-08-18 1991-12-31 Micron Technology, Inc. Method and apparatus for storing digital data in off-specification dynamic random access memory devices
JPH03142629A (ja) * 1989-10-30 1991-06-18 Toshiba Corp マイクロコントローラ
GB9011679D0 (en) * 1990-05-24 1990-07-11 Schlumberger Ind Ltd Mask-programmable microprocessors
US5199032A (en) * 1990-09-04 1993-03-30 Motorola, Inc. Microcontroller having an EPROM with a low voltage program inhibit circuit
JP3131234B2 (ja) * 1991-01-14 2001-01-31 株式会社日立製作所 半導体装置
US5408672A (en) * 1991-11-18 1995-04-18 Matsushita Electric Industrial Co. Microcomputer having ROM to store a program and RAM to store changes to the program

Also Published As

Publication number Publication date
US5731972A (en) 1998-03-24
KR940007668A (ko) 1994-04-27
KR100281155B1 (ko) 2001-02-01
JPH06342370A (ja) 1994-12-13

Similar Documents

Publication Publication Date Title
US5109505A (en) Semiconductor memory disk apparatus with backup device capable of being accessed immediately after power source is recovered
JP3230262B2 (ja) 電子装置及びその固定情報修正方法
US20040177340A1 (en) Firmware structuring method and related apparatus for unifying handling of execution responses of subroutines
JP2995030B2 (ja) コンピュータシステム、並びにコンピュータシステムにおけるプログラム及びデータの修正方法
JP3284614B2 (ja) 電子装置
KR100280590B1 (ko) 전자 장치
US8312216B2 (en) Data processing apparatus and data processing method
US20020141263A1 (en) Semiconductor memory
US5446873A (en) Memory checker
JPH06208460A (ja) マイクロプログラムメモリ制御方式
JP2751822B2 (ja) Ｆｉｆｏメモリ装置のメモリ制御方法
JP2000039928A (ja) マイクロコンピュータ
JP3105881B2 (ja) マイクロコンピュータ及びその試験方法
JP2000020498A (ja) マイクロコンピュータおよびその復帰方法
JP3182287B2 (ja) マイクロプロセッサ
US5151980A (en) Buffer control circuit for data processor
JPH0476138B2 (ja)
JP2001318907A (ja) フラッシュメモリ内蔵マイクロコンピュータ
JP3594495B2 (ja) 制御装置
JP3670128B2 (ja) ナビゲーション装置
JP2000250759A (ja) フラッシュメモリのブートブロック書き込み方法
JP2635169B2 (ja) マイクロプログラム制御装置
JPH06222917A (ja) 電子装置
JPH05298462A (ja) 電子装置
JPH0877031A (ja) マイクロプロセッサシステム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080308

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees