JPH06187143A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH06187143A JPH06187143A JP4309452A JP30945292A JPH06187143A JP H06187143 A JPH06187143 A JP H06187143A JP 4309452 A JP4309452 A JP 4309452A JP 30945292 A JP30945292 A JP 30945292A JP H06187143 A JPH06187143 A JP H06187143A
- Authority
- JP
- Japan
- Prior art keywords
- program
- storage means
- correction
- electronic device
- correction information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012937 correction Methods 0.000 claims abstract description 53
- 238000012545 processing Methods 0.000 claims description 32
- JEIPFZHSYJVQDO-UHFFFAOYSA-N ferric oxide Chemical compound O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000007781 pre-processing Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 101000760620 Homo sapiens Cell adhesion molecule 1 Proteins 0.000 description 1
- 101000911772 Homo sapiens Hsc70-interacting protein Proteins 0.000 description 1
- 241000761456 Nops Species 0.000 description 1
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 108090000237 interleukin-24 Proteins 0.000 description 1
- 108010020615 nociceptin receptor Proteins 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/66—Updates of program code stored in read-only memory [ROM]
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 パッチ修正可能なマイコンを用いた制御にお
いて、マイコンによる制御動作のタイミングがパッチ修
正時間の影響を受けないようにする。 【構成】 ＲＯＭに格納されている制御プログラムの中
に、マイコンの動作を周期的にＲＡＭ上のパッチ修正プ
ログラムへ移行させるためのコール命令ＣＡＬＬＸ１、
ＣＡＬＬＸ２・・・を間欠的に挿入しておく。パッチ修
正プログラムの後には、このパッチ修正プログラムの長
さに対して相反的な個数分だけ無効命令ＮＯＰが置かれ
ており、マイコンは、パッチ修正プログラムを実行した
後、この無効命令の個数により定まる待ち時間を費やし
てからＲＯＭ上のプログラムに戻るため、マイコンがコ
ール命令に基づきＲＡＭ上のプログラムを実行している
時間の長さは、パッチ修正プログラムの長短とは無関係
に一定となり、ＲＯＭ上の制御プログラムを実行するタ
イミングに影響を与えない。
いて、マイコンによる制御動作のタイミングがパッチ修
正時間の影響を受けないようにする。 【構成】 ＲＯＭに格納されている制御プログラムの中
に、マイコンの動作を周期的にＲＡＭ上のパッチ修正プ
ログラムへ移行させるためのコール命令ＣＡＬＬＸ１、
ＣＡＬＬＸ２・・・を間欠的に挿入しておく。パッチ修
正プログラムの後には、このパッチ修正プログラムの長
さに対して相反的な個数分だけ無効命令ＮＯＰが置かれ
ており、マイコンは、パッチ修正プログラムを実行した
後、この無効命令の個数により定まる待ち時間を費やし
てからＲＯＭ上のプログラムに戻るため、マイコンがコ
ール命令に基づきＲＡＭ上のプログラムを実行している
時間の長さは、パッチ修正プログラムの長短とは無関係
に一定となり、ＲＯＭ上の制御プログラムを実行するタ
イミングに影響を与えない。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器を制御するた
めの装置として、該電子機器に搭載して使用するのに好
適な１チップマイクロコンピュータのような電子装置に
関する。
めの装置として、該電子機器に搭載して使用するのに好
適な１チップマイクロコンピュータのような電子装置に
関する。
【０００２】
【従来の技術】従来、民生用のカメラ一体型ＶＴＲや小
型ビデオデッキ等の電子機器においては、該電子機器の
全体または一部を制御するための電子装置として、１チ
ップマイクロコンピュータを該電子機器本体に搭載して
使用することが行われてきた。
型ビデオデッキ等の電子機器においては、該電子機器の
全体または一部を制御するための電子装置として、１チ
ップマイクロコンピュータを該電子機器本体に搭載して
使用することが行われてきた。
【０００３】そして、このような１チップマイクロコン
ピュータは、周知のように、記憶手段へのアクセス制御
及び演算処理等を行う中央処理手段（ＣＰＵ）と、情報
を固定的に記憶するリードオンリメモリ（ＲＯＭ）及び
情報の書込みと読出しが可能なランダムアクセスメモリ
（ＲＡＭ）等の記憶手段と、入出力ポート等の周辺回路
等とを１チップに集積した構造を有している。
ピュータは、周知のように、記憶手段へのアクセス制御
及び演算処理等を行う中央処理手段（ＣＰＵ）と、情報
を固定的に記憶するリードオンリメモリ（ＲＯＭ）及び
情報の書込みと読出しが可能なランダムアクセスメモリ
（ＲＡＭ）等の記憶手段と、入出力ポート等の周辺回路
等とを１チップに集積した構造を有している。
【０００４】このように１チップに集積された電子装置
は、量産による大幅な価格低減効果を期待できるという
特長を持っているが、その他にも、ＲＯＭに記憶される
プログラムの量を、半導体の集積技術の発達によって飛
躍的に増大させることができるようになったため、この
ＲＯＭに記憶されているプログラムに従って実行される
制御も、多種多様で複雑な内容のものが可能になってき
ている。
は、量産による大幅な価格低減効果を期待できるという
特長を持っているが、その他にも、ＲＯＭに記憶される
プログラムの量を、半導体の集積技術の発達によって飛
躍的に増大させることができるようになったため、この
ＲＯＭに記憶されているプログラムに従って実行される
制御も、多種多様で複雑な内容のものが可能になってき
ている。
【０００５】
【発明が解決しようとする課題】以上のように、最近の
電子装置では、大量のプログラムをＲＯＭに記憶してお
くことにより、多種多様で複雑な制御が可能になったわ
けであるが、反面、ＲＯＭに記憶されるプログラムの増
大は、そのプログラムに少なからずバグが発生するとい
う問題を惹起することとなった。
電子装置では、大量のプログラムをＲＯＭに記憶してお
くことにより、多種多様で複雑な制御が可能になったわ
けであるが、反面、ＲＯＭに記憶されるプログラムの増
大は、そのプログラムに少なからずバグが発生するとい
う問題を惹起することとなった。
【０００６】特に、バグが量産後に発見された場合に
は、従来は、バグを修正したマイクロコンピュータを再
度量産して電子機器に搭載されているものと交換する
か、あるいは、バグを修正するための外付部品を電子機
器に付設するという対応策が採られてきたが、いずれも
多大の費用がかかるものであった。更に、カメラ一体型
ＶＴＲのような部品の実装密度の高い電子機器では、外
付部品を付設するという対応策は、殆ど実施できないと
いう問題も生じていた。本発明は、かかる問題点を解決
するためになされたものである。
は、従来は、バグを修正したマイクロコンピュータを再
度量産して電子機器に搭載されているものと交換する
か、あるいは、バグを修正するための外付部品を電子機
器に付設するという対応策が採られてきたが、いずれも
多大の費用がかかるものであった。更に、カメラ一体型
ＶＴＲのような部品の実装密度の高い電子機器では、外
付部品を付設するという対応策は、殆ど実施できないと
いう問題も生じていた。本発明は、かかる問題点を解決
するためになされたものである。
【０００７】
【課題を解決するための手段】本発明は、１チップマイ
クロコンピュータのような電子装置のアーキテクチャを
あらかじめ量産バグに対応できるものとすることによ
り、万一、量産バグが発見された場合でも、従来のよう
に、内部部品の交換あるいは外付部品の付設等の処理を
しなくとも、外部から修正情報を一度与えるだけで自動
的にバグの回避が可能となる電子装置を提案するもので
ある。
クロコンピュータのような電子装置のアーキテクチャを
あらかじめ量産バグに対応できるものとすることによ
り、万一、量産バグが発見された場合でも、従来のよう
に、内部部品の交換あるいは外付部品の付設等の処理を
しなくとも、外部から修正情報を一度与えるだけで自動
的にバグの回避が可能となる電子装置を提案するもので
ある。
【０００８】前記目的を達成するために、本発明は、電
子装置の構造を、記憶手段へのアクセス制御及び演算処
理等を行う中央処理手段と、情報を固定的に記憶する固
定記憶手段と、該固定記憶手段に記憶された特定部分の
情報を修正するための修正情報を入力する入力手段と、
該入力手段により入力される修正情報を記憶する修正情
報記憶手段と、前記中央処理手段によるアクセスを、周
期的に前記固定記憶手段から前記修正情報記憶手段へ変
更させる手段とを一体に集積して構成すると共に、前記
修正情報には、前記特定部分の情報を修正するためのパ
ッチ修正データと、前記中央処理手段が前記修正情報記
憶手段をアクセスして処理を実行している間の時間の長
さを調整するためのデータ（以下、時間調整データとい
う）とを含ませるようにしている。
子装置の構造を、記憶手段へのアクセス制御及び演算処
理等を行う中央処理手段と、情報を固定的に記憶する固
定記憶手段と、該固定記憶手段に記憶された特定部分の
情報を修正するための修正情報を入力する入力手段と、
該入力手段により入力される修正情報を記憶する修正情
報記憶手段と、前記中央処理手段によるアクセスを、周
期的に前記固定記憶手段から前記修正情報記憶手段へ変
更させる手段とを一体に集積して構成すると共に、前記
修正情報には、前記特定部分の情報を修正するためのパ
ッチ修正データと、前記中央処理手段が前記修正情報記
憶手段をアクセスして処理を実行している間の時間の長
さを調整するためのデータ（以下、時間調整データとい
う）とを含ませるようにしている。
【０００９】この場合、時間調整データとしては、具体
的には、無効命令を記憶しておいてもよいし、或るい
は、中央処理手段が修正情報記憶手段をアクセスして行
う処理の中に待ちループを繰り返し実行するステップを
設けて、この繰り返し回数を決定するデータを、時間調
整データとしてもよい。
的には、無効命令を記憶しておいてもよいし、或るい
は、中央処理手段が修正情報記憶手段をアクセスして行
う処理の中に待ちループを繰り返し実行するステップを
設けて、この繰り返し回数を決定するデータを、時間調
整データとしてもよい。
【００１０】また、中央処理装置によるアクセスを固定
記憶手段から修正情報記憶手段へ変更させる処理を、周
期的に実行するための具体的方法としては、制御される
電子機器が、カメラ一体型ＶＴＲ或るいはビデオデッキ
等のようなテレビジョン機器である場合には、テレビジ
ョンの同期信号、例えば、垂直同期信号に同期して行う
ようにするのが便利である。
記憶手段から修正情報記憶手段へ変更させる処理を、周
期的に実行するための具体的方法としては、制御される
電子機器が、カメラ一体型ＶＴＲ或るいはビデオデッキ
等のようなテレビジョン機器である場合には、テレビジ
ョンの同期信号、例えば、垂直同期信号に同期して行う
ようにするのが便利である。
【００１１】
【作用】中央処理手段により固定記憶手段上の制御プロ
グラムを実行して電子機器を制御する場合、前記のよう
に周期的にアクセス動作が固定記憶手段から修正情報記
憶手段へ変更されるので、固定記憶手段中のバグが存在
する箇所については、その近辺において上記変更操作に
よりアクセスされる修正情報記憶手段の記憶領域に、当
該バグを修正するためのプログラムをパッチ修正データ
として記憶しておくことにより、中央処理手段がアクセ
スを固定記憶手段から修正情報記憶手段へ変更したとき
に、この修正プログラムを実行することによりバグを修
正することができる。
グラムを実行して電子機器を制御する場合、前記のよう
に周期的にアクセス動作が固定記憶手段から修正情報記
憶手段へ変更されるので、固定記憶手段中のバグが存在
する箇所については、その近辺において上記変更操作に
よりアクセスされる修正情報記憶手段の記憶領域に、当
該バグを修正するためのプログラムをパッチ修正データ
として記憶しておくことにより、中央処理手段がアクセ
スを固定記憶手段から修正情報記憶手段へ変更したとき
に、この修正プログラムを実行することによりバグを修
正することができる。
【００１２】また、修正情報記憶手段には、パッチ修正
データと共に時間調整データも記憶されており、この時
間調整データにより決定される調整時間の長さを、パッ
チ修正のための処理時間の長さに対して相反的なものと
することにより、中央処理手段が修正情報記憶手段をア
クセスしている間の時間の長さを、パッチ修正時間の長
短に関わらず、一定なものとする。これにより、固定記
憶手段上の制御プログラムにより電子機器を制御するタ
イミングも、パッチ修正に要する時間の長短にかかわり
なく常に一定となり、安定な制御が可能となる。
データと共に時間調整データも記憶されており、この時
間調整データにより決定される調整時間の長さを、パッ
チ修正のための処理時間の長さに対して相反的なものと
することにより、中央処理手段が修正情報記憶手段をア
クセスしている間の時間の長さを、パッチ修正時間の長
短に関わらず、一定なものとする。これにより、固定記
憶手段上の制御プログラムにより電子機器を制御するタ
イミングも、パッチ修正に要する時間の長短にかかわり
なく常に一定となり、安定な制御が可能となる。
【００１３】
【実施例】以下、本発明をテレビジョン機器の制御に適
用した場合の１実施例について図面を参照しながら詳細
に説明する。図１は本発明の実施例の基本構成を示すブ
ロック図である。本発明の電子装置８は、図に示される
ように、従来のＣＰＵ３、ＲＡＭ５、ＲＯＭ４、データ
バス６、アドレスバス７等から成る１チップマイクロコ
ンピュータの内部に、入力手段９を備えたものであり、
また、その外部には、外部記憶装置としてのＥＥＰＲＯ
Ｍ１が設けられている。
用した場合の１実施例について図面を参照しながら詳細
に説明する。図１は本発明の実施例の基本構成を示すブ
ロック図である。本発明の電子装置８は、図に示される
ように、従来のＣＰＵ３、ＲＡＭ５、ＲＯＭ４、データ
バス６、アドレスバス７等から成る１チップマイクロコ
ンピュータの内部に、入力手段９を備えたものであり、
また、その外部には、外部記憶装置としてのＥＥＰＲＯ
Ｍ１が設けられている。
【００１４】この電子装置８を使用してバグの修正され
た電子機器制御を行う場合には、ＲＯＭ４の中に発生し
たバグの内容に応じて、そのバグを修正するために必要
なパッチ修正データ及び前記の時間調整データ等からな
る修正情報を、あらかじめ外部からＥＥＰＲＯＭ１に記
憶させておくようにする。
た電子機器制御を行う場合には、ＲＯＭ４の中に発生し
たバグの内容に応じて、そのバグを修正するために必要
なパッチ修正データ及び前記の時間調整データ等からな
る修正情報を、あらかじめ外部からＥＥＰＲＯＭ１に記
憶させておくようにする。
【００１５】また、図２は、この電子装置により電子機
器を制御する場合のフローの１例を単純化して示したも
のであり、以下にこの図における動作を説明する。ま
ず、電源をオンすることにより、電子装置８のマイクロ
コンピュータとしての初期化処理、即ち、ＲＡＭや各種
レジスタの初期化、通信機能及びポート等の初期化等が
実行され、次に、ＥＥＰＲＯＭに記憶されている前記の
２つのデータ等からなる修正情報をＲＡＭへ読み込む作
業が実行される（ＳＴ１）。
器を制御する場合のフローの１例を単純化して示したも
のであり、以下にこの図における動作を説明する。ま
ず、電源をオンすることにより、電子装置８のマイクロ
コンピュータとしての初期化処理、即ち、ＲＡＭや各種
レジスタの初期化、通信機能及びポート等の初期化等が
実行され、次に、ＥＥＰＲＯＭに記憶されている前記の
２つのデータ等からなる修正情報をＲＡＭへ読み込む作
業が実行される（ＳＴ１）。
【００１６】次に、垂直同期信号が到来したか否かの判
断を行い（ＳＴ２）、垂直同期信号が到来したのを判断
したらステップＳＴ３〜７を実行し、再び垂直同期信号
が到来するのを待つ。
断を行い（ＳＴ２）、垂直同期信号が到来したのを判断
したらステップＳＴ３〜７を実行し、再び垂直同期信号
が到来するのを待つ。
【００１７】ここで、処理Ａ〜Ｃは、テレビジョン機器
を制御するための種々の処理を表しており、これらの処
理におけるバグを修正するためのステップＳＴ４及び６
が、図のようにＡ〜Ｃの処理の間に挿入されている。そ
してこれらのステップＳＴ３〜７からなるフローは、垂
直同期信号の待ちステップＳＴ２によって、常に垂直同
期信号に同期して実行開始されることになる。
を制御するための種々の処理を表しており、これらの処
理におけるバグを修正するためのステップＳＴ４及び６
が、図のようにＡ〜Ｃの処理の間に挿入されている。そ
してこれらのステップＳＴ３〜７からなるフローは、垂
直同期信号の待ちステップＳＴ２によって、常に垂直同
期信号に同期して実行開始されることになる。
【００１８】また、前記のバグ修正のための具体的プロ
グラムは、前記のＲＡＭの中にパッチ修正データとして
格納されており、本発明では、ＲＯＭに書かれているテ
レビジョン機器制御プログラムの適当な箇所に、前記の
ＲＡＭ上のバグ修正プログラムへ処理を移行するための
コール命令を挿入しておくことにより、バグ修正を実行
するようにしている。
グラムは、前記のＲＡＭの中にパッチ修正データとして
格納されており、本発明では、ＲＯＭに書かれているテ
レビジョン機器制御プログラムの適当な箇所に、前記の
ＲＡＭ上のバグ修正プログラムへ処理を移行するための
コール命令を挿入しておくことにより、バグ修正を実行
するようにしている。
【００１９】前記の各ステップＳＴ３〜７がＲＯＭ及び
ＲＡＭのアドレスマップ上で進行する様子を単純化して
図示すると、図３のようになる。この図は、ＲＯＭ上の
処理Ａプログラムを実行した後、コール命令ＣＡＬＬＸ
１によりパッチ修正プログラム１へ移行し、次に時間調
整データである無効命令ＮＯＰを複数回受け付けて待ち
時間を費やしてから、再びＲＯＭ上の処理Ｂプログラム
へ戻り、この処理Ｂプログラムを実行した後、パッチ修
正プログラム１の場合と同様に、コール命令によりパッ
チ修正プログラム２へ移行してこれを実行し、その後無
効命令ＮＯＰを受け付けてから処理Ｃプログラムへ戻る
様子を示している。処理の進行は、図中の（１）、
（２）、（３）、（４）、（５）の順に進められる。
ＲＡＭのアドレスマップ上で進行する様子を単純化して
図示すると、図３のようになる。この図は、ＲＯＭ上の
処理Ａプログラムを実行した後、コール命令ＣＡＬＬＸ
１によりパッチ修正プログラム１へ移行し、次に時間調
整データである無効命令ＮＯＰを複数回受け付けて待ち
時間を費やしてから、再びＲＯＭ上の処理Ｂプログラム
へ戻り、この処理Ｂプログラムを実行した後、パッチ修
正プログラム１の場合と同様に、コール命令によりパッ
チ修正プログラム２へ移行してこれを実行し、その後無
効命令ＮＯＰを受け付けてから処理Ｃプログラムへ戻る
様子を示している。処理の進行は、図中の（１）、
（２）、（３）、（４）、（５）の順に進められる。
【００２０】そして、この図において、パッチ修正プロ
グラムの後に置かれる無効命令ＮＯＰの個数は、パッチ
修正プログラムが長いときは少なく、また、パッチ修正
プログラムが短いときは多く設定されるようになってお
り、電子装置１のＣＰＵがＲＯＭ上のコール命令を受け
付けてから、バグ修正を実行し再びＲＯＭ上のプログラ
ムの実行に戻るまでの時間が常に一定となるように図ら
れている。
グラムの後に置かれる無効命令ＮＯＰの個数は、パッチ
修正プログラムが長いときは少なく、また、パッチ修正
プログラムが短いときは多く設定されるようになってお
り、電子装置１のＣＰＵがＲＯＭ上のコール命令を受け
付けてから、バグ修正を実行し再びＲＯＭ上のプログラ
ムの実行に戻るまでの時間が常に一定となるように図ら
れている。
【００２１】このように、本発明では、バグ修正のため
にＣＰＵが修正情報記憶手段をアクセスしている時間の
長さを、パッチ修正プログラムの長短に関わらず常に一
定としており、また、処理Ａ及びＢのそれぞれの実行に
要する時間は、通常ほぼ一定となるように設計されてい
るので、結局、処理Ａ、Ｂ、Ｃの実行されるタイミング
は、すべて垂直同期信号に同期した一定なものとなり、
テレビジョン機器の制御を、電子装置内のバグ修正時間
の影響を受けることなく常に安定したタイミングで行う
ことができる。
にＣＰＵが修正情報記憶手段をアクセスしている時間の
長さを、パッチ修正プログラムの長短に関わらず常に一
定としており、また、処理Ａ及びＢのそれぞれの実行に
要する時間は、通常ほぼ一定となるように設計されてい
るので、結局、処理Ａ、Ｂ、Ｃの実行されるタイミング
は、すべて垂直同期信号に同期した一定なものとなり、
テレビジョン機器の制御を、電子装置内のバグ修正時間
の影響を受けることなく常に安定したタイミングで行う
ことができる。
【００２２】以上は、無効命令ＮＯＰによって時間調整
を行う例であるが、これに代わり、待ちループを繰り返
し実行することにより時間調整を行うようにしてもよ
い。以下に、この場合の実施例について、図４のアドレ
スマップ及び図５のフローチャートを参照しながら説明
する。
を行う例であるが、これに代わり、待ちループを繰り返
し実行することにより時間調整を行うようにしてもよ
い。以下に、この場合の実施例について、図４のアドレ
スマップ及び図５のフローチャートを参照しながら説明
する。
【００２３】この実施例においては、図４に示されてい
るように、時間調整のための待ちループを繰り返し実行
するプログラムをＲＯＭ上に形成しておき、電子装置８
のＣＰＵは、ＲＯＭ上のテレビジョン機器制御プログラ
ムの実行中に、そこに挿入されているバグ修正のための
ＣａｌｌＸ命令を受け付けるとこの待ちループを繰り返
すプログラムを実行し、その後、ＲＡＭ上のパッチ修正
プログラムを実行してから、ＲＯＭ上の制御プログラム
へ復帰するように構成されている。
るように、時間調整のための待ちループを繰り返し実行
するプログラムをＲＯＭ上に形成しておき、電子装置８
のＣＰＵは、ＲＯＭ上のテレビジョン機器制御プログラ
ムの実行中に、そこに挿入されているバグ修正のための
ＣａｌｌＸ命令を受け付けるとこの待ちループを繰り返
すプログラムを実行し、その後、ＲＡＭ上のパッチ修正
プログラムを実行してから、ＲＯＭ上の制御プログラム
へ復帰するように構成されている。
【００２４】ここで、待ちループを繰り返し実行する回
数は、パッチ修正の長さが大きいほど少なく設定され、
例えば、この図で言えば、（２）の処理の実行に要した
時間と（３）の処理（パッチ修正）の実行に要した時間
との合計時間は、どのパッチ修正を実行した場合にも、
常に一定になるように設定される。そして、各パッチ修
正の前に実行すべき待ちループの繰り返し回数は、図の
ように、ＲＡＭの修正情報の中にテーブル形式で記憶さ
れており、また、ＲＡＭ上の各パッチ修正プログラムの
先頭番地も、同様に修正情報の中にテーブル形式で記憶
されている。
数は、パッチ修正の長さが大きいほど少なく設定され、
例えば、この図で言えば、（２）の処理の実行に要した
時間と（３）の処理（パッチ修正）の実行に要した時間
との合計時間は、どのパッチ修正を実行した場合にも、
常に一定になるように設定される。そして、各パッチ修
正の前に実行すべき待ちループの繰り返し回数は、図の
ように、ＲＡＭの修正情報の中にテーブル形式で記憶さ
れており、また、ＲＡＭ上の各パッチ修正プログラムの
先頭番地も、同様に修正情報の中にテーブル形式で記憶
されている。
【００２５】更に、ＲＯＭ上において、この待ちループ
を実行するプログラムの前には、図に示されているよう
に、この待ちループの実行及びパッチ修正の実行に先立
って必要となる前処理を実行するためのプログラムが置
かれている。次にこれらのＲＯＭ及びＲＡＭに格納され
たプログラムに従ってバグ修正が実行される様子を、図
５のフローチャートを参照して説明する。
を実行するプログラムの前には、図に示されているよう
に、この待ちループの実行及びパッチ修正の実行に先立
って必要となる前処理を実行するためのプログラムが置
かれている。次にこれらのＲＯＭ及びＲＡＭに格納され
たプログラムに従ってバグ修正が実行される様子を、図
５のフローチャートを参照して説明する。
【００２６】図４に示されるように、ＲＯＭ内に挿入さ
れているバグ修正のためのコール命令ＣａｌｌＸの直前
には、次のコール命令が何番目のものか（即ち、何番目
のパッチ修正プログラムを実行すべきか）を示すコール
番号データと、このデータを記憶装置Ａへ格納させる命
令とが置かれており、この実施例のバグ修正では、まず
最初にこのデータの読み取りと記憶装置Ａへの格納が行
われる（図５のＳＴ１０）。なお、記憶装置Ａは、ＲＡ
Ｍを兼用してもよいし専用のレジスタを用いてもよい。
この点は次に述べる記憶装置Ｂについても同様である。
れているバグ修正のためのコール命令ＣａｌｌＸの直前
には、次のコール命令が何番目のものか（即ち、何番目
のパッチ修正プログラムを実行すべきか）を示すコール
番号データと、このデータを記憶装置Ａへ格納させる命
令とが置かれており、この実施例のバグ修正では、まず
最初にこのデータの読み取りと記憶装置Ａへの格納が行
われる（図５のＳＴ１０）。なお、記憶装置Ａは、ＲＡ
Ｍを兼用してもよいし専用のレジスタを用いてもよい。
この点は次に述べる記憶装置Ｂについても同様である。
【００２７】上記の読み取りと格納が終わると、次に、
ＣａｌｌＸ命令によりコールされたＲＯＭのＸ番地以降
に格納されている前処理及び待ちループ実行のためのプ
ログラムを開始する。この前処理においては、まず、前
記の記憶装置Ａに格納されているコール番号データを判
断して、このコール番号に対応させて実行すべきＲＡＭ
上のパッチ修正プログラムの先頭番地をテーブルから読
み出し、記憶装置Ｂへ格納する（ＳＴ１１）。また、こ
のパッチ修正プログラムに先立って実行すべき待ちルー
プの繰り返し回数をテーブルから読み取って、待ちルー
プの実行で使用されるカウンターへ設定する（ＳＴ１
２）。
ＣａｌｌＸ命令によりコールされたＲＯＭのＸ番地以降
に格納されている前処理及び待ちループ実行のためのプ
ログラムを開始する。この前処理においては、まず、前
記の記憶装置Ａに格納されているコール番号データを判
断して、このコール番号に対応させて実行すべきＲＡＭ
上のパッチ修正プログラムの先頭番地をテーブルから読
み出し、記憶装置Ｂへ格納する（ＳＴ１１）。また、こ
のパッチ修正プログラムに先立って実行すべき待ちルー
プの繰り返し回数をテーブルから読み取って、待ちルー
プの実行で使用されるカウンターへ設定する（ＳＴ１
２）。
【００２８】以上の前処理を終えると、ステップＳＴ１
２で設定された回数だけ待ちループを実行し（ＳＴ１３
及び１４）て時間調整を行った後、記憶装置Ｂに格納さ
れているパッチ修正プログラムの先頭番地へジャンプす
る（ＳＴ１５）。ＲＡＭ上のパッチ修正プログラムを実
行（ＳＴ１６）した後は、再びＲＯＭ上のプログラムへ
戻って制御プログラムを再開する（ＳＴ１７）。
２で設定された回数だけ待ちループを実行し（ＳＴ１３
及び１４）て時間調整を行った後、記憶装置Ｂに格納さ
れているパッチ修正プログラムの先頭番地へジャンプす
る（ＳＴ１５）。ＲＡＭ上のパッチ修正プログラムを実
行（ＳＴ１６）した後は、再びＲＯＭ上のプログラムへ
戻って制御プログラムを再開する（ＳＴ１７）。
【００２９】本発明は、以上に説明した如くバグ修正を
行うことができるようにした電子装置に関するものであ
るが、勿論、本発明は、このような実施例の構成に限定
されるものではなく、様々な構成の変更が可能であり、
例えば、図２及び図４において、テレビジョン機器制御
のための処理Ａ、Ｂ、・・・等は、任意の個数設けるこ
とができ、これに対応してバグ修正の個数も任意の個数
設けることができる。
行うことができるようにした電子装置に関するものであ
るが、勿論、本発明は、このような実施例の構成に限定
されるものではなく、様々な構成の変更が可能であり、
例えば、図２及び図４において、テレビジョン機器制御
のための処理Ａ、Ｂ、・・・等は、任意の個数設けるこ
とができ、これに対応してバグ修正の個数も任意の個数
設けることができる。
【００３０】また、図４の実施例では、待ちループ実行
プログラムをＲＯＭ上に設けているが、勿論ＲＡＭ上に
設けることもでき、また、パッチ修正プログラムを実行
してから待ちループプログラムを実行するように構成す
ることもでき、当業者であれば本発明の技術思想の範囲
内で随意設計変更できるものである。
プログラムをＲＯＭ上に設けているが、勿論ＲＡＭ上に
設けることもでき、また、パッチ修正プログラムを実行
してから待ちループプログラムを実行するように構成す
ることもでき、当業者であれば本発明の技術思想の範囲
内で随意設計変更できるものである。
【００３１】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、量産後にバグが発見されたり、あるいは部分的
変更の必要性が生じた場合、従来のような外付け回路の
付加や、電子装置そのものの再度の量産等という多大な
費用がかかる対応方法に代え、単に、外部から修正情報
を与えるのみで迅速かつ容易にバグに対処できる電子装
置が提供される。
よれば、量産後にバグが発見されたり、あるいは部分的
変更の必要性が生じた場合、従来のような外付け回路の
付加や、電子装置そのものの再度の量産等という多大な
費用がかかる対応方法に代え、単に、外部から修正情報
を与えるのみで迅速かつ容易にバグに対処できる電子装
置が提供される。
【００３２】更に、パッチ修正プログラムの長さは、バ
グの内容に応じて変化するものであるが、本発明におい
ては、バグ修正の中で時間を調整できるようにするデー
タを用いることにより、パッチ修正プログラムの長短に
関わらずバグ修正に要する時間の全体は不変なものとす
ることができ、これにより、被制御機器の制御されるタ
イミングは、パッチ修正の動作時間の長短にかかわりな
く常に一定となり、安定した制御を行うことができる。
グの内容に応じて変化するものであるが、本発明におい
ては、バグ修正の中で時間を調整できるようにするデー
タを用いることにより、パッチ修正プログラムの長短に
関わらずバグ修正に要する時間の全体は不変なものとす
ることができ、これにより、被制御機器の制御されるタ
イミングは、パッチ修正の動作時間の長短にかかわりな
く常に一定となり、安定した制御を行うことができる。
【図１】本発明の実施例の基本構成を示すブロック図で
ある。
ある。
【図２】同実施例の動作を示すフローチャートである。
【図３】同実施例におけるアドレスマップ上のフローを
示す図である。
示す図である。
【図４】本発明の他の実施例におけるアドレスマップ上
のフローを示す図である。
のフローを示す図である。
【図５】他の実施例におけるバグ修正のフローチャート
である。
である。
１…ＥＥＰＲＯＭ、３…ＣＰＵ、４…ＲＯＭ、５…ＲＡ
Ｍ、６…データバス ７…アドレスバス、８…電子装置、９…入力手段、
Ｍ、６…データバス ７…アドレスバス、８…電子装置、９…入力手段、
Claims (4)
- 【請求項１】 （ａ）記憶手段へのアクセス制御及び演
算処理等を行う中央処理手段と、（ｂ）情報を固定的に
記憶する固定記憶手段と、（ｃ）該固定記憶手段に記憶
された特定部分の情報を修正するための修正情報を入力
する入力手段と、（ｄ）該入力手段により入力される修
正情報を記憶する修正情報記憶手段と、（ｅ）前記中央
処理手段によるアクセスを、周期的に前記固定記憶手段
から前記修正情報記憶手段へ変更させる手段とが一体に
集積されてなる電子装置において、 前記修正情報は、前記特定部分の情報を修正するための
パッチ修正データと、前記中央処理手段が前記修正情報
記憶手段をアクセスして処理を実行している時間の長さ
を調整するためのデータとを含んでいることを特徴とす
る電子装置。 - 【請求項２】 中央処理手段が修正情報記憶手段をアク
セスして処理を実行している時間の長さを調整するため
のデータが、無効命令から構成されていることを特徴と
する請求項１記載の電子装置。 - 【請求項３】 中央処理手段が修正情報記憶手段をアク
セスして処理を実行している時間の長さを調整するため
のデータが、待ちループの繰り返し回数設定データを含
んでいることを特徴とする請求項１記載の電子装置。 - 【請求項４】 中央処理手段によるアクセスを固定記憶
手段から修正情報記憶手段へ変更させる手段は、テレビ
ジョンの同期信号に同期して該アクセスを変更させるも
のであることを特徴とする請求項１、２又は３記載の電
子装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4309452A JPH06187143A (ja) | 1992-10-23 | 1992-10-23 | 電子装置 |
| US08/140,598 US5493674A (en) | 1992-10-23 | 1993-10-21 | Electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4309452A JPH06187143A (ja) | 1992-10-23 | 1992-10-23 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06187143A true JPH06187143A (ja) | 1994-07-08 |
Family
ID=17993169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4309452A Withdrawn JPH06187143A (ja) | 1992-10-23 | 1992-10-23 | 電子装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5493674A (ja) |
| JP (1) | JPH06187143A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008293525A (ja) * | 2008-07-22 | 2008-12-04 | Hitachi Software Eng Co Ltd | データ処理制御方法、情報処理装置、及びデータ処理制御システム |
| US8316199B2 (en) | 2006-11-07 | 2012-11-20 | Hitachi Solutions, Ltd. | Data processing control method, information processing apparatus, and data processing control system |
| JP2017045134A (ja) * | 2015-08-24 | 2017-03-02 | 富士通株式会社 | 情報処理装置、コンパイル方法及びコンパイラ |
| JP2021006966A (ja) * | 2019-06-28 | 2021-01-21 | 凸版印刷株式会社 | 半導体装置、制御方法およびプログラム |
| JP2021033969A (ja) * | 2019-08-29 | 2021-03-01 | アルパイン株式会社 | データ処理装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6009500A (en) * | 1995-06-07 | 1999-12-28 | Compaq Computer Corporation | Replacement of erroneous firmware in a redundant non-volatile memory system |
| US5757690A (en) * | 1997-04-23 | 1998-05-26 | Exponential Technology, Inc. | Embedded ROM with RAM valid bits for fetching ROM-code updates from external memory |
| US6073252A (en) * | 1997-09-25 | 2000-06-06 | Motorola, Inc. | Data processing system with memory patching and method thereof |
| US6085333A (en) * | 1997-12-19 | 2000-07-04 | Lsi Logic Corporation | Method and apparatus for synchronization of code in redundant controllers in a swappable environment |
| GB9825102D0 (en) * | 1998-11-16 | 1999-01-13 | Insignia Solutions Plc | Computer system |
| DE19857921A1 (de) * | 1998-12-15 | 2000-06-29 | Siemens Ag | Verfahren zur Änderung des Ablaufs eines in einem Festwertspeicher abgelegten Programms |
| US6260157B1 (en) | 1999-02-16 | 2001-07-10 | Kurt Schurecht | Patching of a read only memory |
| US6351822B1 (en) * | 1999-03-05 | 2002-02-26 | Seagate Technology Llc | Method and apparatus for remapping read only memory locations |
| GB2349485B (en) * | 1999-04-23 | 2003-12-10 | Ibm | Application management |
| US6574747B2 (en) * | 2000-06-02 | 2003-06-03 | Microsoft Corporation | Extensible execute in place (XIP) architecture and related methods |
| US6925521B2 (en) * | 2001-09-10 | 2005-08-02 | Texas Instruments Incorporated | Scheme for implementing breakpoints for on-chip ROM code patching |
| US20080155524A1 (en) * | 2006-12-26 | 2008-06-26 | Fuja Shone | Firmware Updating and Extending Method for Application Specific Integrated Circuit |
| US8438558B1 (en) | 2009-03-27 | 2013-05-07 | Google Inc. | System and method of updating programs and data |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4542453A (en) * | 1982-02-19 | 1985-09-17 | Texas Instruments Incorporated | Program patching in microcomputer |
| US4982360A (en) * | 1983-09-22 | 1991-01-01 | Digital Equipment Corporation | Memory subsystem |
| US4745572A (en) * | 1985-11-04 | 1988-05-17 | Step Engineering | Software editing instrument |
| US4751703A (en) * | 1986-09-16 | 1988-06-14 | International Business Machines Corp. | Method for storing the control code of a processor allowing effective code modification and addressing circuit therefor |
| US4831517A (en) * | 1986-10-10 | 1989-05-16 | International Business Machines Corporation | Branch and return on address instruction and methods and apparatus for implementing same in a digital data processing system |
| US4802119A (en) * | 1987-03-17 | 1989-01-31 | Motorola, Inc. | Single chip microcomputer with patching and configuration controlled by on-board non-volatile memory |
-
1992
- 1992-10-23 JP JP4309452A patent/JPH06187143A/ja not_active Withdrawn
-
1993
- 1993-10-21 US US08/140,598 patent/US5493674A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8316199B2 (en) | 2006-11-07 | 2012-11-20 | Hitachi Solutions, Ltd. | Data processing control method, information processing apparatus, and data processing control system |
| JP2008293525A (ja) * | 2008-07-22 | 2008-12-04 | Hitachi Software Eng Co Ltd | データ処理制御方法、情報処理装置、及びデータ処理制御システム |
| JP2017045134A (ja) * | 2015-08-24 | 2017-03-02 | 富士通株式会社 | 情報処理装置、コンパイル方法及びコンパイラ |
| JP2021006966A (ja) * | 2019-06-28 | 2021-01-21 | 凸版印刷株式会社 | 半導体装置、制御方法およびプログラム |
| JP2021033969A (ja) * | 2019-08-29 | 2021-03-01 | アルパイン株式会社 | データ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5493674A (en) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06187143A (ja) | 電子装置 | |
| EP0569969B1 (en) | Microcomputer having instruction memory storing instructions for reading out internal conditions | |
| US6453365B1 (en) | Direct memory access controller having decode circuit for compact instruction format | |
| JP3230262B2 (ja) | 電子装置及びその固定情報修正方法 | |
| US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
| KR950033816A (ko) | 디지탈 영상/그래픽 프로세싱을 위한 마이크로프로세서에서 회로, 아키텍처 및 방법 | |
| JP3563768B2 (ja) | Ｒｏｍプログラム変更装置 | |
| US7103759B1 (en) | Microcontroller architecture supporting microcode-implemented peripheral devices | |
| KR100280590B1 (ko) | 전자 장치 | |
| US6216217B1 (en) | Data processor | |
| JP4471947B2 (ja) | データ処理装置及びデータ処理方法 | |
| KR100321745B1 (ko) | 외부메모리액세스를위한마이크로컨트롤러유닛 | |
| KR960001977B1 (ko) | 프로그램가능 제어기의 제어방법 | |
| US20220156074A1 (en) | Electronic device and multiplexing method of spatial | |
| JP3442972B2 (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JP2665039B2 (ja) | マイクロプログラム制御装置 | |
| JP2004013506A (ja) | プロセッサのダウンロード装置及びその制御方法 | |
| JPH07182230A (ja) | メモリカード | |
| JP2003177957A (ja) | メモリ制御回路 | |
| JPH0250495B2 (ja) | ||
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPH0454531A (ja) | プログラム読出し回路 | |
| JPS6215645A (ja) | 中央処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |