JP2000039928A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 復帰命令アドレスと演算に使用する内部情報
との整合性を保ってリカバリ処理を行う。 【解決手段】 ユーザプログラムを格納するＲＯＭ５
と、プログラムの実行時に参照される情報を記憶するＲ
ＡＭ３と、ＲＯＭ５内の命令を実行するＣＰＵ１と、情
報伝達用の内部バス４を持つ。不揮発メモリ６は、停電
発生時でのプログラムカウンタ２の値の退避、停電復帰
時での復元に、不揮発メモリ１０は、停電発生時点でＲ
ＡＭ３の内容の退避、停電復帰時での復元に用いる。ア
ドレスデコーダ８は、前記第１又は第２の不揮発メモリ
の内容を退避又は復元する際のアドレスを示す。制御回
路７は、退避又は復元の制御を行う。メモリ選択回路９
は、停電復帰時に、実行命令をＲＯＭ５と不揮発メモリ
６とのいずれから取り出すかを、外部から伝達される切
換信号１１により選択する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータのリカバリ機構に関し、特に、停電等の電源系の事
故により、マイクロコンピュータの稼働が停止させられ
た場合のユーザプログラムの実行を、マイクロコンピュ
ータの停止時点の内部情報を復元した後、該停止時点の
命令アドレスへ復帰させることにより、復帰命令アドレ
スと内部情報との整合性を保って継続実行することを可
能にしたマイクロコンピュータのリカバリ機構に関す
る。

【０００２】

【従来の技術】従来、マイクロコンピュータにおいて、
停電等の電源系の事故に対処するリカバリ処理のため
に、停電時にRAMの値をバックアップし、停電復帰時に
該バックアップされたRAMの値を復元する機能を有する
ものが既に存在している。

【０００３】以下に、上記の従来技術について説明す
る。図３は、従来のリカバリ機構を含むマイクロコンピ
ュータのハードウェア構成を示すブロック図である。マ
イクロコンピュータ22には、プログラムを実行するCPU3
1 、現在のプログラムのアドレスを示すプログラムカウ
ンタ32、プログラム実行時に情報を記憶するRAM33 、ユ
ーザプログラムの一連のステップを格納するROM35 、CP
U31 とRAM33 とROM35 と書き込み制御回路319 とアドレ
スデコーダ320 を結ぶ内部バス34、停電時にRAM33 の値
が書き込まれるバックアップ用不揮発メモリ321 、停電
時にRAM33 の値をバックアップ用不揮発メモリ321 に書
き込むための制御を行う書き込み制御回路319 、RAM33
の値をバックアップ用不揮発メモリ321 に書き込み、又
は読み込みをする際のバックアップ用不揮発メモリ321
上のアドレスを示すアドレスデコーダ320 が内蔵されて
いる。

【０００４】次に、図３に示す従来のマイクロコンピュ
ータのリカバリ機構の動作について説明する。RAMのバ
ックアップ機能を持ったマイクロコンピュータ322 にお
いて、通常の開始時点においては、ROM35 より命令がCP
U31 にフェッチされ、実行される。

【０００５】停電時にバックアップする際には、アドレ
スデコーダ320 と書き込み制御回路319 により、RAM33
の値はバックアップ用不揮発メモリ321 に書き込まれ
る。マイクロコンピュータ322 が停電から復帰した場合
には、バックアップ用不揮発メモリ321 の値をRAM33 に
書き込み、CPU31 がROM35 のリセットベクタの値をフェ
ッチし、そのアドレスに分岐する。すなわち、停電復帰
時には、バックアップ用不揮発メモリ321 の内容を、RA
M33 に書き込み、CPU31 は、上記ユーザプログラムの一
連のステップを格納しているROM35 の先頭プログラムス
テップのアドレスから値をフェッチし、該アドレスに分
岐する。

【０００６】次に、この分野に関連する従来技術を過去
の特許出願を対象として遡及調査すると、特開平２−２
６４３１７号公報には、電源電圧の異常を検出する回路
を設置して、電源電圧の異常時には、処理状態( 正確に
は、処理の遷移状態) を示すフラグとプログラムカウン
タの値と、停電時処理の実行を示すフラグとをRAM に記
憶させ、電源回復時、又は電源投入時には、上記RAM に
記憶された処理状態を示すフラグから停電時からのリカ
バリ処理をすべきか、それとも通常処理をすべきかを判
断し、停電時からのリカバリ処理をすべきと判断された
場合には、上記RAM に記憶されたプログラムカウンタの
値と処理状態に基づいて、停電時に中止された直後の状
態から処理を再開する技術が開示されている。

【０００７】

【発明が解決しようとする課題】ところで、従来のリカ
バリ技術では、停電時にRAMの値はバックアップ用不揮
発メモリにバックアップすることは可能であるが、停電
復帰後のRAMの値は一連のユーザプログラムの実行途上
の値であるため、リセットベクタから再実行させると、
ユーザプログラムが暴走する可能性がある。すなわち、
従来のリカバリ処理によれば、停電が生じる以前の演算
における演算途中のRAMの値が、先ず上記バックアップ
により復元され、次にリセットベクタから、すなわち一
連のユーザプログラムの最初から再実行される。よっ
て、該復元された前回の演算途中のRAMの値に対して、
上記一連のユーザプログラムにより、再度同じ演算がな
されてしまう可能性があるためである。

【０００８】また、停電期間が長引くなどの事態の変化
により、停止した演算の途中から処理を再開するより
も、場合によっては、上記一連のユーザプログラムを最
初からスタートし直す必要が生じることがある。さら
に、停止時のマイクロコンピュータ内部の状態遷移によ
っても、上記一連のユーザプログラムを最初からスター
トすべき場合がある。従って、リカバリ処理にする場合
と、最初からスタートさせる場合との選択の余地を残す
ことも課題であった。

【０００９】なお、上記の特開平２−２６４３１７号公
報に開示されている技術は、一つの命令に閉じて、該命
令の実行過程におけるリカバリ処理を実行するものであ
り、本発明に係るリカバリ機構のように、一連のユーザ
プログラムの全実行過程におけるリカバリ処理の実行を
保証するものではない。従って、演算過程で使用される
情報のバックアップとリカバリ処理まではなされない。

【００１０】本発明は、以上のような従来のマイクロコ
ンピュータのリカバリ機構における問題点に鑑みてなさ
れたものであり、マイクロコンピュータの停電復帰時に
おいて、復帰命令アドレスと演算に使用する内部情報と
の整合性を保ってリカバリ処理することが可能なマイク
ロコンピュータを提供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、この発明の第１の観点に係るマイクロコンピュータ
は、ユーザプログラムを格納する読み出し専用メモリ
と、前記ユーザプログラムの実行時に参照される情報を
記憶するランダムアクセスメモリと、プログラムカウン
タに逐次示される値に対応した前記読み出し専用メモリ
内の命令を逐次実行する主プロセッサユニットと、前記
読み出し専用メモリとランダムアクセスメモリと主プロ
セッサユニットとの間の情報を伝達する内部バスを有す
るマイクロコンピュータにおいて、停電発生時点で前記
プログラムカウンタの値を退避し、停電復帰時に前記プ
ログラムカウンタの値を前記退避されたプログラムカウ
ンタの値でもって復元するための第１の不揮発メモリ
と、前記停電発生時点で前記ランダムアクセスメモリの
内容を退避し、停電復帰時に前記ランダムアクセスメモ
リの内容を前記退避されたランダムアクセスメモリの内
容でもって復元するための第２の不揮発メモリと、前記
第１の不揮発メモリ又は第２の不揮発メモリの内容の退
避又は内容の復元の際に、前記第１の不揮発メモリ又は
第２の不揮発メモリのアドレスを示すためのアドレスデ
コーダと、前記退避又は復元処理のための制御を行う制
御回路と、電源投入時又は停電復帰時又はリセット時
に、実行命令を前記ユーザプログラムを格納する読み出
し専用メモリと前記第１の不揮発メモリとのいずれから
取り出すかの選択を、外部から伝達される切換信号によ
り決定することができるメモリ選択回路を備えたことを
特徴とする。

【００１２】すなわち、RAMのバックアップ機能を持っ
たマイクロコンピュータにおいて、プログラムカウンタ
をバックアップする不揮発メモリと、電源投入時、停電
復帰時およびリセット時に、プログラムカウンタをバッ
クアップした不揮発メモリと通常のリセットベクタを格
納したROMとを選択する信号と回路を有し、停電復帰後
にバックアップした不揮発メモリか通常のリセットベク
タを格納したROMかを選択する機能を有する。図１にお
いて、停電時に書き込み制御回路7により、その時点の
ユーザプログラムの実行ステップのアドレスに対応して
いるプログラムカウンタ2の値が、アドレスデコーダ8に
より選択された分岐先格納不揮発メモリ6に書き込まれ
る。

【００１３】ここで、前記第１の不揮発メモリと第２の
不揮発メモリとを一つの不揮発メモリに統合することが
可能である。

【００１４】また、前記停電発生時点で前記第１の不揮
発メモリのロケーションアドレスをリセットベクタのア
ドレスとすることができる。

【００１５】そして、電源投入時又は停電復帰時又はリ
セット時における実行命令の取り出しに際して、前記切
換信号がアクティブレベルで、かつ前記プログラムカウ
ンタの内容がリセットベクタの値である場合には、前記
メモリ選択回路は前記第１の不揮発メモリを選択し、前
記切換信号が非アクティブレベルの場合には、前記メモ
リ選択回路は前記ユーザプログラムを格納する読み出し
専用メモリを選択することが可能である。

【００１６】すなわち、電源投入時又は停電復帰時又は
リセット時には、マイクロコンピュータ12のリセットベ
クタをプログラムカウンタ2が示しているので、そのア
ドレスに分岐する。この時点で、さらに、切換信号11が
アクティブレベルであれば、メモリ選択回路9により分
岐先格納不揮発メモリ6を選択し、そこに書き込まれて
いるアドレスに分岐する。上記分岐先は、停電時に分岐
先格納不揮発メモリ6に書き込まれたアドレスであるた
め、停電時に中断されたアドレスに分岐することにな
り、停電時にバックアップされたユーザプログラムの実
行時点のアドレスから、再び該ユーザプログラムを実行
する。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。（第１の実施の形態）図１は、本
発明の第１の実施の形態に係るリカバリ機構を含むマイ
クロコンピュータのハードウェア構成を示すブロック図
である。

【００１８】図１において、マイクロコンピュータ12
は、プログラムを実行するCPU1、現在のプログラムの命
令アドレスを示すプログラムカウンタ2 、プログラム実
行時に情報を記憶するRAM3、ユーザプログラムを格納す
るROM5、停電時にRAM3の値を書き込むバックアップ用不
揮発メモリ10、停電時にプログラムカウンタ2 の値が書
き込まれる分岐先格納不揮発メモリ6、バックアップ時
にプログラムカウンタ2とRAM3の値を分岐先格納不揮発
メモリ6とバックアップ用不揮発メモリ10に書き込む
際、又は復元時にプログラムカウンタ2とRAM3に読み込
む際のアドレスを示すアドレスデコーダ8、上記書き込
み又は読み込みの制御を行う書き込み制御回路7、ROM5
と分岐先格納不揮発メモリ6 を選択するメモリ選択回路
9、CPU1とRAM3とROM5と分岐先格納不揮発メモリ6と書き
込み制御回路7とアドレスデコーダ8を結ぶ内部バス4を
内蔵している。

【００１９】メモリ選択回路9は、切換信号11とプログ
ラムカウンタ2により、ROM5，分岐先格納用不揮発メモ
リ6のいずれかを選択する。

【００２０】停電時にプログラムカウンタ2の値を書き
込む分岐先格納用不揮発メモリ6のアドレスは、リセッ
トベクタのアドレスとする。

【００２１】停電から復帰した場合には、バックアップ
用不揮発メモリ10の内容がRAM3に書き込まれ、メモリ選
択回路9により選択されたROM5または分岐先格納不揮発
メモリ6からフェッチし、該フェッチされたアドレスへ
の分岐が実行される。

【００２２】次に、図１を参照しつつ、本発明の第１の
実施の形態に係るマイクロコンピュータのリカバリ機構
の動作について説明する。

【００２３】マイクロコンピュータ12において、通常
は、ROM5より命令のアドレスがCPU1にフェッチされ、該
フェッチされたアドレスの命令が実行される。

【００２４】停電時にバックアップする際には、アドレ
スデコーダ8と書き込み制御回路7により、プログラムカ
ウンタ2の値が分岐先格納不揮発メモリ6に書き込まれ、
RAM3の値がバックアップ用不揮発メモリ10に書き込まれ
る。

【００２５】ここで、分岐先格納不揮発メモリ6のロケ
ーションアドレスは、マイクロコンピュータ12のリセッ
トベクタのアドレスにしておく。この理由は、マイクロ
コンピュータ12の処理再開時点において、マイクロコン
ピュータ12が停電時のリカバリ処理を伴う再開であるこ
とを知ることができるようにするためである。

【００２６】さて、上記のバックアップを済ませた後、
マイクロコンピュータ12が停電から復帰した場合には、
書き込み制御回路７がバックアップ用不揮発メモリ10の
値をRAM3に書き込み、CPU1がリセットベクタの値をフェ
ッチし、該フェッチされたアドレスに分岐する。この場
合に、切換信号11がアクティブレベルであり、かつプロ
グラムカウンタ2がリセットベクタの値であれば、メモ
リ選択回路9により分岐先格納不揮発メモリ6が選択さ
れ、CPU1に分岐先格納不揮発メモリ6の内容がフェッチ
され、上記停電時に書き込まれたプログラムカウンタ2
のアドレスに分岐して、該アドレスからユーザプログラ
ムの実行を再開する。なお、この時点では、RAM3には、
上記のバックアップ用不揮発メモリ10からの書き込みに
より、上記バックアップをした時点での値が既に書き込
まれているため、上記停電時の状態からプログラムを実
行することが可能になる。この後の処理では、プログラ
ムカウンタ2の内容は、リセットベクタのアドレスでは
なくなるため、メモリ選択回路9は、分岐先格納不揮発
メモリ6ではなく、ROM5を選択し、CPU1には分岐した先
の命令がフェッチされる。

【００２７】なお、上記で、切換信号11が非アクティブ
レベルの場合には、プログラムカウンタ2の値にかかわ
らず、メモリ選択回路9によりROM5が選択され、CPU1に
命令がフェッチされる。この場合は、いわゆるリセット
スタートであるから、スタートに先立って、RAM3の内容
は、ROM5に格納された一連のユーザプログラムをスター
トさせるに必要な初期値に戻される。

【００２８】（第２の実施の形態）図２は、本発明の第
２の実施の形態に係るリカバリ機構を含むマイクロコン
ピュータのハードウェア構成を示すブロック図である。

【００２９】図２を参照すると、マイクロコンピュータ
18には、プログラムを実行するCPU1、現在のプログラム
の命令アドレスを示すプログラムカウンタ2、プログラ
ム実行時に参照される情報を記憶するRAM3、ユーザプロ
グラムを格納するROM5、停電時にプログラムカウンタ2
の値とRAM3の値が書き込まれるバックアップ用不揮発メ
モリ15、バックアップ時に上記プログラムカウンタ2とR
AM3の値をバックアップ用不揮発メモリ15に書き込む
際、又は復元時にプログラムカウンタ2とRAM3に読み込
む際のアドレスを示すアドレスデコーダ14、上記書き込
み又は読み込みを制御する書き込み制御回路13、ROM5と
バックアップ用不揮発メモリ16を選択するメモリ選択回
路9、CPU1とRAM3とROM5と書き込み制御回路13とアドレ
スデコーダ14を結ぶ内部バス4が内蔵されている。

【００３０】メモリ選択回路9は、切換信号11とプログ
ラムカウンタ2により、ROM5，バックアップ用不揮発メ
モリ16のいずれかを選択する。

【００３１】停電時にプログラムカウンタ2の値を書き
込むアドレスである分岐先アドレスのロケーションアド
レスは、リセットベクタの分岐命令の分岐先のアドレス
とする。

【００３２】停電から復帰した場合には、バックアップ
用不揮発メモリ15のRAM用アドレス17の内容をRAM3に書
き込み、メモリ選択回路9により選択されたROM5のリセ
ットアドレスまたはバックアップ用不揮発メモリ16の分
岐先アドレス16を含む分岐命令から命令がフェッチさ
れ、該フェッチされた命令が実行される。

【００３３】次に、図２を参照しつつ、本発明の第２の
実施の形態に係るマイクロコンピュータのリカバリ機構
の動作について説明する。

【００３４】マイクロコンピュータ18において、通常
は、ROM5より命令のアドレスがCPU1にフェッチされ、該
フェッチされたアドレスの命令が実行される。

【００３５】停電時にバックアップする際には、アドレ
スデコーダ14と書き込み制御回路7により、プログラム
カウンタ2の値は、バックアップ用不揮発メモリ15に格
納されている分岐命令の分岐先アドレス16に書き込ま
れ、RAM3の値はバックアップ用不揮発メモリ15に格納さ
れているRAM用アドレス17に書き込まれる。

【００３６】ここで、バックアップ用不揮発メモリ15の
分岐先アドレス16のロケーションアドレスは、マイクロ
コンピュータ18のリセットベクタの分岐命令の分岐先の
アドレスとなるようにしておく。

【００３７】さて、マイクロコンピュータ18が停電から
復帰した場合には、バックアップ用不揮発メモリのRAM
用アドレス17の値をRAM3に書き込み、CPU1がリセットベ
クタの命令をフェッチし実行する。この場合に、切換信
号11がアクティブレベルの場合で、かつプログラムカウ
ンタ2がリセットベクタの値の場合には、メモリ選択回
路9によりバックアップ用不揮発メモリ15が選択され、
その分岐先アドレス16の内容を含む分岐命令が、CPU1に
フェッチされて実行されるため、停電時に書き込まれた
プログラムカウンタ2のアドレスに分岐することにな
る。 RAM3は、上記バックアップをした時点での値が書
き込まれているため、停電時の状態からプログラムを実
行することが可能になる。この後の処理では、プログラ
ムカウンタ2の内容がリセットベクタのアドレスではな
くなるため、メモリ選択回路9はバックアップ用不揮発
メモリ15ではなく、ROM5を選択し、CPU1には分岐した先
の命令がフェッチされる。

【００３８】なお、切換信号11が非アクティブレベルの
場合には、プログラムカウンタ2の値にかかわらず、メ
モリ選択回路9によりROM5が選択され、CPU1に命令がフ
ェッチされる。この場合は、いわゆるリセットスタート
であるから、スタートに先立って、RAM3の内容は、ROM5
に格納された一連のユーザプログラムをスタートさせる
に必要な初期値に戻される。

【００３９】

【発明の効果】以上に説明したとおり、本発明に係るマ
イクロコンピュータのリカバリ機構によれば、マイクロ
コンピュータが停電から復帰した場合に、切換信号によ
り停電に入る前の状態からプログラムをスタートさせる
か、それともリセットスタートさせるかを選択すること
ができて、かつ停電に入る前の状態からプログラムをス
タートさせる場合には、停電時に中断されたアドレスか
ら、該中断時点での情報を復元してプログラムを継続実
行させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るリカバリ機構
を含むマイクロコンピュータのハードウェア構成を示す
ブロック図である。

【図２】本発明の第２の実施の形態に係るリカバリ機構
を含むマイクロコンピュータのハードウェア構成を示す
ブロック図である。

【図３】従来技術のリカバリ機構を含むマイクロコンピ
ュータのハードウェア構成を示すブロック図である。

【符号の説明】

１ ＣＰＵ ２ プログラムカウンタ ３ ＲＡＭ ４ 内部バス ５ ＲＯＭ ６，１０，１５ 不揮発メモリ ７，１３ 書き込み制御回路 ８，１４ アドレスレコーダ ９ メモリ選択回路 １１ 切換信号 １２，１８ マイクロコンピュータ

Claims (4)

【特許請求の範囲】
1. 【請求項１】ユーザプログラムを格納する読み出し専用
   メモリと、前記ユーザプログラムの実行時に参照される
   情報を記憶するランダムアクセスメモリと、プログラム
   カウンタに逐次示される値に対応した前記読み出し専用
   メモリ内の命令を逐次実行する主プロセッサユニット
   と、前記読み出し専用メモリとランダムアクセスメモリ
   と主プロセッサユニットとの間の情報を伝達する内部バ
   スを有するマイクロコンピュータにおいて、 停電発生時点で前記プログラムカウンタの値を退避し、
   停電復帰時に前記プログラムカウンタの値を前記退避さ
   れたプログラムカウンタの値でもって復元するための第
   １の不揮発メモリと、 前記停電発生時点で前記ランダムアクセスメモリの内容
   を退避し、停電復帰時に前記ランダムアクセスメモリの
   内容を前記退避されたランダムアクセスメモリの内容で
   もって復元するための第２の不揮発メモリと、 前記第１の不揮発メモリ又は第２の不揮発メモリの内容
   の退避又は内容の復元の際に、前記第１の不揮発メモリ
   又は第２の不揮発メモリのアドレスを示すためのアドレ
   スデコーダと、 前記退避又は復元処理のための制御を行う制御回路と、 電源投入時又は停電復帰時又はリセット時に、実行命令
   を前記ユーザプログラムを格納する読み出し専用メモリ
   と前記第１の不揮発メモリとのいずれから取り出すかの
   選択を、外部から伝達される切換信号により決定するこ
   とができるメモリ選択回路を備えたこと、 を特徴とするマイクロコンピュータ。
2. 【請求項２】前記第１の不揮発メモリと第２の不揮発メ
   モリとを一つの不揮発メモリに統合したこと、 を特徴とする請求項１に記載のマイクロコンピュータ。
3. 【請求項３】前記停電発生時点で前記第１の不揮発メモ
   リのロケーションアドレスをリセットベクタのアドレス
   としたこと、 を特徴とする請求項１又は請求項２に記載のマイクロコ
   ンピュータ。
4. 【請求項４】電源投入時又は停電復帰時又はリセット時
   における実行命令の取り出しに際して、前記切換信号が
   アクティブレベルで、かつ前記プログラムカウンタの内
   容がリセットベクタの値である場合には、前記メモリ選
   択回路は前記第１の不揮発メモリを選択し、前記切換信
   号が非アクティブレベルの場合には、前記メモリ選択回
   路は前記ユーザプログラムを格納する読み出し専用メモ
   リを選択すること、 を特徴とする請求項３に記載のマイクロコンピュータ。