JP2635169B2 - マイクロプログラム制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプログラム制御方式を用いたマイ
クロプログラム制御装置に関し、特にマイクロ命令ごと
の処理結果を自動的に制御記憶バッファに格納するマイ
クロプログラム制御装置に関する。

〔従来の技術〕

従来のマイクロプログラム制御装置では、１マイクロ
命令によって処理した一時的な処理の中間結果を保持す
る場合、マイクロプログラム制御装置内の少数のレジス
タや、マイクロ命令処理回路内の小容量の一時記憶領域
に退避し、必要に応じて再読み出しを行なっていた。

また、例えば特開昭63−188232号公報に記載のような
マイクロプログラム制御装置においても、マイクロ命令
によるレジスタの格納に伴い、フラグ発生回路処理によ
る結果を一時記憶領域であるフラグ記憶回路に退避し、
必要に応じてマイクロ命令により読み出し処理を行うこ
とができるようになっていた。しかし、再度同じレジス
タに異なるデータを設定した後、前フラグ情報を判定す
る必要が生じた場合、再度レジスタの設定が必要であっ
た。

〔発明が解決しようとする課題〕

上記従来技術は１マイクロ命令によって処理する一時
的な処理の中間結果を保持する場合には、マイクロプロ
グラム制御装置内の少数のレジスタや、マイクロ命令処
理回路内の小容量の一時的記憶領域を利用しなければな
らない。

しかし、マイクロ命令の処理結果を保持するうえで、
マイクロ命令処理回路が複雑になり、１個のマイクロ命
令で多岐にわたる処理結果を多数生成する場合や一度処
理した結果を長時間保持する場合についての配慮がされ
ておらず、マイクロ命令によって、実行された処理結果
が保持できない場合や、連続した処理により処理結果が
変化した場合には、マイクロ命令を再実行する必要があ
りマイクロ命令の処理を複雑にし、処理時間が長くなる
という問題があった。

本発明の目的は、前記問題点を除去するとともに、各
マイクロ命令アドレス対応に処理結果を自動的に制御記
憶バッファに保持することができ、制御記憶バッファ内
の処理格納フラグ及び処理選択フラグを当該マイクロ命
令アドレス以外のマイクロ命令によって制御できるよう
にしてマイクロプログラムの効率的に処理するマイクロ
プログラム制御装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明のマイクロプログラ
ム制御装置は、マイクロプログラムをマイクロプログラ
ムロードパスから記憶制御にロードする手段と、制御記
憶内のマイクロプログラムによってマイクロ命令の呼び
出しと、次のマイクロ命令アドレスの生成との一連の動
作をする回路と、マイクロ命令によって制御し、回路内
に小容量の一時記憶を有するマイクロプログラム制御装
置において、処理格納フラグと処理選択フラグと処理結
果保持領域で構成される随時書き込み読み出し可能な制
御記憶バッファと、マイクロ命令アドレスにより制御記
憶バッファ内領域をアクセスできる手段と、マイクロ命
令処理回路と制御記憶バッファとの間でデータ転送及び
制御処理を行う制御回路とを備えたものである。

〔作用〕

かかる構成において、マイクロプログラムをマイクロ
プログラムロードパスより制御記憶にロードし、マイク
ロ命令アドレスにより制御記憶内のマイクロプログラム
のマイクロ命令が呼び出される。マイクロ命令アドレス
は制御記憶バッファ内のアドレスと対応してアクセスで
き、マイクロ命令処理回路を呼び出されたマイクロ命令
で処理する時、生じる処理結果を送出し、制御回路にて
マイクロ命令アドレスで示された制御記憶バッファにつ
いて、処理格納フラグ及び処理選択フラグで判別し、処
理格納フラグによる書き込み許可モードである場合に、
処理選択フラグで示される処理結果を自動的に処理結果
保持領域に格納する。また、マイクロ命令により前もっ
て処理格納フラグを書き込み禁止モードにしてある場合
には、制御記憶バッファには処理結果の格納処理は行な
われない。

一方、マイクロ命令により処理結果を読み出す場合
は、マイクロ命令によるマイクロ命令アドレスを元に制
御記憶バッファ内を索引し、処理結果保持領域の読み出
しを制御する制御回路によって読み出され、処理選択フ
ラグに対応する処理結果読み出し領域に設定できるもの
である。

〔実施例〕

以下、本発明の一実施例を図面を用いて詳細に説明す
る。

第３図は、従来のマイクロプログラム制御装置を示す
ブロック図である。

第３図において、１はマイクロプログラムを格納する
制御記憶、２は制御記憶１内をアクセスするためのセレ
クタ（SEL）、７は制御記憶１より読み出されたマイク
ロ命令の特定フィールドから次の制御記憶アドレスを生
成するアドレス生成回路（ADDR）、６は制御記憶１にマ
イクロプログラムをロードするためのマイクロプログラ
ムロードパス、５は命令レジスタのオペランドを基に示
される先頭マイクロ命令アドレス、８は制御記憶１より
読み出されたマイクロ命令を処理するマイクロ命令処理
回路、13はマイクロ命令処理回路８に外部よりデータを
取り込むための入力データパス、14は、マイクロ命令処
理回路８より外部にデータを出力するための出力データ
パス、15はマイクロ命令処理回路８内にある一時記憶で
ある。

第３図においてマイクロプログラムロードパス６から
マイクロプログラムが制御記憶１にロードされ、先頭マ
イクロ命令アドレス５により最初のマイクロ命令がセレ
クタ２により選択され、マイクロ命令処理回路８に送出
される。選択されたマイクロ命令により、マイクロ命令
処理回路８は処理を行い、必要なデータは、入力データ
パス13より取り込み、出力するデータは、出力データパ
ス14より出力して、処理の中間的結果はマイクロ命令処
理回路８内の一時記憶15や、レジスタ類に退避し、アド
レス生成回路７より次のマイクロ命令アドレスをセレク
タ２に送り、制御記憶１より次のマイクロ命令をマイク
ロ命令処理回路８に取り込み、最初のマイクロ命令で退
避した情報を利用し、第２のマイクロ命令処理を行い、
第３マイクロステップ以降についても同様の処理を行
う。このようなマイクロプログラム制御装置において、
前記のような処理結果の退避方法が取られていたが、マ
イクロ命令処理回路８が複雑になり、多岐にわたる処理
結果を多数生成した場合や、一度処理結果として得られ
た情報を数マイクロステップをへだてて使用する場合に
は、一部の処理結果を破棄し、必要に応じて再度処理を
して使用していた。このため、マイクロプログラムを作
成する上でもこれを考慮し、コーティングする必要があ
り、マイクロプログラム処理効果を悪くする要因となっ
ていた。

本発明の実施例を、第１図に示す。第１図は本実施例
のマイクロプログラム制御装置を示すブロック図であ
る。第３図と比較して異なる所は、制御記憶バッファ3,
セレクタ4,制御回路12,制御記憶バッファ３と制御回路1
2とデータ転送を行う制御記憶バッファアクセス９、マ
イクロ命令処理回路８と制御回路12とでデータ転送や制
御信号をのせる処理結果転送パス10,制御回路12の制御
により制御記憶バッファ３の内容を外部に取り出すため
の読み出しパス11である。

制御回路12は、アドレス生成回路７より次のマイクロ
命令アドレスを取り込み、セレクタ４に処理中のマイク
ロ命令アドレスの指示をするとともに、マイクロ命令処
理回路８で発生した処理結果を処理結果転送パス10から
取り出し、セレクタ４により処理中のマイクロ命令アド
レスに対応する制御記憶バッファ３に転送する処理を行
う。先頭マイクロ命令アドレス５は、セレクタ2,4にそ
れぞれ通じており、第１マイクロプログラムステップで
は、先頭マイクロ命令アドレス５によりセレクタ2,4を
起動する。

第１図において、マイクロ命令処理回路８で発生した
処理結果は、処理結果転送パス10より制御回路12に自動
的に送られ、制御回路12は、処理結果転送パス10から処
理結果を取り出し、処理中のマイクロ命令アドレスに対
応する制御記憶バッファ３の内容を取り出し、取り出し
た内容に従って処理を行う。

第２図は、制御記憶バッファ３内の記憶領域の構成図
を示したものである。制御記憶バッファ３内メモリ20に
は、処理格納フラグ21と、処理選択フラグ22及び、処理
結果保持領域23から構成されており、処理格納フラグ21
は、書き込み読み出しを制御するためのフラグであり、
処理選択フラグ22は、マイクロ命令処理回路８から取り
出した処理結果のうち、処理部を識別するためのフラグ
である。

制御記憶バッファ３の内容は、処理格納フラグ21によ
り判定され、書き込み許可モードである時、あらかじめ
指定された処理選択フラグ22に従い、処理結果の中から
指定された処理部のデータを制御記録バッファに設定す
る。

一方、マイクロ命令により制御記憶バッファ３の内容
を取り出す場合は、マイクロ命令内に読み出す制御記録
バッファ３のアドレスを指定し、処理結果転送パス10に
より制御回路12を制御して制御記憶バッファ３の内容を
読み出す。このとき、処理選択フラグ22に指定してある
処理部に対して、読み出された情報が設定できるように
制御する。

制御記憶バッファ３内は処理格納フラグ21及び処理選
択フラグ22は、マイクロプログラムによってシステムを
リセットする時、初期値を設定するようにし、マイクロ
命令によって、変更できるようにしておき、必要に応じ
て変化させる。

本実施例によれば、制御記憶１をアクセスするアドレ
スと同じアドレスを使用し、各マイクロ命令単位に、前
もって設定しておいた処理選択フラグ22にもとづく処理
部の処理結果を、自動的に制御記憶バッファ３に取り込
むことができ、また、必要に応じて取り出すことができ
るため、従来に比べマイクロプログラムの効率的な処理
を可能にする。

さらに、読み出しパスを利用して、万一障害が発生し
た場合のマイクロプログラムトレース情報を採取できる
効果もある。

〔発明の効果〕

以上の説明から明らかなように、本発明によればマイ
クロプログラム処理中に生じた処理結果を、マイクロプ
ログラムステップ対応に自動的に採取できるため、一度
処理した結果を意識して固定の領域に確保する必要がな
く、また、必要に応じて処理結果を取り出せるため、マ
イクロプログラムの効率的な処理ができ、これにより、
マイクロプログラムの処理速度を向上させ処理時間の短
縮できる効果がある。

また、マイクロ命令アドレス対応に処理結果を自動的
に制御記憶バッファに取り出しているため、マイクロプ
ログラムのトレース情報として利用できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のマイクロプログラム制御装
置を示すブロック図、第２図は第１図の制御記憶バッフ
ァ内の記憶領域の構成図、第３図は従来のマイクロプロ
グラム制御装置を示すブロックである。 １……制御記憶， 2,4……セレクタ（SEL）， ３……制御記憶バッファ， ５……先頭マイクロ命令アドレス， ６……マイクロプログラムロードパス， ７……アドレス生成回路（ADDR）， ８……マイクロ命令処理回路， ９……制御記憶バッファアクセスパス， 10……処理結果転送パス,11……読み出しパス， 12……制御回路,13……入力データパス， 14……出力データパス,15……一時記憶， 20……制御記憶バッファ内メモリ， 21……処理格納フラグ,22……処理選択フラグ， 23……処理結果保持領域。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−40668（ＪＰ，Ａ) 特開 昭51−78150（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】マイクロプログラムをマイクロプログラム
   ロードパスから制御記憶にロードする手段と、制御記憶
   内のマイクロプログラムによってマイクロ命令の呼び出
   しと次のマイクロ命令アドレスの生成との一連の動作を
   する回路と、マイクロ命令によって制御し、回路内に小
   容量の一時記憶を有するマイクロ命令処理回路より成る
   マイクロプログラム制御装置において、処理格納フラグ
   と処理選択フラグと処理結果保持領域で構成される随時
   書き込み読み出し可能な制御記憶バッファと、マイクロ
   命令アドレスにより制御記憶バッファ内領域をアクセス
   できる手段と、マイクロ命令処理回路と制御記憶バッフ
   ァと間でデータ転送及び制御処理を行う制御回路とを具
   備したことを特徴とするマイクロプログラム制御装置。