JPS5856126A - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS5856126A JPS5856126A JP56155201A JP15520181A JPS5856126A JP S5856126 A JPS5856126 A JP S5856126A JP 56155201 A JP56155201 A JP 56155201A JP 15520181 A JP15520181 A JP 15520181A JP S5856126 A JPS5856126 A JP S5856126A
- Authority
- JP
- Japan
- Prior art keywords
- page
- data
- address
- data transfer
- trq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、例えにコンソール等の外部機器とマイクロコ
ンピュータ本体との間でデータの転送を実行処理するデ
ータ転送装置に関する。
ンピュータ本体との間でデータの転送を実行処理するデ
ータ転送装置に関する。
近年、マイクロコンビ、−夕は増々高度化され、多数の
機能が要求されるよう罠なってきている。その１つにペ
ージング処理があけられる。
機能が要求されるよう罠なってきている。その１つにペ
ージング処理があけられる。
中央処理装置（ＣＰＵ）が現在グログ２ム実行中のペー
ジとは異なるページをアクセスしてデータ修正したい場
合、従来は現在実行中のプログラム処理を一旦停止し、
デパ、り処理プログラムによりて主メモリのページ情報
を変更してからデータ修正を行い、その後にページ情報
を復帰するという手順でなされていた。従って、割単に
データ修−正が出来ず修正に長時間必要とし、システム
効率が悪いばかシでなく、参照したいページ情報が簡単
にアクセスできず不便であった。
ジとは異なるページをアクセスしてデータ修正したい場
合、従来は現在実行中のプログラム処理を一旦停止し、
デパ、り処理プログラムによりて主メモリのページ情報
を変更してからデータ修正を行い、その後にページ情報
を復帰するという手順でなされていた。従って、割単に
データ修−正が出来ず修正に長時間必要とし、システム
効率が悪いばかシでなく、参照したいページ情報が簡単
にアクセスできず不便であった。
本発明は上記の事情に鑑みてなされたもので、外部機器
によシ設定されたデータ転送すべきソースアドレス（転
送源アドレス）、デスティネーションアドレス（転送先
アドレス）およびページ情報を読み込み、このソースア
ドレスに位置するデータをデスティネーシ、ンアドレス
に転送するｒ−夕転送処理を複数回連続処理する回路構
成とすることによシ、現在ＣＰＵが実行中の（−ジとは
異なるベージに自由に所定データを転送でき、コンビ、
−タシステム効率を大幅に向上し得る便利なデータ転送
装置を提供することを目的とする。
によシ設定されたデータ転送すべきソースアドレス（転
送源アドレス）、デスティネーションアドレス（転送先
アドレス）およびページ情報を読み込み、このソースア
ドレスに位置するデータをデスティネーシ、ンアドレス
に転送するｒ−夕転送処理を複数回連続処理する回路構
成とすることによシ、現在ＣＰＵが実行中の（−ジとは
異なるベージに自由に所定データを転送でき、コンビ、
−タシステム効率を大幅に向上し得る便利なデータ転送
装置を提供することを目的とする。
以下、図面を癖照して本発明の実施例を脱明する。９１
図はマイクロコンビ、−夕１と外部機器としてのコンソ
ール２との間でデータ転送を実行処理するデータ転送装
置を示している。
図はマイクロコンビ、−夕１と外部機器としてのコンソ
ール２との間でデータ転送を実行処理するデータ転送装
置を示している。
このマイクロコンビ、−夕１は中央処理装置（ＣＰＵ）
３と主メモリ４とを伽えている。このＣＰＵ１は、コ
ンソール２からデータ転送要求信号（ＴＲ９６号）が供
給されたとき、現在実行中の命令を終了次第、データ転
送すべ惠ソースアドレスおよびデスティネーションアド
レスを読込み、そしてこのソースアドレスに和尚する主
メモリ４の番地からデータを読み取シ、デスティネーシ
ョンアドレスにそのデータを転送せしめ、データ転送完
了後は再び元の命令実行シーケンスに戻るように構成さ
れている。上記コンソール２は、ソースアドレス、デス
ティネーションアドレスおよびデータをマイクロコンビ
、−タ１に入力したル、あるいはマイクロコンビ、−タ
１から転送されてきたアドレスおよびデータを表示する
椿油を有している。このマイクロコンビ、−夕１とコン
ソール２との間では、例えばマイクロコンピュータ１の
アドレス空間のある特定番地をコンソール２のアドレス
に割付けておけば、データ転送要求時、ソースアドレス
をコンソールアドレスとすることによシ、コンソール２
のデータを主メモリ４のデスティネーションアドレスに
転送させることができ、を九逆ニデスティネーシ、ンア
ドレスをコンソールアドレスとすることによシ、主メモ
リ４の所定のアドレスから読み出したデータをコンソー
ル１に転送させることができる。
３と主メモリ４とを伽えている。このＣＰＵ１は、コ
ンソール２からデータ転送要求信号（ＴＲ９６号）が供
給されたとき、現在実行中の命令を終了次第、データ転
送すべ惠ソースアドレスおよびデスティネーションアド
レスを読込み、そしてこのソースアドレスに和尚する主
メモリ４の番地からデータを読み取シ、デスティネーシ
ョンアドレスにそのデータを転送せしめ、データ転送完
了後は再び元の命令実行シーケンスに戻るように構成さ
れている。上記コンソール２は、ソースアドレス、デス
ティネーションアドレスおよびデータをマイクロコンビ
、−タ１に入力したル、あるいはマイクロコンビ、−タ
１から転送されてきたアドレスおよびデータを表示する
椿油を有している。このマイクロコンビ、−夕１とコン
ソール２との間では、例えばマイクロコンピュータ１の
アドレス空間のある特定番地をコンソール２のアドレス
に割付けておけば、データ転送要求時、ソースアドレス
をコンソールアドレスとすることによシ、コンソール２
のデータを主メモリ４のデスティネーションアドレスに
転送させることができ、を九逆ニデスティネーシ、ンア
ドレスをコンソールアドレスとすることによシ、主メモ
リ４の所定のアドレスから読み出したデータをコンソー
ル１に転送させることができる。
これらマイク−コンビ、−夕１とコンソール２との間の
ｒ−夕転送処理をスムースに実行するためのデータ転送
装置５は、前記コンソール２からのデータ転送要求信号
ＴＲＱ毎にマイクロコンビ、−夕１がデータ転送モード
に入ったことを検出し、その検出回数をカウントする検
出カウンターと、データ転送に必要なソースアドレス、
デスティネーションアドレスおｘび−ｚ−ジ情報を格納
する制御情報レジスタ１と、前記ＣＰＵ Ｊが現在グ沖
ダラム実行中のページ情報を一時記憶するための退避レ
ジスタ８と上記ソースアドレスからリードしたデータを
一時記憶するデータレジスタ９と、前記コンソール２か
らのデータ転送要求信号ＴＲＱによって駆動され、マイ
クロコンピュータ１との間で上記カウンタ６のカウント
毎にデータ転送処理を連続実行させる制御機能を有する
制御回路１０とを備えている。そして、これらマイクロ
コンビ、−夕１＃コンソール２及びデータ転送装置６は
パス１１にてそれぞれ接続される構成となっている。
ｒ−夕転送処理をスムースに実行するためのデータ転送
装置５は、前記コンソール２からのデータ転送要求信号
ＴＲＱ毎にマイクロコンビ、−夕１がデータ転送モード
に入ったことを検出し、その検出回数をカウントする検
出カウンターと、データ転送に必要なソースアドレス、
デスティネーションアドレスおｘび−ｚ−ジ情報を格納
する制御情報レジスタ１と、前記ＣＰＵ Ｊが現在グ沖
ダラム実行中のページ情報を一時記憶するための退避レ
ジスタ８と上記ソースアドレスからリードしたデータを
一時記憶するデータレジスタ９と、前記コンソール２か
らのデータ転送要求信号ＴＲＱによって駆動され、マイ
クロコンピュータ１との間で上記カウンタ６のカウント
毎にデータ転送処理を連続実行させる制御機能を有する
制御回路１０とを備えている。そして、これらマイクロ
コンビ、−夕１＃コンソール２及びデータ転送装置６は
パス１１にてそれぞれ接続される構成となっている。
上記データ転送装置５において、今、コンソール２から
データ転送要求信号（ＴＲＱ ）が出力されると、ＣＰ
ＵＪは現在実行中の７’ｓ−グラム命令が終了した後、
この信号（、ＴＲＱ ）によってＴＲＱモードになる。
データ転送要求信号（ＴＲＱ ）が出力されると、ＣＰ
ＵＪは現在実行中の７’ｓ−グラム命令が終了した後、
この信号（、ＴＲＱ ）によってＴＲＱモードになる。
このＴＲＱ信号はＴＲＱ制御回路１０にも供給されてお
シ、このＴＲＱモードを検出弁カウンタ６が検出してそ
の検出出力を上記制御回路１０に送出すると、この制御
回路１０はデータ転送のための回路を駆動する。しかる
後、コンソール２で設定されたソースアドレス、デステ
ィネーシ、ンアドレス及びページｔｔｗを制御転軸レジ
スタ７に格納する。そして、曹き込みの場合には、ソー
スアドレスの内容である書き込みデータ（コンソール２
にて設定したデータ）を主メモリ４のデスティネーショ
ンアドレスに転送し、読み出しの場合には、主メモリ４
のソースアドレスから読み出したデータをデスティネー
ションアドレス（コンソール２のアドレス）に転送し表
示させる。すなわち、ソースアドレスまたはデスティネ
ーションアドレスのいずれかをコンンールアドレスと同
じ番地にすることによシ、コンソール２から主メモリ４
に対する書込〜散出し動作が行なえる。
シ、このＴＲＱモードを検出弁カウンタ６が検出してそ
の検出出力を上記制御回路１０に送出すると、この制御
回路１０はデータ転送のための回路を駆動する。しかる
後、コンソール２で設定されたソースアドレス、デステ
ィネーシ、ンアドレス及びページｔｔｗを制御転軸レジ
スタ７に格納する。そして、曹き込みの場合には、ソー
スアドレスの内容である書き込みデータ（コンソール２
にて設定したデータ）を主メモリ４のデスティネーショ
ンアドレスに転送し、読み出しの場合には、主メモリ４
のソースアドレスから読み出したデータをデスティネー
ションアドレス（コンソール２のアドレス）に転送し表
示させる。すなわち、ソースアドレスまたはデスティネ
ーションアドレスのいずれかをコンンールアドレスと同
じ番地にすることによシ、コンソール２から主メモリ４
に対する書込〜散出し動作が行なえる。
このような一度のデータ転送処理では、ソースアドレス
のデータをデスティネーションアドレスに一度だけしか
転送できない、しかし、コンソール２にてページ情報が
リード／ライトできるようにしているので、現在ＣＰＵ
ｊが実行中のページとは異なるページをアクセスした
い場合、現在のページを退避させ、次に新しいページの
グリセ、トを行ない、任意のデータ転送を行ない、終了
後は元のプログラムに復帰させるようにすることができ
る。すなわち、第２図の７四−チャードに示す４うな複
数回のＴＲＱ処理を連続実行することによ）、これを実
現している。つｔｂ、第２図のステ、７”８１にて、現
在ＣＰＵ Ｊが実行中のページ情報を・童ス１１を介し
て（−ジ情報退避レジスタ８に一時退避記憶させる９次
いでステ、プＳ３にて、コンソール２にて設定されＴＲ
Ｑ制御怪報レジスタ１に格納されているソースアドレス
用ページをＣＰＵ Ｊにプリセットする。ステラｆ’ｍ
では、主メモリ４のソースアドレス用ページから読み出
したデータをデータレジスタ９に格納する０次いでステ
、ｆＢ４では、コンソール２にて設定された制御情報レ
ジスタｒからのデスティネーションアドレス用ページを
ＣＰＵ Ｉにグリセ、トする０次いでステ、プ８．にて
ζこのデスティネーシ。
のデータをデスティネーションアドレスに一度だけしか
転送できない、しかし、コンソール２にてページ情報が
リード／ライトできるようにしているので、現在ＣＰＵ
ｊが実行中のページとは異なるページをアクセスした
い場合、現在のページを退避させ、次に新しいページの
グリセ、トを行ない、任意のデータ転送を行ない、終了
後は元のプログラムに復帰させるようにすることができ
る。すなわち、第２図の７四−チャードに示す４うな複
数回のＴＲＱ処理を連続実行することによ）、これを実
現している。つｔｂ、第２図のステ、７”８１にて、現
在ＣＰＵ Ｊが実行中のページ情報を・童ス１１を介し
て（−ジ情報退避レジスタ８に一時退避記憶させる９次
いでステ、プＳ３にて、コンソール２にて設定されＴＲ
Ｑ制御怪報レジスタ１に格納されているソースアドレス
用ページをＣＰＵ Ｊにプリセットする。ステラｆ’ｍ
では、主メモリ４のソースアドレス用ページから読み出
したデータをデータレジスタ９に格納する０次いでステ
、ｆＢ４では、コンソール２にて設定された制御情報レ
ジスタｒからのデスティネーションアドレス用ページを
ＣＰＵ Ｉにグリセ、トする０次いでステ、プ８．にて
ζこのデスティネーシ。
ンアドレス用ページに相当するメモリ内に前記ステ、ｆ
Ｂ４にて格納したデータレジスタ９のデータを転送する
。これにより、新しい任意の（−ジに所定のデータを書
き込むことができたわけである。その後、ＣＰＵｊの動
作を前のプログラムに戻するために、ステ、グＳ・にて
オールドページの復帰、す表わち退避レジスタ８に退避
されてい丸前のページ情報をＣＰＵ ｌに！リセットす
る。こうすることによｆｉ、ＣＰＵｊはページ修正処理
前に実行していたプログラムの（−ジ動作処理を再び実
行する。
Ｂ４にて格納したデータレジスタ９のデータを転送する
。これにより、新しい任意の（−ジに所定のデータを書
き込むことができたわけである。その後、ＣＰＵｊの動
作を前のプログラムに戻するために、ステ、グＳ・にて
オールドページの復帰、す表わち退避レジスタ８に退避
されてい丸前のページ情報をＣＰＵ ｌに！リセットす
る。こうすることによｆｉ、ＣＰＵｊはページ修正処理
前に実行していたプログラムの（−ジ動作処理を再び実
行する。
上記データ転送装置によれば、処理したいソースアドレ
スあるいはデスティネーションアドレスが現在のＣＰＵ
実行実行ラージなっていても、そのページ情報を消失す
ることなく、シかもデパック等の手１１１４を必要とす
ることなく、目的とするデータ転送を簡単に行なうこと
ができる。
スあるいはデスティネーションアドレスが現在のＣＰＵ
実行実行ラージなっていても、そのページ情報を消失す
ることなく、シかもデパック等の手１１１４を必要とす
ることなく、目的とするデータ転送を簡単に行なうこと
ができる。
以上説明したように本発明によれば、コンソール等の外
部機器によシ設定されたデータ転送スヘキソースアドレ
ス、デステイネー７．ンアドレスおよびページ情報を読
み込み、このソースアドレスに位置するｒ−夕をデステ
イネーシ、ンアドレスに転送するデータ転送処理を複数
回連続処理する回路構成としているので、現在ＣＰＵが
実行中のページとは異なるページに自由に所定のデータ
を転送でき、コンビ、−タシステム効率を大幅に向上し
得る便利なデータ転送装置が提供できる。
部機器によシ設定されたデータ転送スヘキソースアドレ
ス、デステイネー７．ンアドレスおよびページ情報を読
み込み、このソースアドレスに位置するｒ−夕をデステ
イネーシ、ンアドレスに転送するデータ転送処理を複数
回連続処理する回路構成としているので、現在ＣＰＵが
実行中のページとは異なるページに自由に所定のデータ
を転送でき、コンビ、−タシステム効率を大幅に向上し
得る便利なデータ転送装置が提供できる。
第１図は本発明の一実施例に係るデータ転送装置のプロ
、り回路構成図、第２図は第１図の回路動作を説明する
だめのフローチャートでおる。 １…マイクロコンピユータ、２Ｉ−・・コンソール（外
部機器）、３・・・ＣＰＵ、４・・・主メモリ、５・・
・データ転送装置、６−・ＴＲＱモード検出カウンタ、
１・−ＴＲＱ制御情報レジスタ、８・・・ページ情報退
避レジスタ、９・・・データレジスタ、１０−・・ＴＲ
Ｑ制御回路。
、り回路構成図、第２図は第１図の回路動作を説明する
だめのフローチャートでおる。 １…マイクロコンピユータ、２Ｉ−・・コンソール（外
部機器）、３・・・ＣＰＵ、４・・・主メモリ、５・・
・データ転送装置、６−・ＴＲＱモード検出カウンタ、
１・−ＴＲＱ制御情報レジスタ、８・・・ページ情報退
避レジスタ、９・・・データレジスタ、１０−・・ＴＲ
Ｑ制御回路。
Claims (1)
- マイク０コンビ、−夕本体と外部機器との間で所定のデ
ータ転送を実行処理するデータ転送装置において、前記
外部機器からのデータ転送要求信号毎に前記マイ゛り四
コンピュータがデータ転送モードに入ったことを検出し
その回数をカウントする手段と、データ転送に必要なソ
ースアドレス、デスティネーシＷ／アドレスおよびペー
ジ情報を格納する制御情報レジスタ手段と、１覧マイク
ｑコンビ、−夕が現在プログラム実行中のページ情報を
一時記憶する退避レジスタ手段と、前記ソースアドレス
からリードしたデータを一時記憶するデータレジスタ手
段と、このデータレジスタ手段の記憶データを前記デス
ティネーションアドレスに転送すると共に上記データレ
ジスタ手段とマイクロコンピュータとの間でＡｉＪ記カ
ウント手段のカウント毎に上記データ転送処理を連続実
行させる制御機能を有する制御手段とを具備し、連続す
る複数のデータ転送によって前記マイクロコンビ、−夕
が現在実行中のページとは異なるページに自由に所定デ
ータを転送し得るようにしたことを特徴とするデータ転
送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155201A JPS5856126A (ja) | 1981-09-30 | 1981-09-30 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155201A JPS5856126A (ja) | 1981-09-30 | 1981-09-30 | デ−タ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856126A true JPS5856126A (ja) | 1983-04-02 |
Family
ID=15600702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155201A Pending JPS5856126A (ja) | 1981-09-30 | 1981-09-30 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856126A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409417A (en) * | 1990-07-09 | 1995-04-25 | Bando Kiko Co., Ltd. | Numerically controlled grinding machine for plate glass |
-
1981
- 1981-09-30 JP JP56155201A patent/JPS5856126A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409417A (en) * | 1990-07-09 | 1995-04-25 | Bando Kiko Co., Ltd. | Numerically controlled grinding machine for plate glass |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| US4985826A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JPH0798663A (ja) | 非同期ｉ／ｏ制御方式 | |
| US5717931A (en) | Method and apparatus for communicating between master and slave electronic devices where the slave device may be hazardous | |
| JPS5856126A (ja) | デ−タ転送装置 | |
| JPS592058B2 (ja) | 記憶装置 | |
| JP3096382B2 (ja) | Ｄｍａ回路 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPS5936773B2 (ja) | ロ−カルバ−スト転送制御方式 | |
| JP3293144B2 (ja) | 周辺制御装置 | |
| JP2594567B2 (ja) | メモリアクセス制御装置 | |
| SU1541623A1 (ru) | Устройство дл сопр жени ЭВМ с периферийным устройством | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JP2635169B2 (ja) | マイクロプログラム制御装置 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH0685154B2 (ja) | 中間バッファ制御方式 | |
| JPS5920030A (ja) | 入出力命令制御方式 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPH0713922A (ja) | データ伝送システム | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS60222925A (ja) | 磁気デイスク装置 | |
| JPS61177556A (ja) | メモリ切替回路 | |
| JPH0417454B2 (ja) |