JPS6161139B2 - - Google Patents
Info
- Publication number
- JPS6161139B2 JPS6161139B2 JP11134879A JP11134879A JPS6161139B2 JP S6161139 B2 JPS6161139 B2 JP S6161139B2 JP 11134879 A JP11134879 A JP 11134879A JP 11134879 A JP11134879 A JP 11134879A JP S6161139 B2 JPS6161139 B2 JP S6161139B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- address
- subroutine
- storage means
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理装置におけるマイクロプロ
グラム制御装置に関する。
グラム制御装置に関する。
従来のマイクロプログラム制御装置のサブルー
チン制御方式では戻りアドレスをレジスタで記憶
したり、レジスタでスタツクを構成して記憶して
いる。このため、サブルーチンの多重化を行なう
とレジスタとかスタツクの数が増加するので、金
物量にみあつた段数しかサブルーチンの多重化が
できない。またｎレベルのマイクロプログラム処
理を同時に実行するデータ処理装置においては、
おのおのの処理レベル毎に戻りアドレスレジスタ
または戻りアドレススタツクをおく必要があり、
この結果金物量がますます増加して、実際には限
られた数しかサブルーチンの多重化が可能とはな
らない。
チン制御方式では戻りアドレスをレジスタで記憶
したり、レジスタでスタツクを構成して記憶して
いる。このため、サブルーチンの多重化を行なう
とレジスタとかスタツクの数が増加するので、金
物量にみあつた段数しかサブルーチンの多重化が
できない。またｎレベルのマイクロプログラム処
理を同時に実行するデータ処理装置においては、
おのおのの処理レベル毎に戻りアドレスレジスタ
または戻りアドレススタツクをおく必要があり、
この結果金物量がますます増加して、実際には限
られた数しかサブルーチンの多重化が可能とはな
らない。
本発明の目的は上述の欠点を解決したサブルー
チンの多重化ができるようにしたマイクロプログ
ラム制御装置を提供することにある。
チンの多重化ができるようにしたマイクロプログ
ラム制御装置を提供することにある。
本発明の装置は、マイクロプログラムを多重の
処理レベルで実行するマイクロプログラム制御装
置において、マイクロプログラムを格納するマイ
クロプログラム格納手段と、このマイクロプログ
ラムの格納位置を示すアドレスを格納するアドレ
ス格納手段と、前記マイクロプログラム格納手段
から読み出されたマイクロ命令がサブルーチンの
呼出しを指定したときは前記アドレス格納手段か
らのアドレスを戻りアドレスとして格納する戻り
アドレス格納手段と、この戻りアドレス格納手段
からの戻りアドレスを前記サブルーチンの呼出し
を指定したマイクロ命令の処理の優先順位に対応
した格納領域に格納するスクラツチパツド記憶手
段と、前記サブルーチンから戻るときは前記スラ
ツチパツド記憶手段からの戻りアドレスを前記戻
りアドレス格納手段に格納したのち前記戻りアド
レスで前記マイクロプログラム格納手段からマイ
クロ命令を読み出し実行する手段とを備えたこと
を特徴とする。
処理レベルで実行するマイクロプログラム制御装
置において、マイクロプログラムを格納するマイ
クロプログラム格納手段と、このマイクロプログ
ラムの格納位置を示すアドレスを格納するアドレ
ス格納手段と、前記マイクロプログラム格納手段
から読み出されたマイクロ命令がサブルーチンの
呼出しを指定したときは前記アドレス格納手段か
らのアドレスを戻りアドレスとして格納する戻り
アドレス格納手段と、この戻りアドレス格納手段
からの戻りアドレスを前記サブルーチンの呼出し
を指定したマイクロ命令の処理の優先順位に対応
した格納領域に格納するスクラツチパツド記憶手
段と、前記サブルーチンから戻るときは前記スラ
ツチパツド記憶手段からの戻りアドレスを前記戻
りアドレス格納手段に格納したのち前記戻りアド
レスで前記マイクロプログラム格納手段からマイ
クロ命令を読み出し実行する手段とを備えたこと
を特徴とする。
次に本発明について図面を参照して詳細に説明
する。
する。
第１図に示す本発明のマイクロプログラム制御
装置は、マイクロプログラム処理レベル制御回路
１００、スクラツチパツドメモリ１０１、マイク
ロプログラム実行回路１０２、マイクロプログラ
ムメモリ１０３、スクラツチパツドメモリアドレ
スレジスタ１０４、サブルーチン退避アドレスレ
ジスタ１０５、マイクロプログラムアドレスレジ
スタ１０６、マイクロ命令レジスタ１０７、サブ
ルーチン退避アドレスレジスタ１０５に入力する
情報を切り換えるサブルーチン退避アドレスセレ
クタ１０８およびマイクロプログラムメモリ１０
３のアドレスを切り換えるマイクロプログラムア
ドレスセレクタ１０９で構成されている。
装置は、マイクロプログラム処理レベル制御回路
１００、スクラツチパツドメモリ１０１、マイク
ロプログラム実行回路１０２、マイクロプログラ
ムメモリ１０３、スクラツチパツドメモリアドレ
スレジスタ１０４、サブルーチン退避アドレスレ
ジスタ１０５、マイクロプログラムアドレスレジ
スタ１０６、マイクロ命令レジスタ１０７、サブ
ルーチン退避アドレスレジスタ１０５に入力する
情報を切り換えるサブルーチン退避アドレスセレ
クタ１０８およびマイクロプログラムメモリ１０
３のアドレスを切り換えるマイクロプログラムア
ドレスセレクタ１０９で構成されている。
マイクロプログラム処理レベル制御回路１００
とマイクロプログラム実行回路１０２とは処理レ
ベル指示線１００１で接続され、またマイクロプ
ログラム処理レベル制御回路１００とスクラツチ
パツドメモリアドレスレジスタ１０４とは、処理
レベル信号線１００２で接続されている。スクラ
ツチパツドメモリアドレスレジスタ１０４は、マ
イクロ命令レジスタ１０７と定数信号線１００９
を介して接続されている。スクラツチパツドメモ
リ１０１はスクラツチパツドメモリアドレスレジ
スタ１０４とはアドレス線１００３を介して、ま
たサブルーチン退避アドレスレジスタ１０５とは
データ線１００４を介して、サブルーチン退避ア
ドレスセクレタ１０５とはデータ線１００５を介
してそれぞれ接続されている。サブルーチン退避
レジスタ１０５は、マイクロプログラムアドレス
レジスタ１０６とアドレス線１００６を介して接
続されている。マイクロプログラムメモリ１０３
はサブルーチン退避アドレスレジスタ１０５と、
マイクロプログラムアドレスレジスタ１０６と、
マイクロプログラムアドレスセレクタ１０９およ
びアドレス線１００７を介して接続され、マイク
ロ命令レジスタ１０７とはデータ線１００８を介
して接続されており、マイクロプログラム実行回
路１０２は、マイクロ命令レジスタ１０７とデー
タ線１０００を介して接続されている。
とマイクロプログラム実行回路１０２とは処理レ
ベル指示線１００１で接続され、またマイクロプ
ログラム処理レベル制御回路１００とスクラツチ
パツドメモリアドレスレジスタ１０４とは、処理
レベル信号線１００２で接続されている。スクラ
ツチパツドメモリアドレスレジスタ１０４は、マ
イクロ命令レジスタ１０７と定数信号線１００９
を介して接続されている。スクラツチパツドメモ
リ１０１はスクラツチパツドメモリアドレスレジ
スタ１０４とはアドレス線１００３を介して、ま
たサブルーチン退避アドレスレジスタ１０５とは
データ線１００４を介して、サブルーチン退避ア
ドレスセクレタ１０５とはデータ線１００５を介
してそれぞれ接続されている。サブルーチン退避
レジスタ１０５は、マイクロプログラムアドレス
レジスタ１０６とアドレス線１００６を介して接
続されている。マイクロプログラムメモリ１０３
はサブルーチン退避アドレスレジスタ１０５と、
マイクロプログラムアドレスレジスタ１０６と、
マイクロプログラムアドレスセレクタ１０９およ
びアドレス線１００７を介して接続され、マイク
ロ命令レジスタ１０７とはデータ線１００８を介
して接続されており、マイクロプログラム実行回
路１０２は、マイクロ命令レジスタ１０７とデー
タ線１０００を介して接続されている。
第２図は第１図のスクラツチパツドメモリ１０
１と、スクラツチパツドメモリアドレスレジスタ
１０４との関係を説明する図である。スクラツチ
パツドメモリアドレスレジスタ１０４は処理レベ
ルに対応したアドレスビツト群A0とマイクロ命
令レジスタから与えられる定数ビツト群A1とを
備えている。スクラツチパツドメモリ１０１はそ
のなかに処理レベルに対応したエリアを含み、例
えば処理レベルが、４レベルある場合、各レベル
に対応した先頭アドレスをレベル０は２００１、
レベル１は、２０１１，…，レベル３は、２０３
１というように構成する。アドレス２００１，２
０１１，２０２１および２０３１は前記スクラツ
チパツドメモリアドレスレジスタ１０４の定数ビ
ツト群A1が（０…０）でアドレスビツト群A0が
（00，01，10および11）というビツトパターンを
与えたときにアドレスすることができる。すなわ
ち、マイクロプログラムがある処理レベルで動作
中にスクラツチパツドメモリをアクセスすると
き、その処理レベルを意識しないである番地を定
数ビツト群A1で指定することにより、処理レベ
ルに対応したエリア内のある番地を指定すること
ができる。
１と、スクラツチパツドメモリアドレスレジスタ
１０４との関係を説明する図である。スクラツチ
パツドメモリアドレスレジスタ１０４は処理レベ
ルに対応したアドレスビツト群A0とマイクロ命
令レジスタから与えられる定数ビツト群A1とを
備えている。スクラツチパツドメモリ１０１はそ
のなかに処理レベルに対応したエリアを含み、例
えば処理レベルが、４レベルある場合、各レベル
に対応した先頭アドレスをレベル０は２００１、
レベル１は、２０１１，…，レベル３は、２０３
１というように構成する。アドレス２００１，２
０１１，２０２１および２０３１は前記スクラツ
チパツドメモリアドレスレジスタ１０４の定数ビ
ツト群A1が（０…０）でアドレスビツト群A0が
（00，01，10および11）というビツトパターンを
与えたときにアドレスすることができる。すなわ
ち、マイクロプログラムがある処理レベルで動作
中にスクラツチパツドメモリをアクセスすると
き、その処理レベルを意識しないである番地を定
数ビツト群A1で指定することにより、処理レベ
ルに対応したエリア内のある番地を指定すること
ができる。
第３図はサブルーチン処理の概要を示す図であ
る。ここで、処理レベル０でマイクロプログラム
３００が動作しているところから説明する。マイ
クロプログラムルーチン３００が第１のサブルー
チン３０１をステツプ３００１で呼んだとすると
第１図のマイクロプログラムアドレスレジスタ１
０６の内容で示されるステツプ３００１の次のア
ドレスであるステツプ３００２のアドレスが第１
図のサブルーチン退避アドレスレジスタ１０５に
設定される。第１のサブルーチン３０１はその先
頭でサブルーチン退避アドレスレジスタ１０５の
内容が処理レベル０に対応したスクラツチパツド
メモリ１０１の格納領域２００１に格納される。
その後第１のサブルーチン３０１がステツプ３０
１１で第２のサブルーチン３０２を呼ぶときに
は、上述の動作と同様、マイクロプログラムアド
レスレジスタ１０６の内容の示すステツプ３０１
１の次のアドレスであるステツプ３０１２のアド
レスが第１図のサブルーチン退避アドレスレジス
タ１０５に設定される。第２のサブルーチン３０
２はその先頭で、サブルーチン退避アドレスレジ
スタ１０５の内容を処理レベル０に対応した、ス
クラツチパツドメモリの格納領域２００２に格納
される。ただし第２のサブルーチン３０２が他の
ルーチンを呼び出さないときはスクラツチパツド
メモリに対する書込み動作は省略できる。
る。ここで、処理レベル０でマイクロプログラム
３００が動作しているところから説明する。マイ
クロプログラムルーチン３００が第１のサブルー
チン３０１をステツプ３００１で呼んだとすると
第１図のマイクロプログラムアドレスレジスタ１
０６の内容で示されるステツプ３００１の次のア
ドレスであるステツプ３００２のアドレスが第１
図のサブルーチン退避アドレスレジスタ１０５に
設定される。第１のサブルーチン３０１はその先
頭でサブルーチン退避アドレスレジスタ１０５の
内容が処理レベル０に対応したスクラツチパツド
メモリ１０１の格納領域２００１に格納される。
その後第１のサブルーチン３０１がステツプ３０
１１で第２のサブルーチン３０２を呼ぶときに
は、上述の動作と同様、マイクロプログラムアド
レスレジスタ１０６の内容の示すステツプ３０１
１の次のアドレスであるステツプ３０１２のアド
レスが第１図のサブルーチン退避アドレスレジス
タ１０５に設定される。第２のサブルーチン３０
２はその先頭で、サブルーチン退避アドレスレジ
スタ１０５の内容を処理レベル０に対応した、ス
クラツチパツドメモリの格納領域２００２に格納
される。ただし第２のサブルーチン３０２が他の
ルーチンを呼び出さないときはスクラツチパツド
メモリに対する書込み動作は省略できる。
第２のサブルーチン３０２の処理が終了すると
きには第１のサブルーチン３０１への戻りアドレ
ス３０１２をスクラツチパツドメモリ１０１から
サブルーチン退避アドレスレジスタ１０５にサブ
ルーチン退避アドレスセレクタ１０８を介して設
定しステツプ３０２１で、マイクロプログラムア
ドレスセレクタ１０９の選択条件をサブルーチン
退避アドレスレジスタ４０５側に設定することに
より実行は第１のサブルーチン３０１に戻る。同
様な操作により第１のサブルーチン３０１からマ
イクロプログラムルーチン３００に戻ることがで
きる。
きには第１のサブルーチン３０１への戻りアドレ
ス３０１２をスクラツチパツドメモリ１０１から
サブルーチン退避アドレスレジスタ１０５にサブ
ルーチン退避アドレスセレクタ１０８を介して設
定しステツプ３０２１で、マイクロプログラムア
ドレスセレクタ１０９の選択条件をサブルーチン
退避アドレスレジスタ４０５側に設定することに
より実行は第１のサブルーチン３０１に戻る。同
様な操作により第１のサブルーチン３０１からマ
イクロプログラムルーチン３００に戻ることがで
きる。
第４図はサブルーチン処理の実行中にそのサブ
ルーチンに付された優先順位より高位な優先順位
を付された処理レベルが割込み、さらに割込んだ
ルーチンが他のサブルーチンを呼び出すときの流
れを示す図である。今マイクロプログラムルーチ
ン４００が処理レベル１で動作しているところか
ら説明する。マイクロプログラムルーチン４００
が第１のサブルーチン４０１をステツプ４００１
で呼んだとすると、第１図のマイクロプログラム
アドレスレジスタ１０６の内容の示すステツプ４
００１の次のアドレスであるステツプ４００２の
アドレスが第１図のサブルーチン退避アドレスレ
ジスタ１０５に設定される。第１のサブルーチン
４０１はその先頭で第１図のサブルーチン退避ア
ドレスレジスタ１０５の内容を処理レベル１に対
応したスクラツチパツドメモリの格納領域２０１
１に格納する。その後第１のサブルーチン４０１
を実行中ステツプ４０１１で、処理レベル０が割
込み、処理レベル０でマイクロプログラムルーチ
ン４１０が始まつたとする。マイクロプログラム
ルーチン４１０がステツプ４１０１で第１のサブ
ルーチン４１１を呼び出したとすると、上述の処
理と同様にステツプ４１０２のアドレスが第１図
のサブルーチン退避アドレスレジスタ１０５に設
定される。第１のサブルーチン４１１は前記第１
のサブルーチン４０１と同様にその先頭で、第１
図のサブルーチン退避アドレスレジスタ１０５の
内容を処理レベル０に対応した、スクラツチパツ
ドメモリ１０１の格納領域２００１に格納する。
おのおののルーチンから呼び出し側ルーチンへの
戻りかたは第３図を用いて説明した動作と同様の
処理で実行される。
ルーチンに付された優先順位より高位な優先順位
を付された処理レベルが割込み、さらに割込んだ
ルーチンが他のサブルーチンを呼び出すときの流
れを示す図である。今マイクロプログラムルーチ
ン４００が処理レベル１で動作しているところか
ら説明する。マイクロプログラムルーチン４００
が第１のサブルーチン４０１をステツプ４００１
で呼んだとすると、第１図のマイクロプログラム
アドレスレジスタ１０６の内容の示すステツプ４
００１の次のアドレスであるステツプ４００２の
アドレスが第１図のサブルーチン退避アドレスレ
ジスタ１０５に設定される。第１のサブルーチン
４０１はその先頭で第１図のサブルーチン退避ア
ドレスレジスタ１０５の内容を処理レベル１に対
応したスクラツチパツドメモリの格納領域２０１
１に格納する。その後第１のサブルーチン４０１
を実行中ステツプ４０１１で、処理レベル０が割
込み、処理レベル０でマイクロプログラムルーチ
ン４１０が始まつたとする。マイクロプログラム
ルーチン４１０がステツプ４１０１で第１のサブ
ルーチン４１１を呼び出したとすると、上述の処
理と同様にステツプ４１０２のアドレスが第１図
のサブルーチン退避アドレスレジスタ１０５に設
定される。第１のサブルーチン４１１は前記第１
のサブルーチン４０１と同様にその先頭で、第１
図のサブルーチン退避アドレスレジスタ１０５の
内容を処理レベル０に対応した、スクラツチパツ
ドメモリ１０１の格納領域２００１に格納する。
おのおののルーチンから呼び出し側ルーチンへの
戻りかたは第３図を用いて説明した動作と同様の
処理で実行される。
以上のように、同一処理レベル内では第２図で
示したスクラツチパツドメモリ２００の定数ビツ
ト群A1で示されるアドレスの数だけサブルーチ
ンの多重化が可能であり、また、アドレスビツト
群A0で示される数だけ処理レベルの多重化が可
能である。
示したスクラツチパツドメモリ２００の定数ビツ
ト群A1で示されるアドレスの数だけサブルーチ
ンの多重化が可能であり、また、アドレスビツト
群A0で示される数だけ処理レベルの多重化が可
能である。
本発明には、サブルーチンの戻りアドレスをマ
イクロプログラムの処理レベル対応にアドレスで
きるスクラツチパツドメモリに記憶するように構
成することにより、サブルーチンの多重化を容易
に実現できるという効果がある。
イクロプログラムの処理レベル対応にアドレスで
きるスクラツチパツドメモリに記憶するように構
成することにより、サブルーチンの多重化を容易
に実現できるという効果がある。
第１図は本発明の一実施例を示す図、第２図は
第１図に示した、スクラツチパツドメモリアドレ
スレジスタとスクラツチパツドメモリの関係とを
示した図および第３図および第４図は本発明のマ
イクロプログラムの動作を説明するための図であ
る。 第１図から第４図において、１００…マイクロ
プログラム処理レベル制御回路、１０１，２０１
…スクラツチパツドメモリ、１０２…マイクロプ
ログラム実行回路、１０３…マイクロプログラム
メモリ、１０４，２００…スクラツチパツドメモ
リアドレスレジスタ、１０５…サブルーチン退避
アドレスレジスタ、１０６…マイクロプログラム
アドレスレジスタ、１０７…マイクロ語レジス
タ、１０８…サブルーチン退避アドレスセレク
タ、１０９…マイクロプログラムアドレスセレク
タ、１００１…処理レベル指示線、１００２…処
理レベル信号線、１００３，１００６，１００７
…アドレス線、１０００，１００４，１００５，
１００８…データ線、１００９…定数信号線、３
００，３０１，３０２，４００，４０１，４１
０，４１１…マイクロプログラムルーチン、３０
００，３００１，３００２，３０１０，３０１
１，３０１２，３０１３，３０２０，３０２１，
４０００，４００１，４００２，４０１０，４０
１１，４１００，４１０１，４１０２，４１１
０，４１１１…マイクロプログラムステツプ。
第１図に示した、スクラツチパツドメモリアドレ
スレジスタとスクラツチパツドメモリの関係とを
示した図および第３図および第４図は本発明のマ
イクロプログラムの動作を説明するための図であ
る。 第１図から第４図において、１００…マイクロ
プログラム処理レベル制御回路、１０１，２０１
…スクラツチパツドメモリ、１０２…マイクロプ
ログラム実行回路、１０３…マイクロプログラム
メモリ、１０４，２００…スクラツチパツドメモ
リアドレスレジスタ、１０５…サブルーチン退避
アドレスレジスタ、１０６…マイクロプログラム
アドレスレジスタ、１０７…マイクロ語レジス
タ、１０８…サブルーチン退避アドレスセレク
タ、１０９…マイクロプログラムアドレスセレク
タ、１００１…処理レベル指示線、１００２…処
理レベル信号線、１００３，１００６，１００７
…アドレス線、１０００，１００４，１００５，
１００８…データ線、１００９…定数信号線、３
００，３０１，３０２，４００，４０１，４１
０，４１１…マイクロプログラムルーチン、３０
００，３００１，３００２，３０１０，３０１
１，３０１２，３０１３，３０２０，３０２１，
４０００，４００１，４００２，４０１０，４０
１１，４１００，４１０１，４１０２，４１１
０，４１１１…マイクロプログラムステツプ。
Claims (1)
- １ マイクロプログラムを多重の処理レベルで実
行するマイクロプログラム制御装置において、マ
イクロプログラムを格納するマイクロプログラム
格納手段と、このマイクロプログラムの格納位置
を示すアドレスを格納するアドレス格納手段と、
前記マイクロプログラム格納手段から読み出され
たマイクロ命令がサブルーチンの呼出しを指定し
たときは前記アドレス格納手段からのアドレスを
戻りアドレスとして格納する戻りアドレス格納手
段と、この戻りアドレス格納手段からの戻りアド
レスを前記サブルーチンの呼出しを指定したマイ
クロ命令の処理の優先順位に対応した格納領域に
格納するスクラツチパツド記憶手段と、前記サブ
ルーチンから戻るときは前記スラツチパツド記憶
手段からの戻りアドレスを前記戻りアドレス格納
手段に格納したのち前記戻りアドレスで前記マイ
クロプログラム格納手段からマイクロ命令を読み
出し実行する手段とを備えたことを特徴とするマ
イクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11134879A JPS5636743A (en) | 1979-08-31 | 1979-08-31 | Microprogram controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11134879A JPS5636743A (en) | 1979-08-31 | 1979-08-31 | Microprogram controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5636743A JPS5636743A (en) | 1981-04-10 |
| JPS6161139B2 true JPS6161139B2 (ja) | 1986-12-24 |
Family
ID=14558907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11134879A Granted JPS5636743A (en) | 1979-08-31 | 1979-08-31 | Microprogram controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5636743A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039246A (ja) * | 1983-08-12 | 1985-03-01 | Nippon Telegr & Teleph Corp <Ntt> | シ−ケンス制御回路 |
| JPS6294747A (ja) * | 1985-10-21 | 1987-05-01 | Mayekawa Mfg Co Ltd | 冷却装置 |
| JPH02142904U (ja) * | 1990-05-09 | 1990-12-04 |
-
1979
- 1979-08-31 JP JP11134879A patent/JPS5636743A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5636743A (en) | 1981-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146581A (en) | Subprogram executing data processing system having bank switching control storing in the same address area in each of memory banks | |
| CA1037159A (en) | Processing link control system for data processing equipment | |
| JPH0731626B2 (ja) | プロセツサ−を高容量記憶装置に接続するための電子回路 | |
| JPS6161139B2 (ja) | ||
| JPS58112118A (ja) | プログラムロ−デイング処理方式 | |
| JPH01125644A (ja) | データ転送装置 | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| JPS6113628B2 (ja) | ||
| JP2847863B2 (ja) | マイクロプロセッサ割込み制御方式 | |
| JPS6218932B2 (ja) | ||
| JP2635169B2 (ja) | マイクロプログラム制御装置 | |
| JPS6115459B2 (ja) | ||
| KR920005232B1 (ko) | 정보처리장치 | |
| JPS599755A (ja) | マイクロプログラム読出し制御方式 | |
| JPS6336346A (ja) | バンク切替回路 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS6215645A (ja) | 中央処理装置 | |
| JPS5935239A (ja) | マイクロプログラム制御方式 | |
| JPH02299024A (ja) | マイクロプログラム制御装置 | |
| JPS58151656A (ja) | デ−タ処理装置 | |
| JPS59114622A (ja) | イニシヤルマイクロプログラムロ−デイング方式 | |
| JPS5849B2 (ja) | マイクロプログラムセイギヨシキデ−タシヨリソウチ | |
| JPS5920047A (ja) | マイクロプログラム制御方式 | |
| JPH01102664A (ja) | 初期プログラムロード方式 | |
| JPH03142544A (ja) | メモリのアクセス方式 |