JPH02299024A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は階層構造を有するマイクロプログラム制御装
置に関する。

［従来の技術］ 近年、情報処理システムの処理能力に対する要求の増大
とともに情報処理装置に接続される入出力装置の台数の
増加および入出力装置の性能の向上に応じて、入出力処
理装置に接続されるチャネルの数および１チヤネル当た
りの処理能力の向上が計られてきている。このような状
況にあっては、従来のように１台の入出力処理装置に接
続された全チャネルへのサービスを上記入出力処理装置
内の単一のマイクロプログラム制御装置で行うためにこ
のマイクロプログラム制御装置の能力を従来に比較して
飛躍的に高める必要がある。

しかし、情報処理システムによっては必ずしも入出力処
理装置に接続可能な最大数のチャネル装置が接続される
わけではなく、情報処理システムが比較的小規模なシス
テム構成となった場合を考え合わせると、上述したよう
にマイクロプログラム制御装置の能力を従来に比較して
飛躍的に高めるということは非常に無駄が多い方法とい
える。

このような欠点を解消するために、最近では入出力処理
装置の内部を複数の階層に分割して、その各々をマイク
ロプログラム制御として、情報処理システムが大規模な
構成になるに従って下位層のマイクロプログラム制御装
置を増設する方法がとられるようになってきている。

また、従来、情報処理システムにおいて情報処理装置を
構成するマイクロプログラム制御装置の揮発性制御記憶
手段に対するマイクロプログラムの設定は、情報処理シ
ステム内の診断装置の制御の下で特別な経路を使用して
行われている。

［発明が解決しようとする課題］ しかし、上述したような入出力処理装置の構成では、マ
イクロプログラム制御装置の台数が増大するため、従来
のように診断装置の制御の下に各階層のマイクロプログ
ラム制御装置の制御記憶手段に対してマイクロプログラ
ムの設定を行う方法では、マイクロプログラムの設定に
要する時間が増大することになり、ひいてはシステムの
立ち上げに要する時間が増大してしまうという欠点かあ
った。

［課題を解決するための手段］ この発明のマイクロプログラム制御装置においては、上
位の階層のマイクロプログラム制御装置には、このマイ
クロプログラム制御装置直下の下位の階層のマイクロプ
ログラム制御装置の一部に設定マイクロプログラムを設
定する第１の設定手段を設け、下位の階層のマイクロプ
ログラム制御装置には、設定マイクロプログラムに従っ
て主記憶装置から所定のマイクロ命令を読み出すととも
に、そのマイクロ命令を下位の階層のマイクロプログラ
ム制御装置の制御記憶手段で設定マイクロプログラムが
設定された以外の部分に設定する第２の設定手段を設け
ている。

［作用］ 第１の設定手段によって上位の階層のマイクロプログラ
ム制御装置から下位の階層のマイクロプログラム制御装
置の制御記憶手段の一部に設定マイクロプログラムが設
定される。そして、この設定プログラムに従った第２の
設定手段によって、主記憶装置から所定のマイクロ命令
が読み出され、その読み出されたマイクロ命令は下位の
階層のマイクロプログラム制御装置の制御記憶手段で設
定マイクロプログラムが設定された以外の部分に設定さ
れる。すなわち、下位の階層のマイクロプログラム制御
装置の制御記憶手段で設定マイクロプログラムが設定さ
れた以外の部分の設定は、下位の階層のマイクロプログ
ラム制御装置で独立してなされる。

［実施例］ 次にこの発明について図面を参照して説明する。

図は、入出力処理装置（図示せず）を構成するマイクロ
プログラム制御装置の一実施例を示すブロック図である
。

マイクロプログラム制御装置は、上位階層マイクロプロ
グラム制御装置１と下位階層マイクロプログラム制御装
置２とから構成されている。

下位階層マイクロプログラム制御装置２において、２１
はマイクロプログラムを記憶する揮発性の制御記憶、２
２はこの制御記憶２１のアドレスを指示する制御記憶ア
ドレスレジスタ、２３は制御記憶２１に書き込むための
データを保持する書き込みデータレジスタ、２４は制御
記憶２１からの読み出しデータを保持するための読み出
しデータレジスタである。２５は制御記憶アドレスレジ
スタ２２からのアドレスに「１」を加算するアドレス加
算回路、２６はこのアドレス加算回路２５から供給され
るアドレスを保持する戻りアドレスレジスタ、２７は図
示しない主記憶装置から読み出されたアドレスが設定さ
れる汎用レジスタである。２８は書き込み制御回路であ
って、読み出しデータレジスタ２４から送出された書き
込み指示に従って、書き込みデータレジスタ２３から出
力されるデータを制御記憶２１に書き込むようになって
いる。

次に下位階層マイクロプログラム制御装置２の動作につ
いて説明する。

（１）下位階層マイクロプログラム制御装置の動作上位
階層マイクロプログラム制御装置１から信号線１０］、
を介して制御記憶アドレスレジスタ２２にアドレスが設
定され、この制御記憶アドレスレジスタ２２に設定され
たアドレスに従って制御記憶２１の内容、すなわち、マ
イクロ命令１ステツプが読み出されて制御記憶読み出し
レジスタ２４に設定される。この制御記憶読み出しレジ
スタ２４に設定されたマイクロ命令は次の２種類のフィ
ールドを含んでいる。

■読み出されたマイクロ命令の当該ステップでの動作を
指定する動作指定フィールド、 ■この当該ステップの次ステツプのアドレスを指定する
次制御記憶アドレス制御フィールド。

ここで、次制御記憶アドレス制御フィールドの内容が、
読み出しデータレジスタ２４から制御記憶アドレスレジ
スタ２２に転送されて設定されることによって次に読み
出されるマイクロプログラムのステップのアドレスが決
定される。

また、制御記憶読み出しレジスタ２４に読み出されたマ
イクロ命令の内容がサブルーチンコールを行うことを示
していた場合には、その時点でのマイクロ命令のアドレ
スである制御記憶アドレスレジスタ２２に保持されてい
るアドレスにアドレス加算回路２５によって「１」が加
算される。この「１」が加算されたアドレス、すなわち
、サブルーチン実行終了後にもとのマイクロプログラム
のステップに戻るための戻りアドレスは、戻りアドレス
レジスタ２６に設定される。一方、上記サブルーチンコ
ールを示すマイクロ命令によって指示されたサブルーチ
ンの先頭アドレスは、制御記憶読み出しレジスタ２４か
ら制御記憶アドレスレジスタ２２に設定される。そして
、上記サブルーチンの実行終了後、マイクロプログラム
の次ステツプのアドレス、すなわち、戻りアドレスは戻
りレジスタ２６から制御記憶アドレスレジスタ２２に設
定される。したがって、この場合、読み出しデータレジ
スタ２４から制御記憶アドレスレジスタ２２に次ステツ
プのアドレスは設定されない。

（２）下位階層マイクロプログラム制御装置へのマイク
ロプログラム設定動作 下位階層マイクロプログラム制御装置２の動作が停止し
ているときに、上位階層マイクロプログラム制御装置１
から信号線１０１を介して書き込みデータレジスタ２３
および制御記憶アドレスレジスタ２２にマイクロ命令お
よびこのマイクロ命令を書き込むためのアドレスを設定
する。

その後、上位階層マイクロプログラム制御装置１がら信
号線１０１を介して書き込み制御回路２８に書き込み指
示を行うことによって制御記憶アドレスレジスタ２２が
示すアドレスに書き込みデータレジスタ２３の内容が書
き込まれる。

このような動作を繰り返すことによって、上位階層マイ
クロプログラム制御装置１は、下位階層マイクロプログ
ラム制御装置２の制御記憶２１の一部にマイクロプログ
ラムを設定することができる。なお、上位階層マイクロ
プログラム制御装置１によって設定される制御記憶２１
内のマイクロプログラムは、下位階層マイクロプログラ
ム制御装置２の制御記憶２１の残りの部分を設定するた
めのマイクロ命令で構成されたマイクロプログラムく以
下、設定マイクロプログラムという〉になっている。

このように上位階層マイクロプログラム制御装置１によ
って、下位階層マイクロプログラム制御装置２の制御記
憶２１の一部に設定マイクロプログラムを設定した後に
、上位階層マイクロプログラム制御装置１は下位階層マ
イクロプログラム制御装置２に対して動作開始を指示す
る。

このため、下位階層マイクロプログラム制御装置２は、
この設定プログラムを上位階層マイクロプログラム制御
装置１の主記憶装置から下位階層マイクロプログラム制
御装置２に転送したときと同様に上位階層マイクロプロ
グラム制御装置１の主記憶装置へのアクセスを行い、制
御記憶２１に設定すべき残りのマイクロ命令とこのマイ
クロ命令を設定すべきアドレスとを読み出してくる。こ
のようにして、主記憶装置から読み出された２種類のデ
ータは、所定の信号線（図示せず）を介して汎用レジス
タ２７に設定された後、それぞれ、書き込みデータアド
レスレジスタ２３および制御記憶アドレスレジスタ２２
に設定される。すなわち、上記設定マイクロプログラム
に従って、制御記憶２１に設定すべきマイクロ命令は、
汎用レジスタ２７に設定された後、書き込みデータレジ
スタ２３に設定される。これに続いて、上記マイクロ命
令を書き込む対象である制御記憶２１のアドレスは、汎
用レジスタ２７に設定された後、制御記憶アドレスレジ
スタ２２に設定される。

そして、上記設定マイクロプログラムの制御記憶書き込
み命令が実行される。すなわち、書き込み指示が読み出
しレジスタ２４から書き込み制御回路２８に与えられる
ことにより、書き込みデータレジスタ２３の内容が制御
記憶アドレスレジスタ２２の示すアドレスに書き込まれ
る。

また、上記制御記憶書き込み命令の実行時の次制御記憶
アドレス制御フィールドには、サブルーチンと類似のコ
ードが格納されており、制御記憶アドレスレジスタ２２
の内容にアドレス加算回路２５でｒｌ、を加算したアド
レス値が、戻りアドレスレジスタ２６に設定されように
なっている。

書き込みデータレジスタ２３の内容が制御記憶アドレス
レジスタ２２の示すアドレスに書き込まれる書き込み動
作が完了することにより、戻りアドレスレジスタ２６の
内容は制御記憶アドレスレジスタ２２に移送される。こ
の動作は次のように考えることができる。すなわち、制
御記憶２１に対する書き込み動作がなされるため、制御
記憶アドレスレジスタ２２には書き込むべき制御記憶２
１のアドレスが設定されてしまう。したがって、書き込
み動作の実行中、次に実行されるべきマイクロ命令のア
ドレスは、一時的に戻りアドレスレジスタ２６に待避さ
れるようになっている。

上述したような一連の動作、すなわち、主記憶装置から
の書き込みアドレスおよび書き込みデータの読み出し動
作、ならびに制御記憶２１への書き込み動作を必要回数
繰り返すことによって、下位階層のマイクロプログラム
制御装置２は制御記憶２１の残りの部分にマイクロプロ
グラムを設定することができる。

［発明の効果］ 上述したようにこの発明のマイクロプログラム制御装置
によれば、下位の階層のマイクロプログラム制御装置の
制御記憶手段の一部に設定された設定マイクロプログラ
ムに従った第２の設定手段によって、主記憶装置から所
定のマイクロ命令が読み出され、その読み出されたマイ
クロ命令は下位の階層のマイクロプログラム制御装置の
制御記憶手段で設定マイクロプログラムが設定された以
外の部分に設定される。すなわち、下位の階層のマイク
ロプログラム制御装置の制御記憶手段で設定マイクロプ
ログラムが設定された以外の部分の設定は、下位の階層
のマイクロプログラム制御装置で独立してなされる。

したがって、マイクロプログラム制御袋・置の台数が増
加した場合でも、診断装置から最上層のマイクロプログ
ラム制御装置の制御記憶手段にだけマイクロプログラム
を設定すればよい。そして、この最上層のマイクロプロ
グラム制御装置は、この最上層のマイクロプログラム制
御装置の直下の下位の階層のマイクロプログラム制御装
置の制御記憶手段の一部に設定マイクロプログラムを設
定すればよい。この下位の階層のマイクロプログラム制
御装置の制御記憶手段の残りの部分の設定は、上位の階
層のマイクロプログラム制御装置から設定された設定マ
イクロプログラムの制御の下において下位の階層のマイ
クロプログラム制御装置装置で独立して行われるので、
制御記憶手段の内容を設定すべきマイクロプログラム制
御装置の台数が増加してマイクロプログラム制御装置の
階層が増加した場合でも、従来と違って、マイクロプロ
グラムの設定に要する時間は増大せず、ひいてはシステ
ムの立ち上げに要する時間も増大しないという効果があ
る。

【図面の簡単な説明】

図はこの発明のマイクロプログラム制御装置の一実施例
を示すブロック図である。 １・・・上位階層マイクロプログラム制御装置、２・・
・下位階層マイクロプログラム制御装置、２１・・・制
御記憶、２２・・・制御記憶アドレスレジスタ、２３・
・・書き込みデータレジスタ、２４・・・読み出しデー
タレジスタ、２５・・・アドレス加算回路、２６・・・
戻りアドレスレジスタ、２７・・・汎用レジスタ、２８
・・−書き込み制御回路。

Claims (1)

1. 【特許請求の範囲】 マイクロプログラムを記憶した制御記憶手段を有しこの
   マイクロプログラムを実行する少なくとも２つの階層か
   らなるマイクロプログラム制御装置において、 上位の階層のマイクロプログラム制御装置には、このマ
   イクロプログラム制御装置直下の下位の階層のマイクロ
   プログラム制御装置の一部に設定マイクロプログラムを
   設定する第１の設定手段を設け、下位の階層のマイクロ
   プログラム制御装置には、設定マイクロプログラムに従
   って主記憶装置から所定のマイクロ命令を読み出すとと
   もに、そのマイクロ命令を下位の階層のマイクロプログ
   ラム制御装置の制御記憶手段で設定マイクロプログラム
   が設定された以外の部分に設定する第２の設定手段を設
   けたことを特徴とするマイクロプログラム制御装置。