JPH04279948A - ファームウェアシステム - Google Patents
ファームウェアシステムInfo
- Publication number
- JPH04279948A JPH04279948A JP3068023A JP6802391A JPH04279948A JP H04279948 A JPH04279948 A JP H04279948A JP 3068023 A JP3068023 A JP 3068023A JP 6802391 A JP6802391 A JP 6802391A JP H04279948 A JPH04279948 A JP H04279948A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- program
- ram
- trouble
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明はファームウェアシステムに関し、
特にＩＰＬ（Ｉｎｉｔｉａｌ Ｐｒｏｇｒａｍ Ｌｏａ
ｄ）方式ファームウェアシステムにおけるＲＡＭ（Ｒａ
ｎｄｏｍ−Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）障害発生時の
処理方式に関する。
特にＩＰＬ（Ｉｎｉｔｉａｌ Ｐｒｏｇｒａｍ Ｌｏａ
ｄ）方式ファームウェアシステムにおけるＲＡＭ（Ｒａ
ｎｄｏｍ−Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）障害発生時の
処理方式に関する。
【０００２】
【従来技術】従来、この種のファームウェアシステムに
おいては、共通メモリ部のＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ
Ｍｅｍｏｒｙ）エリアに格納されているプログラムを
ファームウェア内のＲＡＭエリアに転送し、ＲＡＭ上で
プログラムを実行するようになっている。このＲＡＭに
エラーが発生した場合には同一ＲＡＭ上に転送されてい
る障害処理ルーチンを呼出して障害処理を実行する方法
や、プログラムの実行を停止する方法がある。
おいては、共通メモリ部のＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ
Ｍｅｍｏｒｙ）エリアに格納されているプログラムを
ファームウェア内のＲＡＭエリアに転送し、ＲＡＭ上で
プログラムを実行するようになっている。このＲＡＭに
エラーが発生した場合には同一ＲＡＭ上に転送されてい
る障害処理ルーチンを呼出して障害処理を実行する方法
や、プログラムの実行を停止する方法がある。
【０００３】このような従来のファームウェアシステム
では、ファームウェア内のＲＡＭにエラーが発生したと
きに同一ＲＡＭ上に転送されている障害処理ルーチンを
呼出して障害処理を実行する場合、ＲＡＭ上のデータが
破壊されている可能性があり、プログラムの暴走による
共通メモリ部のデータの破壊や他のファームウェアへの
悪影響を生ずる危険性があるという欠点がある。また、
ＲＡＭにエラーが発生したときにプログラムの実行を停
止する場合には、その後のファームウェア内部の情報の
収集ができなくなってしまうという欠点がある。
では、ファームウェア内のＲＡＭにエラーが発生したと
きに同一ＲＡＭ上に転送されている障害処理ルーチンを
呼出して障害処理を実行する場合、ＲＡＭ上のデータが
破壊されている可能性があり、プログラムの暴走による
共通メモリ部のデータの破壊や他のファームウェアへの
悪影響を生ずる危険性があるという欠点がある。また、
ＲＡＭにエラーが発生したときにプログラムの実行を停
止する場合には、その後のファームウェア内部の情報の
収集ができなくなってしまうという欠点がある。
【０００４】
【発明の目的】本発明は上記のような従来のものの欠点
を除去すべくなされたもので、障害が発生したＲＡＭ上
でプログラムを実行することによるプログラムの暴走の
危険性をなくすことができ、障害発生後のファームウェ
ア内部の情報収集などの障害対応処理を行うことができ
るファームウェアシステムの提供を目的とする。
を除去すべくなされたもので、障害が発生したＲＡＭ上
でプログラムを実行することによるプログラムの暴走の
危険性をなくすことができ、障害発生後のファームウェ
ア内部の情報収集などの障害対応処理を行うことができ
るファームウェアシステムの提供を目的とする。
【０００５】
【発明の構成】本発明によるファームウェアシステムは
、ファームウェアの立上げ時に共通メモリに格納された
プログラムを前記ファームウェア内の読出し書込み自在
なメモリに転送することによって動作するファームウェ
アシステムであって、前記共通メモリに設けられ、障害
処理プログラムを格納する格納領域と、前記読出し書込
み自在なメモリの障害検出情報に応じて前記読出し書込
み自在なメモリへのアクセスと前記格納領域へのアクセ
スとのうち一方を選択する選択手段と、前記読出し書込
み自在なメモリに障害が検出されたとき、前記選択手段
を介して前記格納領域から前記障害処理プログラムを読
出して障害処理を実行するよう制御する制御手段とを設
けたことを特徴とする。
、ファームウェアの立上げ時に共通メモリに格納された
プログラムを前記ファームウェア内の読出し書込み自在
なメモリに転送することによって動作するファームウェ
アシステムであって、前記共通メモリに設けられ、障害
処理プログラムを格納する格納領域と、前記読出し書込
み自在なメモリの障害検出情報に応じて前記読出し書込
み自在なメモリへのアクセスと前記格納領域へのアクセ
スとのうち一方を選択する選択手段と、前記読出し書込
み自在なメモリに障害が検出されたとき、前記選択手段
を介して前記格納領域から前記障害処理プログラムを読
出して障害処理を実行するよう制御する制御手段とを設
けたことを特徴とする。
【０００６】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、共通メモリ部１はプログラ
ムを格納するプログラム格納ＲＯＭエリア１０と、障害
処理プログラムを格納する障害処理プログラム格納ＲＯ
Ｍエリア１１とを有している。ファームウェア２はアド
レスバス１００ およびデータバス１０１ を介して共
通メモリ部１に接続されている。このファームウェア２
のＣＰＵ２１から共通メモリ部１へのアクセスおよびフ
ァームウェア２内部のＲＡＭエリア２０へのアクセスは
メモリ選択回路２２，２３によって切換えられるように
なっている。
ック図である。図において、共通メモリ部１はプログラ
ムを格納するプログラム格納ＲＯＭエリア１０と、障害
処理プログラムを格納する障害処理プログラム格納ＲＯ
Ｍエリア１１とを有している。ファームウェア２はアド
レスバス１００ およびデータバス１０１ を介して共
通メモリ部１に接続されている。このファームウェア２
のＣＰＵ２１から共通メモリ部１へのアクセスおよびフ
ァームウェア２内部のＲＡＭエリア２０へのアクセスは
メモリ選択回路２２，２３によって切換えられるように
なっている。
【０００８】電源立上げ時またはシステムリセット時に
、ファームウェア２のＣＰＵ２１はメモリ選択回路２２
，２３とアドレスバス１００ およびデータバス１０１
とを介して共通メモリ部１のプログラム格納ＲＯＭエ
リア１０に格納されているプログラムをＲＡＭエリア２
０に転送する。この転送が完了すると、ＣＰＵ２１はＲ
ＡＭエリア２０上に転送されたプログラムをフェッチし
て実行する。
、ファームウェア２のＣＰＵ２１はメモリ選択回路２２
，２３とアドレスバス１００ およびデータバス１０１
とを介して共通メモリ部１のプログラム格納ＲＯＭエ
リア１０に格納されているプログラムをＲＡＭエリア２
０に転送する。この転送が完了すると、ＣＰＵ２１はＲ
ＡＭエリア２０上に転送されたプログラムをフェッチし
て実行する。
【０００９】一方、プログラム実行中にＲＡＭエリア２
０上のデータにパリティエラーが発生すると、ＲＡＭエ
リア２０からＣＰＵ２１への割込み信号１０２がアクテ
ィブとなり、メモリ選択回路２２，２３が夫々共通メモ
リ部１側に切換わる。このとき、割込みベクタには障害
処理プログラム格納ＲＯＭエリア１１の先頭アドレスを
設定しておく。
０上のデータにパリティエラーが発生すると、ＲＡＭエ
リア２０からＣＰＵ２１への割込み信号１０２がアクテ
ィブとなり、メモリ選択回路２２，２３が夫々共通メモ
リ部１側に切換わる。このとき、割込みベクタには障害
処理プログラム格納ＲＯＭエリア１１の先頭アドレスを
設定しておく。
【００１０】これにより、ＣＰＵ２１はＲＡＭエリア２
０からの割込み信号１０２ を受けると、共通メモリ部
１の障害処理プログラム格納ＲＯＭエリア１１をアクセ
スし、障害処理プログラム格納ＲＯＭエリア１１に格納
されているパリティエラー障害処理プログラムをフェッ
チして実行する。
０からの割込み信号１０２ を受けると、共通メモリ部
１の障害処理プログラム格納ＲＯＭエリア１１をアクセ
スし、障害処理プログラム格納ＲＯＭエリア１１に格納
されているパリティエラー障害処理プログラムをフェッ
チして実行する。
【００１１】このように、ＲＡＭエリア２０に障害が検
出されたとき、メモリ選択回路２２，２３によってＣＰ
Ｕ２１からＲＡＭエリア２０へのアクセスを共通メモリ
部１へのアクセスに切換え、共通メモリ部１の障害処理
プログラム格納ＲＯＭエリア１１から障害処理プログラ
ムをフェッチして実行するようにすることによって、障
害の発生したＲＡＭエリア２０上でプログラムを実行す
ることによるプログラムの暴走の危険性をなくすことが
できる。また、障害処理プログラム格納ＲＯＭエリア１
１からの障害処理プログラムをＣＰＵ２１が実行するこ
とによって、ファームウェア２内部の情報収集などの障
害対応処理を行うことができる。
出されたとき、メモリ選択回路２２，２３によってＣＰ
Ｕ２１からＲＡＭエリア２０へのアクセスを共通メモリ
部１へのアクセスに切換え、共通メモリ部１の障害処理
プログラム格納ＲＯＭエリア１１から障害処理プログラ
ムをフェッチして実行するようにすることによって、障
害の発生したＲＡＭエリア２０上でプログラムを実行す
ることによるプログラムの暴走の危険性をなくすことが
できる。また、障害処理プログラム格納ＲＯＭエリア１
１からの障害処理プログラムをＣＰＵ２１が実行するこ
とによって、ファームウェア２内部の情報収集などの障
害対応処理を行うことができる。
【００１２】
【発明の効果】以上説明したように本発明によれば、フ
ァームウェア内のＲＡＭに障害が検出されたとき、ＲＡ
Ｍへのアクセスを共通メモリに設けられた格納領域への
アクセスに切換え、格納領域から障害処理プログラムを
読出して障害処理を実行するようにすることによって、
障害が発生したＲＡＭ上でプログラムを実行することに
よるプログラムの暴走の危険性をなくすことができ、障
害発生後のファームウェア内部の情報収集などの障害対
応処理を行うことができるという効果がある。
ァームウェア内のＲＡＭに障害が検出されたとき、ＲＡ
Ｍへのアクセスを共通メモリに設けられた格納領域への
アクセスに切換え、格納領域から障害処理プログラムを
読出して障害処理を実行するようにすることによって、
障害が発生したＲＡＭ上でプログラムを実行することに
よるプログラムの暴走の危険性をなくすことができ、障
害発生後のファームウェア内部の情報収集などの障害対
応処理を行うことができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
１ 共通メモリ部
２ ファームウェア
１１ 障害処理プログラム格納ＲＯＭエリア２０
ＲＡＭエリア ２１ ＣＰＵ ２２，２３ メモリ選択回路
ＲＡＭエリア ２１ ＣＰＵ ２２，２３ メモリ選択回路
Claims (1)
- 【請求項１】 ファームウェアの立上げ時に共通メモ
リに格納されたプログラムを前記ファームウェア内の読
出し書込み自在なメモリに転送することによって動作す
るファームウェアシステムであって、前記共通メモリに
設けられ、障害処理プログラムを格納する格納領域と、
前記読出し書込み自在なメモリの障害検出情報に応じて
前記読出し書込み自在なメモリへのアクセスと前記格納
領域へのアクセスとのうち一方を選択する選択手段と、
前記読出し書込み自在なメモリに障害が検出されたとき
、前記選択手段を介して前記格納領域から前記障害処理
プログラムを読出して障害処理を実行するよう制御する
制御手段とを設けたことを特徴とするファームウェアシ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068023A JPH04279948A (ja) | 1991-03-07 | 1991-03-07 | ファームウェアシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068023A JPH04279948A (ja) | 1991-03-07 | 1991-03-07 | ファームウェアシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04279948A true JPH04279948A (ja) | 1992-10-06 |
Family
ID=13361802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3068023A Pending JPH04279948A (ja) | 1991-03-07 | 1991-03-07 | ファームウェアシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04279948A (ja) |
-
1991
- 1991-03-07 JP JP3068023A patent/JPH04279948A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3810805B2 (ja) | 情報修正システム | |
| JPH04279948A (ja) | ファームウェアシステム | |
| JPH09198258A (ja) | タスクスタックオーバーフロー検出回路 | |
| JP3317361B2 (ja) | メモリのバッテリバックアップ制御方式 | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JPH05100847A (ja) | 情報処理装置のメモリ保護方式 | |
| JPH0343836A (ja) | ベクタード割込み制御方式 | |
| JPH04332055A (ja) | プログラム暴走検知方法 | |
| JP2531791B2 (ja) | フエッチアクセス時の異常処理方法 | |
| JPH09293020A (ja) | インターフェース回路 | |
| JPH08249206A (ja) | スタック領域破壊検出機能付き計算機 | |
| JP2505044B2 (ja) | 割込制御方式 | |
| JPS59112494A (ja) | メモリテスト方式 | |
| JPS61117635A (ja) | 仮想記憶制御方式 | |
| JP2574918B2 (ja) | 割り込み復帰処理方式 | |
| JP2003271463A (ja) | 二重化メモリ装置 | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPH06168161A (ja) | データ処理装置におけるプログラム未格納領域の実行エラー検出方法 | |
| JPH09160800A (ja) | エミュレータ | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH02244345A (ja) | 情報処理装置 | |
| JPS6130296B2 (ja) | ||
| JPH0113131B2 (ja) | ||
| JPS6143739B2 (ja) | ||
| JPH0877031A (ja) | マイクロプロセッサシステム |