JPH06242990A - メモリパッチ装置 - Google Patents
メモリパッチ装置Info
- Publication number
- JPH06242990A JPH06242990A JP5023146A JP2314693A JPH06242990A JP H06242990 A JPH06242990 A JP H06242990A JP 5023146 A JP5023146 A JP 5023146A JP 2314693 A JP2314693 A JP 2314693A JP H06242990 A JPH06242990 A JP H06242990A
- Authority
- JP
- Japan
- Prior art keywords
- patch
- data
- address
- memory
- target program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/66—Updates of program code stored in read-only memory [ROM]
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 計算機システムのメモリパッチ装置に関し、
ＯＳやデバイスドライバ等の常駐プログラムに対しても
確実にパッチを行うことを目的とする。 【構成】 パッチ情報検索手段１１ａは、目的プログラ
ム１１の起動時に、記憶手段２０に格納されたパッチテ
ーブル２１からデータ１１ａに対応するパッチ情報２１
ａを検索する。アドレス演算手段１２ｂは、主記憶装置
１０に格納されたときの目的プログラム１１のベースア
ドレスＢＡと、検索されたパッチ情報２１ａのオフセッ
トアドレスＯＡとに基づいて、パッチを行うデータ１１
ａの主記憶装置１０上の絶対アドレスＡＡを演算する。
パッチ処理手段１２ｃは、パッチデータＰＤで絶対アド
レスＡＡのデータをパッチ処理する。これらのパッチ情
報検索手段１２ａ、アドレス演算手段１２ｂ及びパッチ
処理手段１２ｃからなるパッチライブラリー１２を目的
プログラム１１に備える。
ＯＳやデバイスドライバ等の常駐プログラムに対しても
確実にパッチを行うことを目的とする。 【構成】 パッチ情報検索手段１１ａは、目的プログラ
ム１１の起動時に、記憶手段２０に格納されたパッチテ
ーブル２１からデータ１１ａに対応するパッチ情報２１
ａを検索する。アドレス演算手段１２ｂは、主記憶装置
１０に格納されたときの目的プログラム１１のベースア
ドレスＢＡと、検索されたパッチ情報２１ａのオフセッ
トアドレスＯＡとに基づいて、パッチを行うデータ１１
ａの主記憶装置１０上の絶対アドレスＡＡを演算する。
パッチ処理手段１２ｃは、パッチデータＰＤで絶対アド
レスＡＡのデータをパッチ処理する。これらのパッチ情
報検索手段１２ａ、アドレス演算手段１２ｂ及びパッチ
処理手段１２ｃからなるパッチライブラリー１２を目的
プログラム１１に備える。
Description
【０００１】
【産業上の利用分野】本発明は計算機システムにおける
メモリパッチ装置に関し、特に主記憶装置に格納された
目的プログラムの一部を自動的に変更するメモリパッチ
装置に関する。
メモリパッチ装置に関し、特に主記憶装置に格納された
目的プログラムの一部を自動的に変更するメモリパッチ
装置に関する。
【０００２】計算機システムにおいて実行可能なバイナ
リ形式の目的プログラム（object program）は、次のよ
うな手順で作成される。すなわち、まずコンパイラ（co
mpiler）を用いてソースプログラム（source program）
をコンパイルして、目的モジュール（object module ）
を作成する。その後、リンカ（linker）を用いて、これ
らの目的モジュール及び必要なライブラリ（library ）
とを結合する。
リ形式の目的プログラム（object program）は、次のよ
うな手順で作成される。すなわち、まずコンパイラ（co
mpiler）を用いてソースプログラム（source program）
をコンパイルして、目的モジュール（object module ）
を作成する。その後、リンカ（linker）を用いて、これ
らの目的モジュール及び必要なライブラリ（library ）
とを結合する。
【０００３】こうして作成された目的プログラムは、一
般に動的再配置（dynamic relocation）可能に構成され
ている。このため、ハードディスク等の外部記憶装置に
格納された目的プログラムを実行する場合、ＯＳ（Oper
ating System）は再配置しながら、具体的には目的プロ
グラムに含まれるアドレス情報を変換しながら、目的プ
ログラムを主記憶装置へ格納する。その後、ＯＳは実行
に必要なプロセッサのレジスタを設定する。
般に動的再配置（dynamic relocation）可能に構成され
ている。このため、ハードディスク等の外部記憶装置に
格納された目的プログラムを実行する場合、ＯＳ（Oper
ating System）は再配置しながら、具体的には目的プロ
グラムに含まれるアドレス情報を変換しながら、目的プ
ログラムを主記憶装置へ格納する。その後、ＯＳは実行
に必要なプロセッサのレジスタを設定する。
【０００４】ところで、作成された目的プログラムにバ
グがあった場合や定数値等を訂正する場合に、バグや定
数値等に対応する目的プログラムの一部をソースプログ
ラムを変更することなく応急的に変更する必要がある。
このように、目的プログラムの一部を応急的に変更する
作業を「パッチ（patch ）」と呼ぶ。
グがあった場合や定数値等を訂正する場合に、バグや定
数値等に対応する目的プログラムの一部をソースプログ
ラムを変更することなく応急的に変更する必要がある。
このように、目的プログラムの一部を応急的に変更する
作業を「パッチ（patch ）」と呼ぶ。
【０００５】なお、目的プログラムに対してパッチを行
うには、計算機システムに関する専門的な知識が必要で
ある。このため、一般の計算機システムの所有者等に対
しては、訂正の必要がある目的プログラム（以下、単に
「対象プログラム」と呼ぶ。）を自動的にパッチを行う
パッチプログラムを供給して、バグや定数値等の訂正を
図っている。
うには、計算機システムに関する専門的な知識が必要で
ある。このため、一般の計算機システムの所有者等に対
しては、訂正の必要がある目的プログラム（以下、単に
「対象プログラム」と呼ぶ。）を自動的にパッチを行う
パッチプログラムを供給して、バグや定数値等の訂正を
図っている。
【０００６】
【従来の技術】従来、このようなパッチプログラムは対
象プログラムとは別体のプログラムであり、以下に示す
二通りの方法で対象プログラムにパッチを行なってい
る。
象プログラムとは別体のプログラムであり、以下に示す
二通りの方法で対象プログラムにパッチを行なってい
る。
【０００７】第１の方法は、外部記憶装置等に格納され
た対象プログラムに対して直接パッチを行う。パッチの
手順は主記憶装置に格納する前の対象プログラムに対し
て行なっている。
た対象プログラムに対して直接パッチを行う。パッチの
手順は主記憶装置に格納する前の対象プログラムに対し
て行なっている。
【０００８】第２の方法は、特開昭６３−１１５２３４
号に開示されているように、対象プログラムが主記憶装
置に格納されたとき、１つのパッチプログラムで外部記
憶装置等に格納されたパッチ情報の中から上記対象プロ
グラムに対応するパッチ情報を検索し、検索されたパッ
チ情報に基づいてパッチを行なっている。
号に開示されているように、対象プログラムが主記憶装
置に格納されたとき、１つのパッチプログラムで外部記
憶装置等に格納されたパッチ情報の中から上記対象プロ
グラムに対応するパッチ情報を検索し、検索されたパッ
チ情報に基づいてパッチを行なっている。
【０００９】こうして、一般の計算機システムの所有者
等の手を煩わせることなく、自動的に対象プログラムに
含まれるバグや定数値等の訂正を図ることができた。
等の手を煩わせることなく、自動的に対象プログラムに
含まれるバグや定数値等の訂正を図ることができた。
【００１０】
【発明が解決しようとする課題】しかし、第１の方法で
は、対象プログラムがパッチされているかどうかを常に
管理する必要があり、その管理を誤るとパッチが実行さ
れず、管理が煩雑であった。
は、対象プログラムがパッチされているかどうかを常に
管理する必要があり、その管理を誤るとパッチが実行さ
れず、管理が煩雑であった。
【００１１】また、第２の方法では、目的プログラムが
静的に主記憶装置にローディングされているときは問題
ないが、現在の多くのコンピュータでは目的プログラム
はダイナミックリンクされ、主記憶装置上のアドレスは
ローディング時に変化する。したがって、パッチすべき
データの位置が変化して、パッチを実行することができ
なくなる。
静的に主記憶装置にローディングされているときは問題
ないが、現在の多くのコンピュータでは目的プログラム
はダイナミックリンクされ、主記憶装置上のアドレスは
ローディング時に変化する。したがって、パッチすべき
データの位置が変化して、パッチを実行することができ
なくなる。
【００１２】本発明はこのような点に鑑みてなされたも
のであり、管理が容易なメモリパッチ装置を提供するこ
とを目的とする。また、本発明の目的は目的プログラム
がダイナミックリンクされても確実にパッチを行うこと
のできるメモリパッチ装置を提供することである。
のであり、管理が容易なメモリパッチ装置を提供するこ
とを目的とする。また、本発明の目的は目的プログラム
がダイナミックリンクされても確実にパッチを行うこと
のできるメモリパッチ装置を提供することである。
【００１３】
【課題を解決するための手段】図１は上記目的を達成す
る本発明の原理説明図である。図において、本発明のメ
モリパッチ装置は、パッチ情報検索手段１２ａ、アドレ
ス演算手段１２ｂ及びパッチ処理手段１２ｃからなるパ
ッチライブラリー１２を目的プログラム１１に含める。
る本発明の原理説明図である。図において、本発明のメ
モリパッチ装置は、パッチ情報検索手段１２ａ、アドレ
ス演算手段１２ｂ及びパッチ処理手段１２ｃからなるパ
ッチライブラリー１２を目的プログラム１１に含める。
【００１４】パッチ情報検索手段１２ａは、目的プログ
ラム１１の起動時に記憶手段２０に格納されたパッチテ
ーブル２１からデータ１１ａに対応するパッチ情報２１
ａを検索する。
ラム１１の起動時に記憶手段２０に格納されたパッチテ
ーブル２１からデータ１１ａに対応するパッチ情報２１
ａを検索する。
【００１５】アドレス演算手段１２ｂは、主記憶装置１
０に格納されたときの目的プログラム１１のベースアド
レスＢＡと、検索されたパッチ情報２１ａのオフセット
アドレスＯＡとに基づいて、パッチを行う主記憶装置１
０の絶対アドレスＡＡを演算する。
０に格納されたときの目的プログラム１１のベースアド
レスＢＡと、検索されたパッチ情報２１ａのオフセット
アドレスＯＡとに基づいて、パッチを行う主記憶装置１
０の絶対アドレスＡＡを演算する。
【００１６】パッチ処理手段１２ｃは、パッチ情報２１
ａのパッチデータＰＤを演算された絶対アドレスＡＡに
格納する。
ａのパッチデータＰＤを演算された絶対アドレスＡＡに
格納する。
【００１７】
【作用】目的プログラム１１の起動時に、目的プログラ
ム１１内のパッチ情報検索手段１２ａは、パッチテーブ
ル２１からデータ１１ａに対応するパッチ情報２１ａを
検索する。
ム１１内のパッチ情報検索手段１２ａは、パッチテーブ
ル２１からデータ１１ａに対応するパッチ情報２１ａを
検索する。
【００１８】その検索結果に基づき、アドレス演算手段
１２ｂがベースアドレスＢＡとオフセットアドレスＯＡ
とに基づいてパッチを行うデータ１１ａの主記憶装置１
０上の絶対アドレスＡＡを演算し、パッチ処理手段１２
ｃがアドレスＡＡのデータ１１ａをパッチデータＰＤで
パッチ処理する。
１２ｂがベースアドレスＢＡとオフセットアドレスＯＡ
とに基づいてパッチを行うデータ１１ａの主記憶装置１
０上の絶対アドレスＡＡを演算し、パッチ処理手段１２
ｃがアドレスＡＡのデータ１１ａをパッチデータＰＤで
パッチ処理する。
【００１９】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明の原理説明図であるとともに、実
施例を説明する図である。パッチ情報検索手段１２ａ、
アドレス演算手段１２ｂ及びパッチ処理手段１２ｃから
なるパッチライブラリー１２を、目的プログラム１１内
に備える。なお、目的プログラム１１及びパッチテーブ
ル２１は、いずれも最初は記憶手段２０に格納されてい
る。ここで目的プログラムはＯＳとする。
明する。図１は本発明の原理説明図であるとともに、実
施例を説明する図である。パッチ情報検索手段１２ａ、
アドレス演算手段１２ｂ及びパッチ処理手段１２ｃから
なるパッチライブラリー１２を、目的プログラム１１内
に備える。なお、目的プログラム１１及びパッチテーブ
ル２１は、いずれも最初は記憶手段２０に格納されてい
る。ここで目的プログラムはＯＳとする。
【００２０】まず、目的プログラム１１の起動時に、パ
ッチ情報検索手段１２ａは記憶手段２０に格納されたパ
ッチテーブル２１からデータ１１ａに対応するパッチ情
報２１ａを検索する。
ッチ情報検索手段１２ａは記憶手段２０に格納されたパ
ッチテーブル２１からデータ１１ａに対応するパッチ情
報２１ａを検索する。
【００２１】アドレス演算手段１２ｂは、主記憶装置１
０に格納されたときの目的プログラム１１のベースアド
レスＢＡと、パッチ情報検索手段１２ａによって検索さ
れたパッチ情報２１ａのオフセットアドレスＯＡとに基
づいて、データ１１ａの主記憶装置１０上の絶対アドレ
スＡＡを演算する。その後、パッチ処理手段１２ｃは、
アドレス演算手段１２ｂによって演算された絶対アドレ
スＡＡのデータ１１ａをパッチデータＰＤでパッチ処理
する。
０に格納されたときの目的プログラム１１のベースアド
レスＢＡと、パッチ情報検索手段１２ａによって検索さ
れたパッチ情報２１ａのオフセットアドレスＯＡとに基
づいて、データ１１ａの主記憶装置１０上の絶対アドレ
スＡＡを演算する。その後、パッチ処理手段１２ｃは、
アドレス演算手段１２ｂによって演算された絶対アドレ
スＡＡのデータ１１ａをパッチデータＰＤでパッチ処理
する。
【００２２】上記の説明では目的プログラム１１をＯＳ
のみで説明したが、主記憶装置１０に格納するデバイス
ドライバー等の常駐プログラム、アプリケーションプロ
グラム等にもそれぞれパッチライブラリー１２と同じ機
能を有するパッチライブラリーを含める。そして、これ
らのパッチライブラリーは各プログラムが起動されると
きにパッチ処理を実行する。
のみで説明したが、主記憶装置１０に格納するデバイス
ドライバー等の常駐プログラム、アプリケーションプロ
グラム等にもそれぞれパッチライブラリー１２と同じ機
能を有するパッチライブラリーを含める。そして、これ
らのパッチライブラリーは各プログラムが起動されると
きにパッチ処理を実行する。
【００２３】これによって、各プログラムがダイナミッ
クリンクによって、主記憶装置上のローディングアドレ
スが変化しても、確実にパッチ処理を行うことができ
る。次に、本発明を実施する計算機システムのハードウ
ェアについて説明する。
クリンクによって、主記憶装置上のローディングアドレ
スが変化しても、確実にパッチ処理を行うことができ
る。次に、本発明を実施する計算機システムのハードウ
ェアについて説明する。
【００２４】図２は計算機システム１００のハードウェ
ア構成の一例を示すブロック図である。計算機システム
１００は例えばワークステーション又はパーソナルコン
ピュータであって、ＣＰＵ（プロセッサ）１０１、ＲＯ
Ｍ１０２、ＲＡＭ１０３、不揮発性メモリ１０４、外部
記憶装置１０５、ＣＲＴＣ（ＣＲＴ制御回路）１０６、
表示装置１０６ａ、ＫＥＹ（操作盤）１０７及びＩ／Ｆ
（インタフェース）１０８の各ハードウェア要素から構
成される。
ア構成の一例を示すブロック図である。計算機システム
１００は例えばワークステーション又はパーソナルコン
ピュータであって、ＣＰＵ（プロセッサ）１０１、ＲＯ
Ｍ１０２、ＲＡＭ１０３、不揮発性メモリ１０４、外部
記憶装置１０５、ＣＲＴＣ（ＣＲＴ制御回路）１０６、
表示装置１０６ａ、ＫＥＹ（操作盤）１０７及びＩ／Ｆ
（インタフェース）１０８の各ハードウェア要素から構
成される。
【００２５】ＣＰＵ１０１はＲＯＭ１０２に格納された
システムプログラムに従って計算機システム１００全体
を制御する。ＲＯＭ１０２にはＥＰＲＯＭあるいはＥＥ
ＰＲＯＭ等が使用される。
システムプログラムに従って計算機システム１００全体
を制御する。ＲＯＭ１０２にはＥＰＲＯＭあるいはＥＥ
ＰＲＯＭ等が使用される。
【００２６】ＲＡＭ１０３にはＤＲＡＭ等が使用され、
パッチを行うためのパッチデータ、作業用データ等の一
時的なデータ、あるいは入出力信号が格納される。不揮
発性メモリ１０４には図示されていないバッテリによっ
てバックアップされたＣＭＯＳ−ＲＡＭが使用され、電
源切断後も保持すべきシステム情報等のデータが格納さ
れる。外部記憶装置１０５にはハードディスク装置又は
光磁気ディスク装置等が使用され、目的プログラム等の
各種データが格納される。
パッチを行うためのパッチデータ、作業用データ等の一
時的なデータ、あるいは入出力信号が格納される。不揮
発性メモリ１０４には図示されていないバッテリによっ
てバックアップされたＣＭＯＳ−ＲＡＭが使用され、電
源切断後も保持すべきシステム情報等のデータが格納さ
れる。外部記憶装置１０５にはハードディスク装置又は
光磁気ディスク装置等が使用され、目的プログラム等の
各種データが格納される。
【００２７】なお、上記ＲＡＭ１０３又は外部記憶装置
１０５は図１の記憶手段２０に相当する。また、図１の
パッチ情報検索手段１２ａ、アドレス演算手段１２ｂ及
びパッチ処理手段１２ｃは、それぞれ目的プログラム１
１内の処理プログラムの一つをＣＰＵ１０１が実行する
ことによって実現される機能である。
１０５は図１の記憶手段２０に相当する。また、図１の
パッチ情報検索手段１２ａ、アドレス演算手段１２ｂ及
びパッチ処理手段１２ｃは、それぞれ目的プログラム１
１内の処理プログラムの一つをＣＰＵ１０１が実行する
ことによって実現される機能である。
【００２８】ＣＲＴＣ１０６は画面表示管理を行うとと
もに、ディジタル信号を表示用の信号に変換して表示装
置１０６ａに与える。表示装置１０６ａにはＣＲＴ又は
液晶表示装置が使用される。ＫＥＹ１０７はキーボード
又はマウス等によって構成されている。Ｉ／Ｆ１０８
は、他の計算機システム等との間で通信を行うための制
御を行う。なお、これらの構成要素は表示装置１０６ａ
を除き、いずれもバス１０９に互いに結合されている。
もに、ディジタル信号を表示用の信号に変換して表示装
置１０６ａに与える。表示装置１０６ａにはＣＲＴ又は
液晶表示装置が使用される。ＫＥＹ１０７はキーボード
又はマウス等によって構成されている。Ｉ／Ｆ１０８
は、他の計算機システム等との間で通信を行うための制
御を行う。なお、これらの構成要素は表示装置１０６ａ
を除き、いずれもバス１０９に互いに結合されている。
【００２９】図３はパッチテーブル２１の一例を示す図
である。パッチテーブル２１は４つの項目からなる可変
長レコードで構成されている。これらの４つの項目は、
２１１列にパッチを行うデータ長ＤＬを、２１２列に識
別子ＩＤを、２１３列にオフセットアドレスＯＡを、２
１４列にパッチデータＰＤを、それぞれ示す。
である。パッチテーブル２１は４つの項目からなる可変
長レコードで構成されている。これらの４つの項目は、
２１１列にパッチを行うデータ長ＤＬを、２１２列に識
別子ＩＤを、２１３列にオフセットアドレスＯＡを、２
１４列にパッチデータＰＤを、それぞれ示す。
【００３０】なお、上記データ長ＤＬ、識別子ＩＤ及び
オフセットアドレスＯＡには固定長のデータが、パッチ
データＰＤには可変長データが設定される。また、２２
１行乃至２２ｎ行における１行ごとのデータは、識別子
ＩＤを除き、いずれも１６進数で設定されており、図１
に示すパッチ情報２１ａに相当する。
オフセットアドレスＯＡには固定長のデータが、パッチ
データＰＤには可変長データが設定される。また、２２
１行乃至２２ｎ行における１行ごとのデータは、識別子
ＩＤを除き、いずれも１６進数で設定されており、図１
に示すパッチ情報２１ａに相当する。
【００３１】ここで、２１１列のデータ長ＤＬは例えば
１バイトの固定長データであって、各パッチ情報レコー
ド長が格納される。また、２１２列の識別子ＩＤは４バ
イトの固定長データであって、パッチを行う対象となる
目的プログラム１１を識別するための識別コードが格納
される。この識別コードとしては、例えば図に示すよう
に、目的プログラム１１をアスキー文字列で表すファイ
ル名が設定される。
１バイトの固定長データであって、各パッチ情報レコー
ド長が格納される。また、２１２列の識別子ＩＤは４バ
イトの固定長データであって、パッチを行う対象となる
目的プログラム１１を識別するための識別コードが格納
される。この識別コードとしては、例えば図に示すよう
に、目的プログラム１１をアスキー文字列で表すファイ
ル名が設定される。
【００３２】さらに、２１３列のオフセットアドレスＯ
Ａは２バイトの固定長データであって、目的プログラム
１１内のパッチを行う位置を、目的プログラム１１の所
定のアドレスからの相対アドレスで表すデータが格納さ
れる。この所定のアドレスは、例えば目的プログラム１
１が主記憶装置１０に格納された際の先頭アドレス、す
なわちベースアドレスＢＡとすることができる。
Ａは２バイトの固定長データであって、目的プログラム
１１内のパッチを行う位置を、目的プログラム１１の所
定のアドレスからの相対アドレスで表すデータが格納さ
れる。この所定のアドレスは、例えば目的プログラム１
１が主記憶装置１０に格納された際の先頭アドレス、す
なわちベースアドレスＢＡとすることができる。
【００３３】そして、２１４列のパッチデータＰＤは可
変長データであって、オフセットアドレスＯＡからパッ
チを行う実際のデータが格納される。この際に格納され
るデータのデータ数は、データ長ＤＬからデータ長ＤＬ
自身のデータ長、識別子ＩＤのデータ長及びオフセット
アドレスＯＡのデータ長を引いた数である。例えば、２
２１行ではデータ長ＤＬ自身が１〔バイト〕、識別子Ｉ
Ｄが４〔バイト〕、オフセットアドレスＯＡが２〔バイ
ト〕とすると、データ長ＤＬの内容「８」からこれらを
引いた数となる。すなわち、８−１−４−２＝１〔バイ
ト〕が格納されるデータのデータ数となる。
変長データであって、オフセットアドレスＯＡからパッ
チを行う実際のデータが格納される。この際に格納され
るデータのデータ数は、データ長ＤＬからデータ長ＤＬ
自身のデータ長、識別子ＩＤのデータ長及びオフセット
アドレスＯＡのデータ長を引いた数である。例えば、２
２１行ではデータ長ＤＬ自身が１〔バイト〕、識別子Ｉ
Ｄが４〔バイト〕、オフセットアドレスＯＡが２〔バイ
ト〕とすると、データ長ＤＬの内容「８」からこれらを
引いた数となる。すなわち、８−１−４−２＝１〔バイ
ト〕が格納されるデータのデータ数となる。
【００３４】上記のように規定されたパッチテーブル２
１において、例えば２２１行には、そのデータ長ＤＬは
「０８」が、識別子ＩＤは「ＡＰＬ１」が、オフセット
アドレスＯＡは「０１０Ｅ」が、パッチデータＰＤは
「ＥＢ」がそれぞれ設定されている。これは、目的プロ
グラム１１が「ＡＰＬ１」である場合に、オフセットア
ドレス「０１０Ｅ」からの１バイトを「ＥＢ」でパッチ
を行うことを意味する。なお、その他の行も同様の意味
である。
１において、例えば２２１行には、そのデータ長ＤＬは
「０８」が、識別子ＩＤは「ＡＰＬ１」が、オフセット
アドレスＯＡは「０１０Ｅ」が、パッチデータＰＤは
「ＥＢ」がそれぞれ設定されている。これは、目的プロ
グラム１１が「ＡＰＬ１」である場合に、オフセットア
ドレス「０１０Ｅ」からの１バイトを「ＥＢ」でパッチ
を行うことを意味する。なお、その他の行も同様の意味
である。
【００３５】次に、本発明の動作について、図４及び図
５に示す具体的なデータを参照して説明する。なお、図
３の２２１行及び２２２行に示すように、目的プログラ
ム１１の識別子ＩＤをアスキー文字列で表すファイル名
の「ＡＰＬ１」とする。
５に示す具体的なデータを参照して説明する。なお、図
３の２２１行及び２２２行に示すように、目的プログラ
ム１１の識別子ＩＤをアスキー文字列で表すファイル名
の「ＡＰＬ１」とする。
【００３６】図４はパッチ処理前のデータの一例を示す
図であって、図４（Ａ）はデータダンプを、図４（Ｂ）
はプログラムの一部を、それぞれ示す。図４（Ａ）にお
いて、メモリアドレス４１０は主記憶装置１０の一部で
あり、データ４２０は目的プログラム１１の一部であ
る。なお、図中に示す数値はいずれも１６進数である。
図であって、図４（Ａ）はデータダンプを、図４（Ｂ）
はプログラムの一部を、それぞれ示す。図４（Ａ）にお
いて、メモリアドレス４１０は主記憶装置１０の一部で
あり、データ４２０は目的プログラム１１の一部であ
る。なお、図中に示す数値はいずれも１６進数である。
【００３７】データ４２０はデータ４２０内の図面左端
のデータをメモリアドレス４１０で示す１バイトの内容
とし、メモリアドレスが１番地増加するごとに、各メモ
リアドレスの１バイトの内容を順に図面右側へ１つずつ
示す。例えば、４０１行では、まずメモリアドレス「０
１００」番地の内容「Ｂ８」を示し、その右隣はメモリ
アドレス「０１０１」番地の内容「６Ｆ」を示し、その
右隣はメモリアドレス「０１０２」番地の内容「１３」
を示す。以下、同様にして、データ４２０内の図面右端
に示すデータ「１Ｄ」は、メモリアドレス「０１０Ｆ」
番地の内容を示す。
のデータをメモリアドレス４１０で示す１バイトの内容
とし、メモリアドレスが１番地増加するごとに、各メモ
リアドレスの１バイトの内容を順に図面右側へ１つずつ
示す。例えば、４０１行では、まずメモリアドレス「０
１００」番地の内容「Ｂ８」を示し、その右隣はメモリ
アドレス「０１０１」番地の内容「６Ｆ」を示し、その
右隣はメモリアドレス「０１０２」番地の内容「１３」
を示す。以下、同様にして、データ４２０内の図面右端
に示すデータ「１Ｄ」は、メモリアドレス「０１０Ｆ」
番地の内容を示す。
【００３８】図４（Ｂ）において、メモリアドレス４３
０は主記憶装置１０の一部であり、データ４４０は目的
プログラム１１の一部であり、ニーモニックコード（mn
emonic code;記号命令）４５０はデータ４４０を機械語
命令で表したものである。なお、ニーモニックコード４
５０内の「ＭＯＶ」及び「ＡＸ」等の機械語命令を除い
て、図中に示す数値はいずれも１６進数である。
０は主記憶装置１０の一部であり、データ４４０は目的
プログラム１１の一部であり、ニーモニックコード（mn
emonic code;記号命令）４５０はデータ４４０を機械語
命令で表したものである。なお、ニーモニックコード４
５０内の「ＭＯＶ」及び「ＡＸ」等の機械語命令を除い
て、図中に示す数値はいずれも１６進数である。
【００３９】例えば、４０２行では、メモリアドレス
「０１０Ｅ」番地からの２バイトのデータ「７３１Ｄ」
が、機械語命令４５１の「ＪＮＢ ０１２Ｄ」であるこ
とを意味する。
「０１０Ｅ」番地からの２バイトのデータ「７３１Ｄ」
が、機械語命令４５１の「ＪＮＢ ０１２Ｄ」であるこ
とを意味する。
【００４０】このような目的プログラム１１に対して本
発明のメモリパッチ装置を実行すれば、まず目的プログ
ラム１１に対応するパッチ情報２１ａ、すなわちパッチ
情報検索手段１１ａが図３の２２１行に示すパッチ情報
２１ａを検索する。そして、オフセットアドレスＯＡ及
びパッチデータＰＤに基づいて、アドレス演算手段１１
ｂ及びデータ格納手段１１ｃがパッチを行うので、パッ
チ処理後のデータは図５のようになる。
発明のメモリパッチ装置を実行すれば、まず目的プログ
ラム１１に対応するパッチ情報２１ａ、すなわちパッチ
情報検索手段１１ａが図３の２２１行に示すパッチ情報
２１ａを検索する。そして、オフセットアドレスＯＡ及
びパッチデータＰＤに基づいて、アドレス演算手段１１
ｂ及びデータ格納手段１１ｃがパッチを行うので、パッ
チ処理後のデータは図５のようになる。
【００４１】図５はパッチ処理後のデータの一例を示す
図であって、図５（Ａ）はデータダンプを、図５（Ｂ）
はプログラムの一部を、それぞれ示す。なお、図５
（Ａ）は図４（Ａ）と、図５（Ｂ）は図４（Ｂ）と、そ
れぞれ対応している。
図であって、図５（Ａ）はデータダンプを、図５（Ｂ）
はプログラムの一部を、それぞれ示す。なお、図５
（Ａ）は図４（Ａ）と、図５（Ｂ）は図４（Ｂ）と、そ
れぞれ対応している。
【００４２】図５（Ａ）において、メモリアドレス５１
０が主記憶装置１０の一部であり、データ５２０が目的
プログラム１１の一部である。また、図５（Ｂ）におい
て、メモリアドレス５３０は主記憶装置１０の一部であ
り、データ５４０は目的プログラム１１の一部であり、
ニーモニックコード５５０はデータ５４０を機械語命令
で表したものである。
０が主記憶装置１０の一部であり、データ５２０が目的
プログラム１１の一部である。また、図５（Ｂ）におい
て、メモリアドレス５３０は主記憶装置１０の一部であ
り、データ５４０は目的プログラム１１の一部であり、
ニーモニックコード５５０はデータ５４０を機械語命令
で表したものである。
【００４３】したがって、本発明のメモリパッチ装置を
実行することによって、図４（Ａ）に示すメモリアドレ
ス「０１０Ｅ」番地の内容４２１である「７３」が図５
（Ａ）に示すメモリアドレス「０１０Ｅ」番地の内容５
２１である「ＥＢ」にパッチされる。この結果、図４
（Ｂ）の４０２行に示す機械語命令４５１は「ＪＮＢ０
１２Ｄ」から図４（Ｂ）の５０１行に示す機械語命令５
５１の「ＪＭＰ ０１２Ｄ」に変わる。こうして、目的
プログラム１１に含まれるバグや定数値等の訂正を確実
に行うことができる。
実行することによって、図４（Ａ）に示すメモリアドレ
ス「０１０Ｅ」番地の内容４２１である「７３」が図５
（Ａ）に示すメモリアドレス「０１０Ｅ」番地の内容５
２１である「ＥＢ」にパッチされる。この結果、図４
（Ｂ）の４０２行に示す機械語命令４５１は「ＪＮＢ０
１２Ｄ」から図４（Ｂ）の５０１行に示す機械語命令５
５１の「ＪＭＰ ０１２Ｄ」に変わる。こうして、目的
プログラム１１に含まれるバグや定数値等の訂正を確実
に行うことができる。
【００４４】次に、本発明の処理手順について、図６に
示すフローチャートを参照して説明する。図６は本発明
の処理手順を示すフローチャートである。図において、
Ｓの後に続く数字はステップ番号を示す。なお、ステッ
プＳ１乃至ステップＳ３をパッチ情報検索手段１２ａ
が、ステップＳ４をアドレス演算手段１２ｂが、ステッ
プＳ５及びステップＳ６をパッチ処理手段１２ｃが、そ
れぞれ実行する。 〔Ｓ１〕パッチ情報２１ａがあるか否かを判別する。も
し、パッチ情報２１ａがある（ＹＥＳ）ならばステップ
Ｓ２に進み、パッチ情報２１ａがない（ＮＯ）ならば本
処理手順を終了し、目的プログラム１１本体を実行す
る。 〔Ｓ２〕ステップＳ１のパッチ情報２１ａにおける識別
子ＩＤと、目的プログラム１１の識別子とが一致するか
否かを判別する。もし、一致する（ＹＥＳ）ならばステ
ップＳ３に進み、一致しない（ＮＯ）ならばステップＳ
６に進む。 〔Ｓ３〕ステップＳ１のパッチ情報２１ａにおけるオフ
セットアドレスＯＡ及びパッチデータＰＤを取得する。 〔Ｓ４〕アドレス演算を行う。具体的には、目的プログ
ラム１１本体が主記憶装置１０に格納された所定のアド
レスを示すベースアドレスＢＡ、例えば先頭アドレス
と、ステップＳ３で得られたオフセットアドレスＯＡと
の和を演算して、パッチを行う絶対アドレスＡＡを求め
る。 〔Ｓ５〕ステップＳ４で求められた絶対アドレスＡＡの
データを、ステップＳ３で得られた一以上のパッチデー
タＰＤでパッチ処理する。 〔Ｓ６〕次のパッチ情報２１ａへのロケート処理を行
う。具体的には、次のレコードを参照するためのレコー
ド番号をインクリメントする。その後、ステップＳ１に
戻る。
示すフローチャートを参照して説明する。図６は本発明
の処理手順を示すフローチャートである。図において、
Ｓの後に続く数字はステップ番号を示す。なお、ステッ
プＳ１乃至ステップＳ３をパッチ情報検索手段１２ａ
が、ステップＳ４をアドレス演算手段１２ｂが、ステッ
プＳ５及びステップＳ６をパッチ処理手段１２ｃが、そ
れぞれ実行する。 〔Ｓ１〕パッチ情報２１ａがあるか否かを判別する。も
し、パッチ情報２１ａがある（ＹＥＳ）ならばステップ
Ｓ２に進み、パッチ情報２１ａがない（ＮＯ）ならば本
処理手順を終了し、目的プログラム１１本体を実行す
る。 〔Ｓ２〕ステップＳ１のパッチ情報２１ａにおける識別
子ＩＤと、目的プログラム１１の識別子とが一致するか
否かを判別する。もし、一致する（ＹＥＳ）ならばステ
ップＳ３に進み、一致しない（ＮＯ）ならばステップＳ
６に進む。 〔Ｓ３〕ステップＳ１のパッチ情報２１ａにおけるオフ
セットアドレスＯＡ及びパッチデータＰＤを取得する。 〔Ｓ４〕アドレス演算を行う。具体的には、目的プログ
ラム１１本体が主記憶装置１０に格納された所定のアド
レスを示すベースアドレスＢＡ、例えば先頭アドレス
と、ステップＳ３で得られたオフセットアドレスＯＡと
の和を演算して、パッチを行う絶対アドレスＡＡを求め
る。 〔Ｓ５〕ステップＳ４で求められた絶対アドレスＡＡの
データを、ステップＳ３で得られた一以上のパッチデー
タＰＤでパッチ処理する。 〔Ｓ６〕次のパッチ情報２１ａへのロケート処理を行
う。具体的には、次のレコードを参照するためのレコー
ド番号をインクリメントする。その後、ステップＳ１に
戻る。
【００４５】したがって、目的プログラム１１の種類に
かかわらず目的プログラム１１自身にパッチを行うこと
ができる。また、目的プログラム１１が自身にパッチを
当てるので、一般の計算機システムの所有者等の手を煩
わせることなく、自動的に目的プログラム１１に含まれ
るバグや定数値等の訂正を行う。
かかわらず目的プログラム１１自身にパッチを行うこと
ができる。また、目的プログラム１１が自身にパッチを
当てるので、一般の計算機システムの所有者等の手を煩
わせることなく、自動的に目的プログラム１１に含まれ
るバグや定数値等の訂正を行う。
【００４６】上記の説明では、記憶手段２０はハードデ
ィスク装置で構成したが、主記憶装置１０の一部、例え
ば不揮発性メモリで構成してもよい。この構成により、
外部記憶装置１０５よりも速くアクセスすることがで
き、かつ、停電等の不慮の事故が発生した場合でもパッ
チテーブル２１等が失われることもない。同様に、フレ
キシブルディスク装置及び光磁気ディスク装置等の外部
記憶装置１０５で構成してもよい。
ィスク装置で構成したが、主記憶装置１０の一部、例え
ば不揮発性メモリで構成してもよい。この構成により、
外部記憶装置１０５よりも速くアクセスすることがで
き、かつ、停電等の不慮の事故が発生した場合でもパッ
チテーブル２１等が失われることもない。同様に、フレ
キシブルディスク装置及び光磁気ディスク装置等の外部
記憶装置１０５で構成してもよい。
【００４７】また、記憶手段２０として、通信回線を介
して接続された他の計算機システムで構成することもで
きる。例えば、ネットワークのホスト計算機システムに
パッチテーブル２１等を格納することによって、ネット
ワークで接続された全ての計算機システムにおいて本発
明を実施することができる。このため、本発明の実施に
必要なメモリ領域を最小限に抑えることができる。
して接続された他の計算機システムで構成することもで
きる。例えば、ネットワークのホスト計算機システムに
パッチテーブル２１等を格納することによって、ネット
ワークで接続された全ての計算機システムにおいて本発
明を実施することができる。このため、本発明の実施に
必要なメモリ領域を最小限に抑えることができる。
【００４８】
【発明の効果】以上説明したように本発明では、目的プ
ログラム毎にパッチ処理を行うパッチライブラリーを設
け、各目的プログラムの起動時パッチ処理を行うように
構成したので、各目的プログラムがダイナミックリンク
されても確実にパッチ処理を行うことができる。
ログラム毎にパッチ処理を行うパッチライブラリーを設
け、各目的プログラムの起動時パッチ処理を行うように
構成したので、各目的プログラムがダイナミックリンク
されても確実にパッチ処理を行うことができる。
【図１】本発明の原理説明図である。
【図２】計算機システムのハードウェア構成の一例を示
すブロック図である。
すブロック図である。
【図３】パッチテーブルの一例を示す図である。
【図４】パッチ処理前のデータの一例を示す図であっ
て、（Ａ）はデータダンプを、（Ｂ）はプログラムの一
部を、それぞれ示す。
て、（Ａ）はデータダンプを、（Ｂ）はプログラムの一
部を、それぞれ示す。
【図５】パッチ処理後のデータの一例を示す図であっ
て、（Ａ）はデータダンプを、（Ｂ）はプログラムの一
部を、それぞれ示す。
て、（Ａ）はデータダンプを、（Ｂ）はプログラムの一
部を、それぞれ示す。
【図６】本発明の処理手順を示すフローチャートであ
る。
る。
１０ 主記憶装置 １１ 目的プログラム １２ａ パッチ情報検索手段 １２ｂ アドレス演算手段 １２ｃ パッチ処理手段 ２０ 記憶手段 ２１ パッチテーブル ２１ａ パッチ情報
Claims (11)
- 【請求項１】 計算機システムの目的プログラムの一部
を応急的に変更するメモリパッチ装置において、 目的プログラム（１１）の起動時に、記憶手段（２０）
に格納されたパッチテーブル（２１）から前記目的プロ
グラム（１１）に対応するパッチ情報（２１ａ）を検索
するパッチ情報検索手段（１２ａ）と、 前記主記憶装置（１０）に格納されたときの前記目的プ
ログラム（１１）のベースアドレス（ＢＡ）と、検索さ
れた前記パッチ情報（２１ａ）のオフセットアドレス
（ＯＡ）とに基づいて、パッチを行うデータ（１１ａ）
の前記主記憶装置（１０）上の絶対アドレス（ＡＡ）を
演算するアドレス演算手段（１２ｂ）と、 前記パッチ情報（２１ａ）のパッチデータ（ＰＤ）で絶
対アドレス（ＡＡ）のデータをパッチ処理するパッチ処
理手段（１１ｃ）と、 からなるパッチライブラリー（１２）を前記目的プログ
ラム（１１）毎に有することを特徴とするメモリパッチ
装置。 - 【請求項２】 前記目的プログラム（１１）は、アプリ
ケーションプログラムであることを特徴とする請求項１
記載のメモリパッチ装置。 - 【請求項３】 前記目的プログラム（１１）は、ＯＳ
（Operating System）プログラムであることを特徴とす
る請求項１記載のメモリパッチ装置。 - 【請求項４】 前記目的プログラム（１１）は、デバイ
スドライバ等の常駐プログラムであることを特徴とする
請求項１記載のメモリパッチ装置。 - 【請求項５】 前記記憶手段（２０）は、前記主記憶装
置（１０）の一部で構成したことを特徴とする請求項１
記載のメモリパッチ装置。 - 【請求項６】 前記記憶手段（２０）は、通信回線を介
して接続された他の計算機システムで構成したことを特
徴とする請求項１記載のメモリパッチ装置。 - 【請求項７】 前記記憶手段（２０）は、フレキシブル
ディスク装置で構成したことを特徴とする請求項１記載
のメモリパッチ装置。 - 【請求項８】 前記記憶手段（２０）は、ハードディス
ク装置で構成したことを特徴とする請求項１記載のメモ
リパッチ装置。 - 【請求項９】 前記記憶手段（２０）は、光磁気ディス
ク装置で構成したことを特徴とする請求項１記載のメモ
リパッチ装置。 - 【請求項１０】 前記主記憶装置（１０）は、不揮発性
メモリを含むように構成したことを特徴とする請求項１
記載のメモリパッチ装置。 - 【請求項１１】 前記パッチ情報（２１ａ）は、少なく
とも前記目的プログラム（１１）を識別するための識別
子、前記オフセットアドレス（ＯＡ）及び前記パッチデ
ータ（ＰＤ）を含むように構成したことを特徴とする請
求項１記載のメモリパッチ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5023146A JPH06242990A (ja) | 1993-02-12 | 1993-02-12 | メモリパッチ装置 |
| US08/721,385 US5694566A (en) | 1993-02-12 | 1996-09-26 | Memory patching device |
| US08/982,314 US6076134A (en) | 1993-02-12 | 1997-12-01 | Memory patching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5023146A JPH06242990A (ja) | 1993-02-12 | 1993-02-12 | メモリパッチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06242990A true JPH06242990A (ja) | 1994-09-02 |
Family
ID=12102432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5023146A Pending JPH06242990A (ja) | 1993-02-12 | 1993-02-12 | メモリパッチ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5694566A (ja) |
| JP (1) | JPH06242990A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6915512B1 (en) | 1999-11-29 | 2005-07-05 | Fujitsu Limited | Software editing with indication of format and processing state of each process of the software |
| JP2005182775A (ja) * | 2003-12-10 | 2005-07-07 | Microsoft Corp | カーネルモードシミングのためのドライバ固有コンテキスト |
| KR100615890B1 (ko) * | 2004-12-08 | 2006-08-25 | 삼성에스디에스 주식회사 | 스마트 카드 운영체제의 패치 방법 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06242990A (ja) * | 1993-02-12 | 1994-09-02 | Fujitsu Ltd | メモリパッチ装置 |
| US5970243A (en) * | 1996-08-27 | 1999-10-19 | Steeplechase Software, Inc. | Online programming changes for industrial logic controllers |
| KR100205292B1 (ko) * | 1996-09-02 | 1999-07-01 | 윤종용 | 하드 디스크 드라이브의 프로그램 수정방법 |
| JPH1185526A (ja) * | 1997-09-12 | 1999-03-30 | Hitachi Ltd | プログラムロード方法 |
| US6073252A (en) * | 1997-09-25 | 2000-06-06 | Motorola, Inc. | Data processing system with memory patching and method thereof |
| US6230316B1 (en) * | 1998-04-17 | 2001-05-08 | Symantec Corporation | Patching rebased and realigned executable files |
| US6490721B1 (en) | 1998-07-14 | 2002-12-03 | Oc Systems Incorporated | Software debugging method and apparatus |
| US20020073398A1 (en) * | 1998-12-14 | 2002-06-13 | Jeffrey L. Tinker | Method and system for modifying executable code to add additional functionality |
| GB2349485B (en) * | 1999-04-23 | 2003-12-10 | Ibm | Application management |
| US6463549B1 (en) * | 2000-09-28 | 2002-10-08 | Motorola, Inc. | Device and method for patching code residing on a read only memory module utilizing a random access memory for storing a set of fields, each field indicating validity of content of a group, and for receiving an address of a memory portion of the read only memory |
| US6925521B2 (en) * | 2001-09-10 | 2005-08-02 | Texas Instruments Incorporated | Scheme for implementing breakpoints for on-chip ROM code patching |
| US7073168B2 (en) | 2001-12-06 | 2006-07-04 | Microsoft Corporation | Customizing binary content files |
| US7290081B2 (en) * | 2002-05-14 | 2007-10-30 | Stmicroelectronics, Inc. | Apparatus and method for implementing a ROM patch using a lockable cache |
| DE10260103A1 (de) * | 2002-12-19 | 2004-07-01 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Änderung von Software in einem Steuergerät sowie entsprechendes Steuergerät |
| GB2403303B (en) * | 2003-06-23 | 2005-08-17 | Matsushita Electric Ind Co Ltd | Embedded device with software registry |
| US7596721B1 (en) * | 2004-01-09 | 2009-09-29 | Maxtor Corporation | Methods and structure for patching embedded firmware |
| US8539469B2 (en) * | 2004-05-11 | 2013-09-17 | Microsoft Corporation | Efficient patching |
| US7559058B2 (en) * | 2004-05-11 | 2009-07-07 | Microsoft Corporation | Efficient patching |
| JP2008198060A (ja) * | 2007-02-15 | 2008-08-28 | Seiko Epson Corp | 情報処理装置、パッチコード実装システム、電子機器及びパッチコードの実装方法 |
| US8156486B2 (en) * | 2008-10-29 | 2012-04-10 | Mediatek Inc. | Patching devices and methods thereof for patching firmware functions |
| US8438558B1 (en) | 2009-03-27 | 2013-05-07 | Google Inc. | System and method of updating programs and data |
| US9824021B2 (en) * | 2014-03-31 | 2017-11-21 | International Business Machines Corporation | Address translation structures to provide separate translations for instruction fetches and data accesses |
| US9734083B2 (en) | 2014-03-31 | 2017-08-15 | International Business Machines Corporation | Separate memory address translations for instruction fetches and data accesses |
| US9715449B2 (en) | 2014-03-31 | 2017-07-25 | International Business Machines Corporation | Hierarchical translation structures providing separate translations for instruction fetches and data accesses |
| US9569115B2 (en) * | 2014-03-31 | 2017-02-14 | International Business Machines Corporation | Transparent code patching |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4028684A (en) * | 1975-10-16 | 1977-06-07 | Bell Telephone Laboratories, Incorporated | Memory patching circuit with repatching capability |
| JPS63109558A (ja) * | 1986-10-28 | 1988-05-14 | Nec Corp | プログラムのロ−ド方式 |
| JPH01131925A (ja) * | 1987-11-17 | 1989-05-24 | Fujitsu Ltd | プログラムパッチ方式 |
| JPH01201728A (ja) * | 1988-02-08 | 1989-08-14 | Nec Corp | プログラム修正方式 |
| JPH06242990A (ja) * | 1993-02-12 | 1994-09-02 | Fujitsu Ltd | メモリパッチ装置 |
| JPH089435A (ja) * | 1994-06-15 | 1996-01-12 | Nec Corp | 選択呼出受信機 |
| US5813043A (en) * | 1996-07-12 | 1998-09-22 | Motorola, Inc. | Method and system including memory patching utilizing a transmission control signal and circuit |
| US5757690A (en) * | 1997-04-23 | 1998-05-26 | Exponential Technology, Inc. | Embedded ROM with RAM valid bits for fetching ROM-code updates from external memory |
-
1993
- 1993-02-12 JP JP5023146A patent/JPH06242990A/ja active Pending
-
1996
- 1996-09-26 US US08/721,385 patent/US5694566A/en not_active Expired - Fee Related
-
1997
- 1997-12-01 US US08/982,314 patent/US6076134A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6915512B1 (en) | 1999-11-29 | 2005-07-05 | Fujitsu Limited | Software editing with indication of format and processing state of each process of the software |
| JP2005182775A (ja) * | 2003-12-10 | 2005-07-07 | Microsoft Corp | カーネルモードシミングのためのドライバ固有コンテキスト |
| KR100615890B1 (ko) * | 2004-12-08 | 2006-08-25 | 삼성에스디에스 주식회사 | 스마트 카드 운영체제의 패치 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6076134A (en) | 2000-06-13 |
| US5694566A (en) | 1997-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06242990A (ja) | メモリパッチ装置 | |
| US6542167B1 (en) | System and method for flexible software linking | |
| US7178142B2 (en) | System and method for dynamically verifying the compatibility of a user interface resource | |
| JP2664137B2 (ja) | Ｉｃカード | |
| US20040205329A1 (en) | System and method for performing remote BIOS updates | |
| US20110302565A1 (en) | Implicit workspace dependencies | |
| US6367072B1 (en) | Apparatus and method for identifying and modifying computer operating system components | |
| US7814471B2 (en) | Method and apparatus for providing DLL compatibility | |
| US7581216B2 (en) | Preserving platform independence with native accelerators for performance critical program objects | |
| US20070050612A1 (en) | Boot program update and restoration system and method thereof | |
| US5819024A (en) | Fault analysis system | |
| US20010042241A1 (en) | Apparatus and method for executing program using just-in time-compiler system | |
| JPH06309204A (ja) | データ処理方法及びその装置 | |
| US7028292B1 (en) | Program executing apparatus, control method therefor, and storage medium for interpreting and executing intermediate codes | |
| EP1403768A2 (en) | Processor system, processor and arithmetic processing method | |
| KR100436003B1 (ko) | 디바이스드라이버적재방법 | |
| JPH0546378A (ja) | プログラムの修正処理方法 | |
| JPH0695868A (ja) | ソフトウェア管理方式 | |
| JP2845694B2 (ja) | データ処理装置 | |
| JP2500770B2 (ja) | プログラム修正方式 | |
| US7627859B2 (en) | Method for configuring non-script language library files to be run as scripts | |
| JP3231578B2 (ja) | ジョブ制御言語用修正装置 | |
| JPH0844551A (ja) | 情報処理装置 | |
| US7334111B2 (en) | Method and related device for use in decoding executable code | |
| JPS63109558A (ja) | プログラムのロ−ド方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030107 |