DE2328058A1 - Digitale datenverarbeitungsanordnung - Google Patents

Digitale datenverarbeitungsanordnung

Info

Publication number
DE2328058A1
DE2328058A1 DE2328058A DE2328058A DE2328058A1 DE 2328058 A1 DE2328058 A1 DE 2328058A1 DE 2328058 A DE2328058 A DE 2328058A DE 2328058 A DE2328058 A DE 2328058A DE 2328058 A1 DE2328058 A1 DE 2328058A1
Authority
DE
Germany
Prior art keywords
address
processing module
diagnostic
register
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2328058A
Other languages
English (en)
Other versions
DE2328058C2 (de
Inventor
Gordon Edge
Ronald George Worthington
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Overseas Ltd
Original Assignee
PLESSEY HANDEL und INVESTMENTS AG ZUG (SCHWEIZ)
Plessey Handel und Investments AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PLESSEY HANDEL und INVESTMENTS AG ZUG (SCHWEIZ), Plessey Handel und Investments AG filed Critical PLESSEY HANDEL und INVESTMENTS AG ZUG (SCHWEIZ)
Publication of DE2328058A1 publication Critical patent/DE2328058A1/de
Application granted granted Critical
Publication of DE2328058C2 publication Critical patent/DE2328058C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/267Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2736Tester hardware, i.e. output processing circuits using a dedicated service processor for test

Description

PLESSEY HANDEL UND INVESTMENTS AG 6300 Zu/?, Schweiz
Gartenstrasse 2
Digitale Datenverarbeitungsanordnung
Die Erfindung bezieht sich auf eine Datenverarbeitungsanordnung und insbesondere auf eine Fehlerdiagrioseeinrichtung in einer solchen Datenverarbeitungsanordnung.
Mit dem Aufkommen von Mehrprozessorsystemen für die Echtzeitsteuerung von Fernmeldesystemen und dergleichen ist es notwendig geworden, in solchen Mehrprozessorsystemen Einrichtungen zur Fehlerfeststellung und Fehlerisolierung vorzusehen. Eine typische Einrichtung dieser Art ist die in der Patentanmeldung P 22 10 325.9 beschriebene Systemunterbrechungsanordnung, bei der ein fehlerhafter Verarbeitungsmodul daran gehindert wird, einen Zugriff aufeines der On -Line-Anwendungsprogramme auszuüben. Der fehlerhafte Verarbeitungsmodul ist auf eine wiederholte Ausführung eines Prüfprogramms beschränkt, wodurch die fehlerhafte Einrichtung vom On -Line-System abgetrennt wird. Wenn ein fehlerhafter Verarbeitungsmodul mit einer
30985 1'/ 1073
2328053
Funktionsprüfung befaßt ists bemerkt eine in einem anderen Verarbeitungsmodul laufände Zwischenprozessorprüfung f daß der in der Funktionsprüfung festgehaltene Verarbeitungsmodul überfällig ist, und es wird ein Bericht an einen Fehlerabhandlungsprozeß abgegeben. Der Fehlerabhandlungsprozeß übernimmt dann die erforderlichen Schritte zur erneuten Einteilung der dem fehlerhaften Verarbeitungsmodul derzeit zugeordneten Arbeit, und er erzeugt auf einem Wartungsmonitor eine Nachricht, die die Identität des fehlerhaften Verarbeitungsmoduls angibt.
Die zur vollständigen Funktionsprüfung und Isolierung eines bestimmten Fehlers in einem Verarbeitungsmodul eines Mehrprozessorsystems notwendigen Prüf- und Fehlerdiagnoseprogramme erfordern ein hochqualifiziertes und geübtes Wartungspersonal. Ein solches Personal steht nicht ohne weiteres im ausreichenden Umfang zur Verfügung, und es ist daher vorgeschlagen worden, in solchen Fällen automatische Diagnosemechanismen vorzusehen.
Mit Hilfe der Erfindung soll in einem Mehrprozessorsystem eine automatische Diagnoseeinrichtung geschaffen werden, die unter Verwendung der Verarbeitungsfähigkeiten des Mehrprozessorsystems selbst arbeitet und nicht unter Verwendung einer speziellen Diagnoseeinrichtung.
Nach der Erfindung ist eine digitale Datenverarbeitungsanordnung mit mehreren Verarbeitungsmodulen, mehreren Speichermodulen, einerZugriffseinheit in jedem Speichermodul, die eine Adressenerkennungseinrichtung enthält, einer Datenübertragungsleitung für jeden Verarbeitungsmodul, die diesem den Zugriff zu allen Speichermodulen ermöglicht, wobei der Zugriff eines Verarbeitungsmoduls auf einen Speicherplatz durch Aussenden eines Adreseenworts über die Datenübertragungsleitung des Verarbeitungs-
309851/1073
moduls erfolgt, das die Identitätsadresse der Zugriffseinheit des den geforderten Speicherplatz enthaltenden Speichermoduls und die Adresse des geforderten Speicherplatzes in dan Speichermodul enthält, dadurch gekennzeichnet, daß Jeder Verarbeitungsmodul eine an eine oder mehrere Datenübertragungsleitungen anschließbare Diagnoseanpassungseinheit enthält, die mit (1) einer Identitätsadressen-Erkennungsanordnung£ (2)" einem Adressendeoodierer und (3) mehreren vom Adressendecodierer auswählbaren Überwachungs-i, Steuer- und Dateneingabepunkten innerhalb der VerarbejLtungseinrichtungen des Verarbeitungsmoduls versehen ist.
Durch die Schaffung einer Diagnoseanpassungseinheit kann ein fehlerhafter Verarbeitungsmodul von einem anderen Verarbeitungsmodul geprüft werden, der als Hintergrund-Job ein Diagnoseprogramm ausführt. Die •von der Diagnoseanpassungseinheit geschaffenen Einrichtungen ermöglichen es, dem Diagnoseprogramm, den fehlerhaften Verarbeitungsmodul voll arbeiten zu lassen und die Ergebnisse solcher Arbeitsdurchläufe zur Bestimmung des Fehlers zu überwachen. Die in die Diagnoseanpassungseinheit tatsächlich eingebauten Möglichkeiten- hängen vom Aufbau des Verarbeitungsmoduls ab, doch können sie so angesehen werden, als vielen sie in drei Hauptgruppen. Die erste Gruppe ermöglicht die Eingabe irgendeines erforderlichen Werts (1) in eine interne Hauptdatensammelleitiing9 (2) in den Mikroprogrammsteuerspeicherausgang und (3) in den Mikroprogrammsteuerspeicheradressenwähler, Die zweite Gruppe ermöglicht die Überiirachung wesentlicher Anscüilußpunkte innerhalb des Verarbeitungsmodul-s, während die dritte Gruppe für sonstige Steuerfunktionen sorgt, die die Durchführung "besonderer Funktionsschritte des
309851/1073
Verarbeitungsmoduls unter der Diagnosesteuerung erlauben.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. larin zeigen?.
. Fig.1 ein Blockschaltbild eines typischen Mehrprozessorsystems, in dem die Erfindung enthalten ist,
Fig.2a und.2b ein Blockschaltbild eines typischen Verarbeitungsmoduls mit einer Diagnoseanpassungseinheit nach der Erfindung, wobei die beiden Figuren so nebeneinander zu legen sind, daß Fig.2b rechts liegt9und
Fig.3 ein Blockschaltbild der Diagnoseüberwachungs-Software.
Das Multiprozessorsystem, für das die hier"zu beschreibende Anordnung besonders, wenn auch nicht ausschließlich geeignet ist, ist in Fig.1 dargestellt; ein derartiges System ist in der Patentanmeldung P 22 30 830.1 beschrieben. Das System enthält mehrere Verarbeitungsmodule (CPUA, CPUB und CPUC), mehrere Speichermodule (SM1, SM2 und SM3) zwei Multiplexer (MPXM und MPXN) und mehrere Peripheriegeräte PD, PM und PPβ Jeder Verarbeitungsmodul ist mit einer eigenen Betenübe-rtragungsleitung (PBA, PBB und PBC ) ausgestattet, über die alle Speichermodule und alle Peripheriegeräte zugänglich sind. Jede Datenübertragungsleitung enthält eine Parallelinformationssignal-Sammelleitung.und eine Steuersignal-Sammelleitung in beiden Richtungen. Jeder Speichermodul ist mit einer Zugriffseinheit (SA1, SA2 und SA3) ausgestattet, bei der jeder Datenübertragungsweg der Verarbeitungsmodule einzeln endet. Jede Zugriffseinheit enthält eine Modulidentitäts-Adressen Erkennungsanordnung, die derart ausgebildet ist, daß sie
309851/1073
2328053
eine Speichermodul-Zugriffsanforderung feststellen kann, die durch das Anlegen der Speichermodul-Identitätsadresse an einen bestimmten Teil der Informationssignal-Sammelleitung der Datenübertragungsleitung eines Verarbeitungsmoduls angezeigt wird. Die Zugriffseinheiten können auch gleichzeitig auftretende Zugriffsanforderungen in einer vorbestimmten Rangfolge auflösen.
Die zwei Multiplexer MPXN und MPXM , die in dem in Fig.1 dargestellten Mehrprozessorsystem vorgesehen sind, bewirken eine Pufferung der Peripheriegeräte von .Speichermoduloder Verarbeitungsmodulerweiterungen', jeder Multiplexer gleicht der Funktion nach einer Speicherzugriffseinheit, und er bündelt periphere Bedarfsmeldungen auf die Peripherie-Datenübertragungsleitungen PDM und PDN. Die Peripherie-Iktenübertragungsleitungen PDM und PDN sind jeweils einzeln an getrennte Kanäle an den Peripheriezugriffseinheiten PAD, PAM und PAP angeschlossen. Die Peripherie-Datenübertragungsleitungen sind ebenso aufgebaut,wie die Datenübertragungsleitungen der Verarbeitungsmodule, d.h., sie besitzen auch Informationssignal- und Steuersignal-Sammelleitungen.
Jede Peripheriezugriffseinheit enthält eine Gerätidentitätsadressen-Erkennungsanordnung und .mehrere von den Verarbeitungsmodulen adressierbare Verwaltungsregister (beispie lsweise Dateneingabe-, Datenausgabe-, Zustande- und Steuerregister). Die dargestellten Peripheriegeräte sind nur als Beispiel angegeben, und sie stellen einen Plattenspeicher PD, eine Diagnoseüberwachungsschreibmaschine PM und einen Seitendrucker PP dar.
Das System ist so organisiert, daß die Verarbeitungsmodule einfach Lese- und Schreibvorgänge ausführen, wenn Information von oder zu einem Speicherplatz oder einem Peripheriegerät übertragen werden soll. Im Falle des Speicherplatzes
309851/1073
wird der Lese- oder Schreibvorgang durch eine Codegruppe definiert, die an den Steuersignalleitungsteil der Verarbeitungsmodul-Datenübertragungsleitung angelegt und von einer Adresse auf dem Informationssignalleitungsteil der Datenübertragungsleitung begleitet ist. Die Adresse definiert (1) den Speichermodul, in dem sich der geforderte Speicherplatz befindet, und (2) die Adresse des geforderten Speicherplatzes in dem bestimmten Speichermodul. Wenri aus einem Peripheriegerät Information gelesen werden soll oder Information in ein Peripheriegerät geschrieben werden soll, ist die für den Lese- oder YSchreibvorgang verwendete Codegruppe in gleicherweise von einer Adresse auf dem Informatibnssignalieitungsteil der Datenübertragungsleitung begleitet, die (1) einen Multiplexer* (2) das geforderte Peripheriegerät und (3) das adressier- · bare Verwaltungsregister in dem Peripheriegerät definiert. Dadurch kann der Verarbeitungsmodul (1) zur Steuerung des Betriebs des Peripheriegeräts einschließlich seiner Zugriffseinheit einen Schreibvorgang in das Steuerregister des Peripheriegeräts ausführen, (2) Information in das Datenausgaberegister zur Weitergabe oder zur Verarbeitung durch das Peripheriegerät schreiben,(3) zur Feststellung des gerade vorliegenden Funktionszustandes des Peripheriegerätes einschließlich der Zugriffseinheit einen Lesevorgang aus dem Zustandsregister ausführen und (4) Information aus dem Dateneingaberegister zur Weitergabe in das Steuerverarbeitungssystem lesen.
Eine der Peripherie-Datenübertragungsleitungen, im Fall von Fig.1 die Leitung PDN, wird an den Zugriffsweg einer Diagnoseanpassungseinheit (DI/FA, DI/FB und Dl/FC) jedes Datenverarbeitungsmoduls angelegt. Jede Diagnoseanpassungseinheit gleicht der Funktion nach den Peripheriezugriffseinheiten in sofern, als sie eine Identitätsadressen-Erkennungsanordnung und mehrere adressierbare Überwachungspunkte und Register entsprechend den Verwaltungsregistern
309 8 51/1073
enthält.
Im normalen On -Line-Betrieb ist die in dem Blockschaltbild der Figuren 2a und 2b dargestellte Diagnoseanpassungseinheit DI/F " abgetrennt", so daß ein Zugriff eines fehlerhaften Verarbeitungsmoduls über die Diagnoseanpassungeeinheit auf einen fehlerfrei arbeitenden Verarbeitungsmodul verhindert wird. Wenn das Vorliegen eines fehlerhaften Verarbeitungsmoduls dem Wartungspersonal über die Überwachungsschreibmaschine PM mitgeteilt worden ist, dann werden die gedruckten Schaltungsplatten der Diagnoseanpassungseinheit nur in die Diagnoseanpassungseinheit für den fehlerhaften Verarbeitungsmödul eingesteckt.
In den Figuren 2a und 2b ist über der Trennlinie Z-Z ein typischer Verarbeitungsmodul PM dargestellt. Der Verarbeitungsmodul enthält zwei Hauptabschnitte, nämlich den in Fig.2a von einer gestrichelten Linie umgebenen Mikro-
?ROG und den Datenabschnitt DA. In beiden Abschnitten wird mit Parallelverarbeitungswegen gearbeitet, doch sind in der Zeichnung zur Vereinfachung der Darstellung nur einfache Wege dargestellt.
Der Datenabschnitt besteht (1) aus einem Registerblock REGBLOCK, (2) einem Befehlsregister INSTRBG, (3) ein Rechen- und Logikwerk MILL, (4) eine Anpassungslogikeinheit füreine Verarbeitungsmodul-Datenübertragungsleitung und (5) ein Leitungsanpassungsregister , das als Ausgaberegister OÜTREG bezeichnet wird. Typischerweise entspricht der Verarbeitungsmodul dem in der Patentanmeldung P 21 26 206.6 beschriebenen Verarbeitungsmodul, bei dem der Registerblock REGBLOCK eine Akkumulatorregistergruppe und Fähigkeitsbasis- und Fähigkeitsgrenzregistergruppen enthält. In der Akkumulatorregistergruppe ist das Folgesteuerregister SCR enthalten, das zu jedem Zeitpunkt die
3098B1/1073
absolute Speicheradresse des gerade vorliegenden Befehlsworts bestimmt.
Der Datenabschnitt, in dem vom Verarbeitungsmodul verarbeitete Information gespeichert und behandelt wird, wird von Datenabschnittsteuersignalen DAMS gesteuert. Diese Steuersignale werden von einer Gruppe von Kippschaltungen erzeugt, die als Mikro-Bits (UPB) bekannt sind. Der Mikroprogrammabschnitt bewirkt das erforderliche Setzen und Rücksetzen dieser Mikro-Bits zusammen mit einer Gruppe von Kipp schaltungen, di>e als die Mikroprogramm-Adressenkippschaltungen(UPA) bekannt sind«,
Der Mikr©Programmabschnitt uPRQG besteht aus (1) einem Register mit einer Kapazität von etwa 150 Bits für die Mikro-Bits UPA und UPB,(2) einem Decodierer DEC, (3) einer Mikro-Befehlmatrix SM , (4) einer Mikro-Bit-Matrix MBM, (5) einem Kombinationslogikblock CCL für Datenabschnitts-Konditionierungssignale DACS und (6) einem Mikrobefehls-Steuertaktgeber CLK. Die vom Befehlswort im Befehlsregister INSTREG definierten Befehle des Verarbeitangsmoduls werden von einer Reihe von Mikroprogrammen realisiert, von denen jedes aus mehreren, nacheinander ausgeführten Mikrobefehlen (Slots) besteht. Der Verarbeitungsmodul wird vom Steuertaktgeber CLK von einem Mikrobefehl zum nächsten weitergeschaltet. Der nächste Mikrobefehl wird dabei von der UPA-Adresse ausgewählt, die auf die Mikrobefehlsmatrix einwirkt. Die derzeitigen Datenabschnitts-Konditionierungssignale DACS konditionieren auch die Mikrobefehlsmatrix, die für jeden Mikrobefehl eine Gruppe von Mikro-Bits erzeugt, die den Verarbeitungsmodul in den Zustand zur Ausführung des Mikrobefehls und somit vonMikroprogrammen für jeden Maschinenbefehl versetzt.
309851/1073
Die in den Figuren 2a und 2b unterhalb der Linie Z-Z dargestellte Diagnoseanpassungseinheit Dl/F enthält eine Zugriffseinheit für Peripherie -Datenübertragungsleitungen, die aus einem vom Adressenregister AR, einem Adressendecodierer AD und eiier Leitungssteuersignalschaltung BG besteht. Die Diagnoseanpassungseinheit enthält auch Vorrichtungen(Gatter GR1 bis GR8) zum Entnehmen von Information aus dem Datenabschnitt (Gatter GRl" bis GR6) und aus dem Mikroprogrammabschnitt (Gatter GR7 und GR8) zur Weitergabe über die Peripherie-Datenübertragungsleitung PDN. Ferner enthält die Diagnoseanpassungseinheit Verrichtungen (Gatter GV/1 und GW2), die es erlauben, Informationsmuster in den Datenabschnitt (Gatter GW1) und in dem Mikroprogrammabschnitt (Gatter GW2) einzugeben, sowie Vorrichtungen (die den Gattern GW5 bis G¥5 zugeordneten Vorrichtungen) oder sonstige Steuerfunktionen* Jedes der oben erwähnten Gatter repräsentiert einen Block von Uhd-Schaltungen, die den Durchgang von Information über parallele .Informationswege steuern; jeder Block von Und-Schaltungen wird von einem Adressensignal gesteuert, das vom Adressendecodierer AD erzeugt wird.
Es sei daran erinnert, daß bei jedem Zugriffsvorgang über eine Verarbeitungsmodul-Datenübertragungsleitung eine Speicherplatzadresse an die Informationssignal-.Sammelleitung angelegt wird, die von einer die Art des geforderten Zugriffs anzeigenden Codegruppe auf der Steuersignal-Sammelleitung begleitet ist. Jede Adresse bezeichnet die Identität des geforderten Moduls oder Geräts sowie den Ort innerhalb des Moduls oder Geräts (d.h. den Speicherplatz, das Verwaltungsregister eines Peripheriegeräts oder eine Diagnoseanpassungseinheit)· Konsequenterweise ist im Adressendecodierer AD eine Vergleichsschaltung enthalten, die die Systemidentitätsadresse
309851/1073
des Verarbeitungsmoduls mit einem vorbestimmten Teil der an die Peripherie-Datenübertragungsleitung PDN angelegten Adresseninformation vergleichen kann. Bei Koinzidenz wird der Rest der Adresseninformation im Adressenregister AR in den Adressendecodierer eingegeben, damit einWählsignal zur Auslösung der geforderten Funktion erzeugt wird. Die Wählsignale fallen in zwei Gruppen, die als AWS (Schreibwählsignal) und ARS (Lesewählsignal) dargestellt sind. Die Schreibwählsignale AWS steuern die Datenzeicheneingabevorrichtungen(Gatter GW1 und GW2) und die sonstigen Steuerfunktionen (die den Gattern GW3 bis GW5 zugeordneten Vorrichtungen) »während die Lesewählsignale ARS die Vorrichtungen zur Überwachung, von Informationspunkten (Gatter .GR1 bis GR8) steuern. Die Steuercodegruppe am Steuersignal-Leitungsteil der Peripherie-Datenübertragungsleitung bestimmt das Lese-oder Schreiberfordernis jedes ZugriffVorgangs, und folglich untersucht auch der Adressendecodierer AD diesen Steuersignal-Leitungsteil, wenn er das geforderte Adressensignal erzeugt.
Es sind folgende Überwachungsmöglichkeiten vorgesehen:
(a) der Inhalt des Ausgaberegisters OUTREG (Gatter GR1 vom Adressensignal 1AR geöffnet);
(b) die laufende Befehlsadresse (Gatter GR2 vom Adressensignal 2AR geöffnet)?
(c) die Information an der Sammelleitung HO (Gatter GR3 vom Signal 3AR geöffnet);
(d) die Information an der Sammelleitung. MO (Gatter GR4 vom Signal 4AR geöffnet);
(e) die Information an der Sammelleitung M1(Gatter GR5 vom Signal 5AR geöffnet);
309851/1073
(f) der Inhalt des Befehlsregisters INSTREG (Gatter GR6 vom Signal 6AR geöffnet);
(g) der Inhalt des Mikrobitregisters UPB (Gatter GR7 vom Signal 7AR geöffnet);
(h) der Inhalt des Mikroadressenregisters UPA (Gatter GR8 vom Signal 8AR geöffnet).
Es sind folgende Eingriffsmöglichkeiten vorgesehen?
(a) das Schreiben von Information auf die Sammelleitung HO (Gatter GW1 vom Signal 1AW geöffnet);
(b) die Konditionierung der Mikrobitregister UPA und UPB (Gatter GW2 vom Signal 2AW geöffnet).
Die sonstigen Steuerfunktionen werden durch Konditionieren des Hilfsregisters MREG , der Register REG1, REG2 und des * Mikrobefehlsregisters SR vorgesehen. Das Einstellen der verschiedenen Bits des Hilfsregisters auf den logischen Zustand "1" ergibt durch Einwirkung auf die für die sonstigen Steuervorgänge vorgesehene Logik ML folgende Funktionen:
Bit O: Freigabe des Taktgebers CLK des VerarbeitungsmodulsV Die Zahl der erzeugten Taktimpulse wird von den Zuständen der Bits 1 bis 5 und 16 bis 18 des Hilfsregisters MREG bestimmt.
Bit 1: Ein Mikrobefehl, d.h. ein Taktimpuls.
Bit 2: Ein Befehl. Wenn derTakt freigegeben ist, läuft der Taktgeber des Verarbeitungsmoduls bis zur Vollendung des laufenden Befehls.
309851/1073
Bit 3 s Halt bei dem Von den Bits 8 bis 23 angegebenen SCR-Wert der in das Register REG2 geschriebenen Daten. Die Vergleichsschaltung IAC vergleicht den SCR-Wert (über Gatter GX) mit dem Inhalt des Registers REG2.
Bit 4 : Wie Bit 3 , jedoch unter EinschTißder Bits 4 bis des Registers SCR.
Bit 5 : Wie Bit 4, jedoch unter mnEbhluß der Bits 0 bis 3 des Registers SCR. ι
Bit 6 : Gibt die zum Register REGI geschickten Daten zur Sammelleitung HO weiter, wenn das Bit 1 ebenfalls gesetzt ist,(d.h. das Gatter GW6 durch Erzeugung des Signals MLS2 aktiviert).
Bit 7 ! Sperren der Mikroprogrammdecodierung. Dieses Bit sperrt die Mikroprogrammdecodierung für den nächsten Mikrobefehl aus dem laufenden UPA-Registerinhalt.
Bit 8 bis 12: Nicht verwendet.
Bit 13: Wiederholung. Dieses Bit sperrt das Takten des Registers SCR , so daß der derzeitige Befehl wiederholt werden kann.
Bit 14 und 15: Nicht verwendet.
Bit 16: Anhalten nach nnM Mikrobefehlen.Wenn der Taktgeber des Verarbeitungsmoduls freigegeben ist, bewirkt dieses Bit, daß der Verarbeitungsmodul die Zahl der Mikrobefehle ausführt, die von den in das Mikrobefehlsregister SR geschriebenen Daten angegeben ist,
309851/107 3
Bit 17: Anhalten bei Fehler. Dieses Bit veranlaßt, den Datenverarbeitungsmodul anzuhalten, wenn der Inhalt des Registers UPA den Wert O hat, d.h. wenn er in Begriff ist, in die Durchführung des Fehlerunterbrechungs-Mikroprogramms einzutreten.
Bit 18: Anhalten bei einem bestimmten Mikrobefehl. Wenn der Taktgeber des Verarbeitungsmoduls freigegeben ist, läuft der Verarbeitungsmadul solange weiter, bis der Inhalt des Registers UPA gleich dem zuvor in das Mikrobefehlsregister SR geschriebenen Wert ist. Die Vergleichsschaltung SC vergleicht die derzeitige Mikrobefehlsadresse (über das Gatter GY) mit dem'Inhalt des Registers SR.
Bit 19 bis 23: Nicht benutzt.
Typischerweise enthält die für sonstige Funktionen vorgesehene Logik ML einen Taktimpulsgenerator, der durch Setzen eines der Bits 1 , 2, 3, 4, 5, 16, 17 oder 18 des Hilfsregisters MREG in den Zustand 1 gestartet und durch Ausgangssignale eines Generatorsteuergatters aus einer Anzahl von Generatorsteuergattern angehalten wird. Typischerweise werden die Generatorsteuergatter nach einem Impuls (Bit MR1 ) aktiviert, wenn das Mikrobit (Bit MR2) zur Auswahl des nächsten Befehls erscheint, wenn die Befehlsadressen-Vergleichsschaltung IAC Gleichheit zwischen dem Inhalt des Registers SCR und dem Inhalt des Registers REG2 (Bits MR3, 4 oder 5) feststellt oder wenn die Mikrobefehls-Vergleichsschaltung SC feststellt, daß der Inhalt des Registers UPA gleich dem Inhalt des Mikrobefehlsregisters SR (Bits MR16, 17 oder 18) ist. In der Logik ML sind auch Schaltanordnungen zur Erzeugung der Signale MLS1 ( . : pits MR3, MR4 oder MR5), MLS2 (Bits MR1 und MR6) und der Mikrobit-Steuersignale zur Steuerung der Mikro-
3 0 985 1/1073
programmdecodierung (Bit MR7) und des Mikrobitsignals, das das Register SRC (Bit MR15) zur Wiederholung einer Befehlsoperation taktet.
Wenn die. Schaltungsplatten der Diagnoseanpassungseinheit an ihrer Stelle sind, dann wird einer der betriebsfähig gebliebenen .Verarbeitungsmodule so eingeteilt, daß er in einem Hintergrundbetrieb ein Diagnoseüberwachungsprogramm ausführt. Dieses Programm besteht aus einer Reihe von Arbeitsgängen der Diagnoseanpassungseinheit, bei denen eine Reihe von Tests mit der Logik des Verarbeitungsmoduls aufgeführt wird, wobei die Testergebnisse unter Zuhilfenahme einer Fehlerliste diagnostisch untersucht werden.
Bei der Verwirklichung des Diagnoseüberwachungsprogramms wird die Datenverarbeitungsanordnung als ein Modell angesehen·, das aus einem großen Datenregister und aus einem Kombinationslogikblock besteht. Die Aüsgangssignale des Datenregisters bilden die Eingangssignale des Ko'mbinationslogiksblocks, dessen Ausgangssignale wiederum zu Eingängen des Datenregisters geführt werden. Die Register der Diagnoseanpassungseinheit und des Verarbeitungsmoduls übernehmen dabei die Funktion des Datenregisters, während die Verarbeitungs- und Mikroprogrammabschnitte des Verarbeitungsmoduls die Funktion der Kombinationslogik übernehmen. Die Diagnosetests bestehen einfach darin, daß das Datenregister in den zur Erzielung geforderter Eingangsbedingungen für die Kombinationslogik notwendigen Zustand gesetzt wird. Die sich ergebenden Ausgangssignale der Kombinationslogik worden durch Takten des entsprechender* Teils des Datenregisters und durch Lesen seines Inhalts untersucht.
Wie bereits erwähnt wurde, läuft das Diagnoseüberwachungsprogramm als Job mit niedriger Priorität in einem
309851/1073
Verarbeitungsmodul, von dem bekannt ist, daß er fehlerfrei arbeitet. Übertragungen zu und von der Diagnoseanpassungseinheit werden gerade so ausgeführt, als sei die Anpassungseinheit ein anderer Modul des Speichers. Das Diagnoseüberwachungsprogramm enthält nach Fig.3 im wesentlichen drei Codeblöcke, nämlich den Steuerblock, den Block für gemeinsame Funktionen und den Block für ; Sonderfunktionen, sowie drei Datenblöcke, nämlich den Testabschnitt, den Kopplungspuffer und die Diagnoseanpassungseinheit.
Der Testabschnitt enthält während der Auswertung durch das Diagnoseüberwachungsprogramm einen Teiltest des Diagnosevorgangs. Der Kopplungspuffer wirkt als Puffer zwischen den Diagnosetests und der Diagnoseanpassungseinheit, die natürlich einen Teil des fehlerhaften Verärbeitungsmoduis selbst darstellt.
Der Steuerblock sorgt für eine Anpassung zwischen dem Diagnoseüberwachungsprogramm und seiner Umgebung, d.hdem Betriebssystem und dem Wartungsingenieur.Es ermöglicht dem Diagnoseüberwachungsprogramm die Ein- und Ausgabe zu dem den Diagnosevorgang durchführenden Ingenieur.
Der Block für gemeinsame Funktionen liefert die Grundmerkmale des Diagnoseüberwachungsprogramms. Die gemeinsamen Funktionen ermöglichen es, die Information im Kopplungspuffer vorzubereiten und zu behandeln.
Der Block für Sonderfunktionen liefert die Merkmale des Diagnoseüberwachungsprogramms, die für den Typ des am Test beteiligten Geräts besonders vorgesehen sind; dabei hängt in jedem System die Zahl der Versionen des Blocks für Sohderfunktionen von der Zahl der zu testenden Geräte ab.
3098 51/1073
Die Kopplung zwischen der Diagnose-Software und einem fehlerhaften Verarbeitungsmodul erfolgt über die Diagnoseanpassungseinheit, die einen Zugang zu verschiedenen Punkten innerhalb des fehlerhaften Verarbeitungsmoduls ermöglicht, von denen einige nur gelesen werden können, während andere auch auf einen benötigten Wert zwangsweise eingestellt werden können. Der Zugriff zuind von den verschiedenen Punkten wird vom untersuchenden Verarbeitungsmodul dadurch erlangt, daß ein Bereich von Speicherplätzen, deren Modulzahl (d.h. Bit 12 bis 23) den Wert 111ΪΟΟΟΟΧΧΧΧ hat, wobei XXXX für Jeden bestimmten Verarbeitungsmodul in dem System veränderlich ist.
Die verschiedenen verwendeten Adressen und die Punkte, auf die sie einen.Zugriff ermöglichen, sind nachfolgend angegeben. Die Adressen sind oktal angegeben, und sie stellen die unteren 12 Bits der Adresse dar; zur Erzeugung von GW- oder GR-Signalen werden sie vom Adressendecodierer AD derDiagnoseanpassungseinheit decodiert.
Adresse 0401;
Diese Adresse aktiviert die Gatter GW3 zur Ermöglichung eines Zugriffs auf das Hilfsregister MREG innerhalb der Diagnoseanpassungseinheit selbst. Das Hilfsregister ermöglicht die oben angegebenen verschiedenen sonstigen Steuerfunktionen zur Konditionierung der Logik ML für die Steuerung des Taktgebers CLK des Verarbeitungsmoduls. ■
Adresse 0404;
Bei einem Lesevorgang an dieser Adresse werden die Gatter GR1 aktiviert, und der Inhalt des Ausgaberegisters wird gelesen und an die Peripherie-Datenübertragungsleitung PDN gelegt.
309 851/1073
Adresse 0410:
Der Inhalt des Registers SCR,bei dem der Verarbeitungsmodul CPU anhalten muß, wird durch Aktivieren der Gatter GW5 in das Register REG2 eschrieben, und diese Adresse wird zusammen mit den Bits 3» 4 und 5 des Hilfsregisters verwendet.
Wenn der Verarbeitungsmodul CPU von einer anderen Einrich* tung angehalten worden ist, kann der Inhalt des Folgesteuerregisters SCR durch Lesen dieser Adresse gefunden werden; in diesem Fall aktiviert der Adressendecodierer AD die Gatter GR2.
Adresse 0420: ·
Bei einem Schreiben bei dieser Adresse aktiviert der Adressendecodierer AD die Gatter GW4, damit das Mikrobefehlsregister SR derart konditioniert wird, daß es im Zusammenhang mit der Einstellung der"Bits 16, 17 und 18 des Hilfsregisters MREG entweder die Zahl der Mikrobefehle, die der fehlerhafte Verarbeitungsmodul ausführen muß, oder den Mikrobefehl, bei dem der Verarbeitungsmodul anhalten muß, angibt. Wenn der Verarbeitungsmodul η Mikrobefehle (Bit 16) ausführen muß, dann wird der η-Wert in die Bits 0 bis 6 der bei dieser Adresse zu schreibenden Daten eingestellt. Wenn der Verarbeitungsmodul CPU bei einem bestimmten Mikrobefehl (Bit 18) anhalten muß, wird die Mikrobefehlsadresse in den Bits 0 bis 6 der in diese Adresse zu schreibenden Daten eingestellt. In beiden Fällen wird die im Register SC enthaltene Mikrobefehlsadresse mit dem derzeitigen Inhalt des Registers UPA über die Gatter GY verglichen; bei Koinzidenz wird der Taktgeber des Verarbeitungsmoduls von der Logik ML angehalten. Wenn das Bit 7 als Null markiert ist, dann wird in das Mikrobefehlsregister SR der Wert Null eingegeben, · wenn ein Nullzustand im Register UPA eine Fehlerunterbrechungsbedingung anzeigt.
309851/1073
Wenn an dieser Adresse ein Lesevorgang ausgeführt wird, dann ergeben die Daten über die Gatter GR8 den Adressenwert des laufenden Mikrobefehls (d.h. den Zustand des Registers UPA).
Adresse 0500:
Sowohl für Schreib- als auch für Lesevorgänge ermöglicht diese Adresse einen Zugang zu und von der Sammelleitung HO über die Gatter GW bzw. GR3. Nach dem Schreiben des erforderlichen Werts der Sammelleitung HO in diese Adresse, (d.h. in das Register REG1) damit dieser Wert tatsächlich auf die Sammelleitung HO gelangt, müssen die Gatter GW6 durch einen Schreibvorgang an der Adresse 0401 aktiviert werden, wobei das Hilfsregister MREG mit dem Bit 6 zur Aktivierung des Signals MLS2 gesetzt ist.
Adresse 1004;
Diese Adresse ,kann nur gelesenverden, und sie gibt durch Aktivieren des Gatters GR4 den Inhalt der Sammelleitung MO des Datenverarbeitungsmoduls an.
Adresse 1020;
Diese Adresse kann nur gelesen werden, und sie gibt durch Aktivieren des Gatters GR5 den Inhalt der Sammelleitung M1 des Verarbeitungsmoduls an.
Adresse 2001:
Diese Adresse ermöglicht den Zugang auf die Mikro-Bits, und sie kann durch Aktivieren des Gatters GW2 geschrieben und durch Aktivieren der Gatter GR7 und GR8 gelesen werden. Dadurch wird ermöglicht, daß die Mikro-Bits auf ein erforderliches Muster zwangsweise eingestellt werden oder daß das
3 0 9851/1073
derzeitige Muster überwacht wird. Zur Erleichterung der Darstellung ist angenommen worden, daß von der Mikrobitmatrix ein einziges 24-Bit-Wort erzeugt wird. In der Praxis können für jeden Mikrobefehl wesentlich mehr Mikro-Bits erzeugt werden, und typischerweise wird eine Zahl von Adressen verwendet, die einen Zugang -au bis zu etwa 10 Blöcken von 20 Bits jedes der Mikrobitmuster ermöglicht.
Adresse 4040; . „
Diese Adresse kann nur gelesen werden, und sie gibt den Wert der derzeitigen Einstellung des Befehlsregisters INSTREG durch Aktivieren der Gatter GR6 an.
Wie oben bereits erwähnt wurde, ist der Diagnose-Software ein sogenannter Kopplungspuffer zugeordnet.
Der Kopplungspuffer hat folgenden Inhalt:
Wort(oktal) Verwendung
00 Reserve
01 HO
02 MO
03 M1
04 SCR
05 OUT
06 MREG (Kopier
KootjIu
07 X^V L/L/ JLm SA
FUN
10 ". ; REG
11 )
12 )
13 \ Reserve
14 )
15 Letzter Mikr
3 0 9851/1073
Wort(oktal) Verwendung
16 derzeitiger Mikrobefehl-UPAC
17 nächsterMikrobefehl-UPAN, UPA 20 )
) zehn Wörter für ) Mikro-Bits UPB.
32 Hilfsregisterpuffer (MFlB)
33 Taktgeberpuffer (CB)
34 )
35 )
' Reserve
36 )
37 )
Die Diagnosetests können nur bewirken, daß die Wörter 01 und 17 bis 33 vorbereitet werden, wobei sie jedoch die in den Wörtern 00 bis 31 enthaltene Information verwenden können. Wenn zur Diagnoseanpassungseinheit Information übertragen wird, können die Wörter 01 und 17 bis 32 übertragen werden, doch können bei der Informationsübertragung aus der Diagnoseanpassungseinheit zum Kopplungspuffer die Wörter 00 bis 31 vorbereitet werden. Die Übertragungen zu und von der Diagnoseanpassungseinheit werden von Anweisungen CLOCK und IF einer Diagnosesprache gesteuert.
Der Hilfsregisterpuffer enthält Information, die in das Hilfsregister MREG in der Diagnoseanpassungseinheit geschrieben werden soll. Die Bedeutung der Bits innerhalb des Worts und ihre Auswirkungen auf die für sonstige Funktionen vorgesehene Logik ML sind bereits beschrieben worden.
3 0 9 8 5 1/10 7 3
Der Taktgeberpuffer wird von den Anweisungen CLOCK und IF dazu verwendet, die Übertragungen zu und vom Mikrobefehlsregister SR der Diagnoseanpassungseinheit zu steuern, und er wird auch zusammen mit dem Hilfsregisterpuffer zur Steuerung der zwangsweisen Informationseingabe auf die Sammelleitung HO und die Freigabe des Taktgebers des Verarbeitungsmodüls verwendet« Die Verwendung des Taktgeberpuffers und des Hilfsregisterpuffers wird in der Beschreibung der Diagnosespräche genauer erläutert.
Die Diagnosesprache; " ,
Die Diagnosetests können mit Hilfe einer Reihe von Anweisungen angegeben werden, die eine Diagnosespräche ergeben. Typische Anweisungen werden nachfolgend beschrieben.
Die MODE-Anweisung:
Vor Beginn irgendwelcher Tests müssen der fehlerhafte Verarbeitungsmodul und die Diagnoseanpassungseinheit auf die erforderliche Betriebsart eingestellt werden. Folgende Betriebsarten sind möglich:
(a) OWN-Betriebsart: Diese Betriebsart wird bei der Fehlerbeseitigung im Datenabschnitt DA des Verarbeitungsmoduls angewendet. Unter diesen Umständen liefert der Diagnoseprogrammieringenieur in wirksamer Weise seine eigenen Mikroprogramme. Dabei ist in dieser Betriebsart die Mikroprogrammdecodierung gesperrt. Die Anweisung bewirkt das Setzen der Bits 1 und 7 des Hilfsregisterpuffers MRB sowie der BitsO und 6 des Taktgeberpuffers CB, während die restlichen Bits zurückgesetzt sind.
30985 1/1073
(b) SS-Betriebsart - Betriebsart mit einem Mikrobefehls Diese Betriebsart wird verwendet, wenn es erforderlich ist, daß der Verarbeitungsmodul in. einzelnen Mikrobefehlsschritten .durch ein bestimmtes Mikroprogramm läuft. Diese Anweisung bewirkt das Setzen des Bits 1 des Hilfsregisterpuffers MRB sowie der Bits O und 6 des Taktgeberpuff er φ CB, während die restlichen Bits zurückgesetzt sind.
(c) SI-Betriebsart- Betriebsart mit einem Befehl: Diese Betriebsart wird verwendet, wenn es erforderlich ist, daß der Verarbeitungsmodul einen einzelnen Befehl mit voller Geschwindigkeit ausführt. Die Anweisung bewirkt das Setzen des Bits 2 des Hilfsregisterpuffers sowie des Bits O' des Taktgeberpuffers, während die restlichen Bits rückgesetzt sind.
(d) RUN-Betriebsart; Diese Betriebsart erlaubt es, dem Veis»beitungsmodul ein Programm auszuführen; es wird gewöhnlich mit der Anweisung "Stop bei SCR" verwendet. Die Anweisung bewirkt das Setzen de." Bits 0 des Taktgeberpuffers CB, während die restlichen Bits des Taktgeberpuffers CB und die Bits des Hilfsregisterpuffers MRB zurückgesetzt sind.
(d) MONITOR-Betriebsart; Diese Betriebsart ist mit der OWN-Betriebsart identisch mit der Ausnahme, daß nach einem Eintreten in die Betriebsart der Inhalt der Wörter 17 bis 32 des Kopplungspuffers für eine spätere Verwendung durch die REVERT -Anweisung abgespeichert wird. Die Wörter 17 bis 53 werden dann gelöscht , und die Bits 1 und 7 des Hilfsregisterpuffers MRB und die Bits 0 und 6 des Taktgeberpuffers CB werden gesetzt. Diese Betriebsart wird gewöhnlich dann angewendet, wenn die SS-oder SI-Betriebsart vorliegt und wenn erforderlich ist, den Inhalt eines Registers zu untersuchen oder zu ändern, das für die Diagnose-
309851/1073
anpassungseinlieit nicht direkt zugänglich ist*
(f) REVERT-Anweisung: Diese Anweisung wird dazu verwendet, die MONITOR-Betriebsart zu beenden und zur ursprünglichen Betriebsart zurückzukehren, in der der Test ausgeführt wurde, Die Anweisung hat. zur Folge, daß der in der MONITOR-Betriebsart abgespeicherte Inhalt der Wörter 17 bis 33 wieder in diese Worter geladen wird. Zusätzlich wird das Bit 23 des Taktgeberpuffers gesetzt. . ■
Zwangsweises Einstellen der Sammelleitung HO;
Die HauptSammelleitung derDatenverarbeitungsanordnung kann mit Hilfe der Anweisung: -
HO = VALUE
auf 3ed"sn gewünschten Wert zwangsweise eingestellt werden. VALUE kann eine der folgenden Formen annehmen:
(1) eine init Vorzeichen versehene ganze Dezimalzahl,
(2) eine ganze Oktalzahl,
(3) eine Marke , beispielsweise FRED, nach der der Inhalt des Speicherplatzes, auf den mit der Marke FRED Bezug genommen w.ird, zwangsweise an die Sammelleitung HO gelegt wird,
(4) eine eingeklammerte Marke, beispielsweise (FRED), nach der die absolute Adresse des Speiöherplatzes, auf den dureh ά±έ Marke FRED Bezug genommen wird, zwangsweise an die Sammelleitung H§ gelegt wird»
3398 5!/1073
Zwangsweises Einstellen von Mikrobits:
Zur zwangsweisen Einstellung irgendeines erforderlichen Mikrobits müssen nur die entsprechenden zu setzenden oder rückzusetzenden Mikrobits angegeben werden.
Dies hat die Wirkung, daß das entsprechende Bit in den -1 zehn Wörtern des Kopplungspuffers (Adressen 20 bis 31) entsprechend der Forderung gesetzt oder rückgesetzt wird. Zusätzlich wird auch das Bit 23 des Taktgeberpuffers gesetzt.
Zwangsweises Einstellen der Mikroprogrammadresse:
Die Mikroprogrammadresse kann mit Hilfe der Anweisung:
UPA = VALUE
auf jeden gewünschten Wert eingestellt werden. Die Wirkung dieser Anweisung besteht darin, daß VALUE in das Wort 17 des Kopplungspuffers eingegeben wird und daß das Bit 23 des Taktgeberpuffers CB gesetzt wird.
Die CLOCK-Anweisung:
Nach der Herstellung der Bedingungen für einen Test wird der Test im fehlerhaften Verarbeitungsmodul tatsächlich durch die CLOCK-Anweisung ausgeführt, die in erster Linie dei Taktgeber des Verarbeitungsmoduls freigibt. Die CLOCK-Anweisung ist eine der Anweisungen, die die Informationsübertragung zwischen dem Kopplungspuffer und der Diagnoseanpassungseinheit selbst steuert. Die vollständige Liste der von der CLOCK-Anweisung auszuführenden Tätigkeiten lautet folgendermaßen:
(1) Wenn das Bit 6 des Taktgeberpuffers als gesetzt vorgefunden worden ist, wird der an der Sammelleitung HO
309851/1073
vorliegende Zustand zur Diagnoseanpassungseinheit übertragen.
(2) Wenn das Bit 23 des Taktgeberpuffers gesetzt ist, dann werden die Wörter 17 und 31 des Kopplungspuffers zur Diagnoseanpassungseinheit übertragen. Diese Wörter des Kopplungspuffers werden dann auf Null.gesetzt.
(3) Das Bit 23 des Taktgeberpuffers wird dann zurückgesetzt.
(4) Der Inhalt des Hilfsregisterpuffers wird dann mit dem Inhalt des Taktgeberpuffers in einer Oder-Schaltung verknüpft, und das Resultat wird in das Hilfsregister MREG in der Diagnoseanpassungseinheit geschrieben. Dieser Vorgang gibt den Taktgeber des Datenverarbeitungs moduls frei.
(5) Der Inhalt des HilfsregistereMREG wird dann von der Diagnoseanpassungseinheit wiederholt gelesen, bis gefunden wird, daß das Bit 21 gesetzt ist. Dies zeigt an, daß der Verarbeitungsmodul angehalten hat.
(6) Wenn der Verarbeitungsmodul angehalten hat, erfolgt der Eintritt in die SCAN-Routinen, damit der Kopplungspuffer für das Lesen aus der r&evanten Adresse der Diagnoseanpassungseinheit bereit gemacht wird.
Die IP-Anweis-ung;
Die IF-Anweisung wird zur Prüfung des Ergebnisses eines Tests verwendet. Die IF-Anweisung hat die folgende allgemeine Form:
IF(Ausdruck) THEN, (Anweisung)ELSE (Anweisung) ELSE ist beliebig.
3 0 9 8 51/10 7 3
(Anweisung) kann entweder eine der oben beschriebenen anderen Anweisungen oder eine Reihe solcher Anweisungen sein.
(Ausdruck) kann die nachfolgend angegebene Form habens
Zur Prüfung eines der Wörter 01 bis 17 des Kopplungspuffers kann (Ausdruck) die Form haben: ^
(Register-oder Sammelleitungsnamen) = VALUE
Zur Prüfung einzelner Bits oderBitgruppen der Wörter 01 bis 17 des Kopplungspuffers kann (Ausdruck) die folgende Form haben:
(Register-oder Sammelleitungsname) . (Bitposition) = VALUE
oder . .
(Register-oder Sammelleitungsname) . (Bitposition )= VALUE
(Bitposition )
(Bit-Position) kann die Form eines Namen haben* dem ein Wert zugeordnet ist.
Zur Prüfung einzelner Mikrobits kann (Ausdruck) die folgende Form annehmen:
(Mikrobit-Name) ON oder
(Mikrobit-Name) OFF.
Zur Prüfung, daß alle Mikrobits einen bestimmten Zustand haben, nimmt (Audruck) die folgende Form an:
UPB = (Liste der gesetzten Mikrobits).
Es ist möglich, den letzten Wert der Mikroprogrammadresse, den derzeitigen Wert und den nächsten Wert, d.h. den aus dem derzeitigen Wert decodierten, jedoch noch nicht in das Register UPA eingegebenen Wert zu prüfen. Für diese Werte hat (Ausdruck) die folgende Form:
309851/1073
UPAL = VALUE
UPAC = VALUE bzw.
UPAN = VALUE.
Die UPR-Anweisung: Die Mikrobits und die Mikroprogrammadresse können durch die UPR-Anweisung zurückgesetzt werden. Dies bewirkt, daß eine Kopie des Inhalts des Hilfsregisterpuffers erhalten wird, daß das Bit 22 gesetzt ist und daß τ das Ergebnis in das Hilfsregister MREG in der Diagnoseanpassungseinheit geschrieben wird. Die Wörter 17 bis 31 des Kopplungspuffers werden dann auf Null gesetzt.
Die PRINT-Anweisung; .
Diese Anweisung verursacht das Drucken, einer Nachricht auf einem Fernschreiber.
PRINT (Nachricht).
Die STOP-Anweisung; - .
Während des Schreibens der Diagnosetests kann es erforderlich sein, dem fehlerhaften Verarbeitungsmodul zu gestatten, mit normaler Geschwindigkeit eine Reihe von Mikrobefehlen oder tatsächlich eine Reihe von Befehlen zu durchlaufen. Diese Möglichkeit wird mit Hilfe der STOP-Anweisung realisiert, die folgendermaßen angegeben werden kann:
(a) STOP -bei UPA= nnn:
Diese Anweisung kann nur bei der SI-Betriebsart und bei der RUN-Betriebsart verwendet werden. Bei der anschliessenden Freigabe des Taktgebers des Verarbeitungsmoduls wird der Verarbeitungsmodul veranlaßt, bis zum Mikrobefehl "nnn" zu laufen. Die« wird unter Verwendung des auf den Wert "nnn" eingestellten Mikrobefehlsregisters SR und der Mikrobefehl-Vergleichschaltung SC festgestellt, die über die Gatter GY die laufende Mikrobefehlsadresse im Register UPA überwacht,
309851/1073
wenn der fehlerhafte Verarbeitungsmodul in Betrieb ist.
Diese Anweisung verursacht das Schreiben des Mikrobefehls nimn.tt in die Adresse 0420 der Diagnoseanpassungseinheit sowie das Setzen des Bits 18 des Hilfsregisterpuffers MBR.
(b) STOP nach'χ Mikrobefehlen:
Diese Anweisung kann nur in den SI-und RUN-Betriebsarten verwendet werden. Nach dem anschlieseenden Freigeben des Taktgebers des Verarbeitungsmoduls veranlaßt sie den Datenverarbeitungsmodul, für die Dauer von χ Mikrobefehlen zu laufen.
Diese Anweisung bewirkt das Schreiben eines Musters mit gesetztem Bit x-1 in die Adresse 0420 der Diagnoseanpassungseinheit sowie das Setzen des Bits 16 des Hilfsregisterpuffers MRB. Dies erlaubt der Logik ML, die Zahl der entsprechend dem SR-Wert ausgeführten Mikrobefehle zu steuern.
(c) STOP bei SCR- VALUE;
Diese Anweisung kann nur in der RUN-Betriebsart verwendet werden. Bei der anschliessenden Freigabe des Taktgebers des Datenverarbeitungsmoduls bewirkt sie, daß der Datenverarbeitungsmodul läuft, bis der SCR-Wert gleich dem erforderlichen Wert ist.
Diese Anweisung verursacht das Schreiben VALUE in die Adresse 0410 der Diagnoseanpassungseinheit9(d.h, in das Register REG2) und das Setzen der Bits 39 4 und 5 des Hilfsregisterpuffers MRB. Dadurch wird die Aktivierung der Gatter GX veranlaßt, und die Befehlsadressen-Vergleichs schaltung IAC vergleicht kontinuierlich den laufenden Inhalt des Registers SCR mit dem Inhalt des Registers REG2. Bei Koinzidenz sperrt die Logik ML den
309851/1073
Taktgeber CLK des Verarbeitungsmoduls.
Die oben beschriebene Anordnung kann in verschiedener Weise abgewandelt werden. So ist in Fig.1 beispielsweise nur ein Anschluß zu jeder Diagnoseanpassungseinheit dargestellt, doch ist ohne weiteres zu erkennen, daß jede Diagnoseeinheit von einer oder von beiden Peripherie-Datenübertragungsleitungen bedient werden könnte. Für den Fall, daß sie von beiden Datenübertragungsleitungen bedient wird, würde in jeder Diagnoseanpassungseinheit eine Schaltung zur Lösung von Rangordnungsanfragen untergebracht sein. Es ist auch angegeben worden, daß im On-Line-Zustand des Systems ohne Fehler die Diagnoseanpassungseinheit abgetrennt ist, doch kann diese Einheit auch an ihrer Stelle bleiben, und die Peripherie-Datenübertragungsleitung kann zwischen dem letzten Peripheriegerät und der ersten Diagnoseanpassungseinheit unterbrochen sein. Ebenso können die.Diagnoseanpassungseinheiten direkt von einer bestimmten Verarbeitungsmodul-Datenübertragungsleitung und nicht über einen Multiplexer angesteuert werden. Ferner ist eine typische Diagnosesprache angegeben worden, doch ist zu erkennen, daß unterschiedlich ausgeführte Daten Verarbeitungsmodule auch unterschiedliche Diagnoseanpassungseinheiten und somit unterschiedliche Anweisungen in der Diagnosesprache erfordern.
Patentansprüche
309851/1073

Claims (5)

  1. Patentansprüche
    ;1 J Digitale Datenverarbeitungsanordnung mit mehreren Verarbeitungsmodulen, mehreren Speichermodulen, einer Zugriffseinheit in jedem Speichermodul, die eine Adressenerkennungseinrichtung enthält, einer Datenübertragungsleitung für jeden Verarbeitungsmodul, die diesem den Zugriff zu allen Speichermodulen ermöglicht, wobei der Zugriff eines Verarbeitungsmoduls auf einen Speicherplatz durch Aussenden eines Adreseenworts über die Datenübertragungsleitung des Verarbeitungsmoduls erfolgt, das die Identitätsadresse der Zugriffseinheit des den geforderten Speicherplatz enthaltenden Speichermoduls und die Adresse des geforderten Speicherplatzes in dem Speichermodul enthält, dadurch gekennzeichnet, daß jeder Verarbeitungsmodul eine an eine oder mehrere Datenübertragungsleitungen anschließbare Diagnoseanpassungseinheit enthält, die mit (1) einer Identitätsadressen-Erkennungsanordnung,(2) einem Adressendecodierer und (3) mehreren , vom Adressendecodierer auswählbaren Überwachungs-, Steuer- und Dateneingabepunkten innerhalb der Verarbeitungseinrichtungen des Verarbeitungsmoduls versehen ist.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Diagnoseanpassungseinheit mehrere vom Adressendecodierer auswählbare Register enthält, in die Steuer- und Dateneingabe· informationen durch Anlegen dieser von einer Diagnoseanpassungseinheit- und Registeridentitäts-Adresseninforniation begleiteten Information an eine Datenübertragungsleitung geschrieben ist.
  3. 3· Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Diagnoseanpassungseinheit mehrere vom Adressendecodierer auswählbare Überwachungspunkte enthält, von denen eine Überwachungsinformation durch Anlegen einer Diagnoseanpas-
    309 851/107 3
    sungssinheits- und Überwachungspunkt-Identitätsadresseninformation an eine Datenübertragungsleitung ablesbar ist.
  4. 4· Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Verarbeitungseinrichtung eine Taktsteuervorrichtung enthält, und daß die Diagnoseanpassungseinheit eine Taktsteuer-Logikvorrichtung enthält, die derart ausgebildet ist, daß sie das Arbeiten der Taktsteuervorrichtung steuert, während eines der Steuerregister das Arbeiten der TaktSteuerlogikvorrichtung steuert.
  5. 5. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens ein Multiplexer mit einer mehrkanaligen Zugriffseinheit vorgesehen ist, die derart ausgebildet ist, daß sie einen Zugriff auf eine Datenübertragungsleitung ermöglicht, daß jede Datenübertragungsleitung bei einem einzelnen Kanal jeder mehrkanaligen Zugriffseinheit endet und daß jede mehrkanalige Speicherzugriffseinheit und jede Diagnoseanpassungseinheit an jede Datenübertragungsleitung anschließbar ist.
    309851/1073
DE2328058A 1972-06-03 1973-06-01 Fehlerdiagnoseeinrichtung in einer digitalen Datenverarbeitungsanordnung Expired DE2328058C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB2603372A GB1422952A (en) 1972-06-03 1972-06-03 Data processing system fault diagnostic arrangements

Publications (2)

Publication Number Publication Date
DE2328058A1 true DE2328058A1 (de) 1973-12-20
DE2328058C2 DE2328058C2 (de) 1983-07-07

Family

ID=10237299

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2328058A Expired DE2328058C2 (de) 1972-06-03 1973-06-01 Fehlerdiagnoseeinrichtung in einer digitalen Datenverarbeitungsanordnung

Country Status (5)

Country Link
US (1) US3879712A (de)
CA (1) CA985418A (de)
DE (1) DE2328058C2 (de)
GB (1) GB1422952A (de)
ZA (1) ZA733615B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028675A (en) * 1973-05-14 1977-06-07 Hewlett-Packard Company Method and apparatus for refreshing semiconductor memories in multi-port and multi-module memory system
DE2438536C2 (de) * 1974-08-10 1985-12-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 8000 München Multiprozessoranordnung mit räumlich verteilten Mikroprozessorstationen
US4136383A (en) * 1974-10-01 1979-01-23 Nippon Telegraph And Telephone Public Corporation Microprogrammed, multipurpose processor having controllable execution speed
CH608902A5 (de) * 1975-04-21 1979-01-31 Siemens Ag
US4315311A (en) * 1975-10-28 1982-02-09 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) Diagnostic system for a data processing system
US4066883A (en) * 1976-11-24 1978-01-03 International Business Machines Corporation Test vehicle for selectively inserting diagnostic signals into a bus-connected data-processing system
US4191996A (en) * 1977-07-22 1980-03-04 Chesley Gilman D Self-configurable computer and memory system
FR2448190B1 (fr) * 1979-01-31 1985-09-27 Philips Data Syst Simulation aux distances par telecommande d'un pupitre d'ordinateur
JPS55119720A (en) * 1979-03-09 1980-09-13 Tokyo Electric Power Co Inc:The Operation processing unit
US4740895A (en) * 1981-08-24 1988-04-26 Genrad, Inc. Method of and apparatus for external control of computer program flow
US4931922A (en) * 1981-10-01 1990-06-05 Stratus Computer, Inc. Method and apparatus for monitoring peripheral device communications
US4866604A (en) * 1981-10-01 1989-09-12 Stratus Computer, Inc. Digital data processing apparatus with pipelined memory cycles
US4597084A (en) * 1981-10-01 1986-06-24 Stratus Computer, Inc. Computer memory apparatus
US4486826A (en) * 1981-10-01 1984-12-04 Stratus Computer, Inc. Computer peripheral control apparatus
EP0077153B1 (de) * 1981-10-01 1987-03-04 Stratus Computer, Inc. Digitale Datenverarbeitungsanlage mit Zuverlässigkeits-Bus-Protokoll
EP0135499B1 (de) * 1983-02-09 1990-05-02 International Business Machines Corporation Verfahren zum erhalten der einigung mehrfacher rechner zum vermeiden von fehlern
JPS59216256A (ja) * 1983-05-24 1984-12-06 Iwatsu Electric Co Ltd マイクロプロセツサの動作解析装置
US4729124A (en) * 1985-12-19 1988-03-01 Concurrent Computer Corporation Diagnostic system
US5146605A (en) * 1987-11-12 1992-09-08 International Business Machines Corporation Direct control facility for multiprocessor network
GB8814629D0 (en) * 1987-11-12 1988-07-27 Ibm Direct control facility for multiprocessor network
US6021261A (en) * 1996-12-05 2000-02-01 International Business Machines Corporation Method and system for testing a multiprocessor data processing system utilizing a plurality of event tracers
US6584432B1 (en) * 1999-06-07 2003-06-24 Agilent Technologies, Inc. Remote diagnosis of data processing units
US7026913B2 (en) * 1999-11-30 2006-04-11 Ncr Corporation Methods and apparatus for self-diagnosing electronic price labels
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6691225B1 (en) 2000-04-14 2004-02-10 Stratus Technologies Bermuda Ltd. Method and apparatus for deterministically booting a computer system having redundant components
US7065672B2 (en) * 2001-03-28 2006-06-20 Stratus Technologies Bermuda Ltd. Apparatus and methods for fault-tolerant computing using a switching fabric
US6928583B2 (en) * 2001-04-11 2005-08-09 Stratus Technologies Bermuda Ltd. Apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep
US7415700B2 (en) * 2003-10-14 2008-08-19 Hewlett-Packard Development Company, L.P. Runtime quality verification of execution units
CN110716843B (zh) * 2019-09-09 2022-11-22 深圳壹账通智能科技有限公司 系统故障分析处理方法、装置、存储介质及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2210325A1 (de) * 1971-03-04 1972-09-14 Plessey Handel Investment Ag Datenverarbeitungssystem
DE2230830A1 (de) * 1971-06-24 1973-01-11 Plessey Handel Investment Ag Datenverarbeitungsanlage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3497685A (en) * 1965-11-03 1970-02-24 Ibm Fault location system
US3540003A (en) * 1968-06-10 1970-11-10 Ibm Computer monitoring system
US3671940A (en) * 1970-03-19 1972-06-20 Burroughs Corp Test apparatus for digital computer
US3688263A (en) * 1971-04-19 1972-08-29 Burroughs Corp Method and apparatus for diagnosing operation of a digital processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2210325A1 (de) * 1971-03-04 1972-09-14 Plessey Handel Investment Ag Datenverarbeitungssystem
DE2230830A1 (de) * 1971-06-24 1973-01-11 Plessey Handel Investment Ag Datenverarbeitungsanlage

Also Published As

Publication number Publication date
ZA733615B (en) 1974-04-24
US3879712A (en) 1975-04-22
DE2328058C2 (de) 1983-07-07
CA985418A (en) 1976-03-09
GB1422952A (en) 1976-01-28
AU5652273A (en) 1974-12-05

Similar Documents

Publication Publication Date Title
DE2328058A1 (de) Digitale datenverarbeitungsanordnung
DE2614000C2 (de) Diagnoseeinrichtung zur Prüfung von Funktionseinheiten
DE2914106C2 (de) Prüfgerät zum Prüfen gedruckter Schaltungskarten
DE19531653C2 (de) Einchip-Mikroprozessor mit eingebauter Selbsttestfunktion
DE60023882T2 (de) System auf einem Chip mit reprogrammierbarem Testgerät, Fehlerbeseitiger und Busüberwachung
DE2657848C2 (de)
DE2741886A1 (de) Datenuebertragungseinrichtung
DE3903835A1 (de) Verfahren und vorrichtung zum pruefen von mikroprozessorsystemen unter verwendung von speicheremulationstechniken
CH654943A5 (de) Pruefeinrichtung fuer mikroprogramme.
DE19814415A1 (de) Logikanalyse-Untersystem in einem Zeitscheibenemulator
DE2210325A1 (de) Datenverarbeitungssystem
DE3228405A1 (de) Emulator zur erzeugung einer folge von steuersignalen
DE2461592C3 (de) Anordnung zur Durchführung von Wartungsoperationen bei einem Datenverarbeitungssystem
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
EP1565825A2 (de) Einrichtung und verfahren zur analyse von eingebetteten systemen
DE2350229A1 (de) Datenverarbeitungsanlage, insbesondere als steuereinrichtung fuer fernsprechvermittlungsanlagen
DE3814875C2 (de)
DE3037475A1 (de) Schnittstellenschaltungsanordnung fuer eine datenverarbeitungsanlage
DE2654389B2 (de)
DE69817852T2 (de) Speicherschutzsystem für ein multitaskingsystem
DE3138989A1 (de) Zusaetzliche funktionseinheit in einem mikroprozessor, mikroprozessorsystem und verfahren zu seinem betrieb
EP0640919B1 (de) Prozessorschaltung mit Testeinrichtung
DE2106731A1 (de) Diagnoseeinrichtung fur elektronische Datenverarbeitungsanlagen
DE3426902A1 (de) Schaltungsanordnung zum konfigurieren von peripherieeinheiten in einer datenverarbeitungsanlage
DE2715983C2 (de) Schaltungsanordnung in einem Digitalrechner zur Überwachung und Prüfung des ordnungsgemäßen Betriebs des Digitalrechners

Legal Events

Date Code Title Description
OD Request for examination
8127 New person/name/address of the applicant

Owner name: PLESSEY OVERSEAS LTD., ILFORD, ESSEX, GB

8128 New person/name/address of the agent

Representative=s name: PRINZ, E., DIPL.-ING. HAUSER, G., DIPL.-CHEM. DR.R

8126 Change of the secondary classification

Ipc: G06F 15/16

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee